JPH0575036A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JPH0575036A JPH0575036A JP3261284A JP26128491A JPH0575036A JP H0575036 A JPH0575036 A JP H0575036A JP 3261284 A JP3261284 A JP 3261284A JP 26128491 A JP26128491 A JP 26128491A JP H0575036 A JPH0575036 A JP H0575036A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- temperature
- counting
- switched capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000010355 oscillation Effects 0.000 claims abstract description 171
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 239000013078 crystal Substances 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 239000010410 layer Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１１１の表面にフィールド酸化膜
１２３を形成後、フィールド酸化膜１２３の非形成領域
にシリコン酸化膜１２９を形成し、次に多結晶シリコン
膜１３１を全面に形成し、この多結晶シリコン膜をエッ
チング除去して第１の島状多結晶シリコン膜１３９と、
第２の島状多結晶シリコン膜１５９とを形成し、次に第
１の島状多結晶シリコン膜に、選択的に不純物を導入し
て抵抗素子１４０を形成し、さらに第２の島状多結晶シ
リコン膜と半導体基板とをそれぞれ上下の電極として用
い、この第２の島状多結晶シリコン膜下のシリコン酸化
膜を誘電膜として用いる容量素子１４１を形成する。 【効果】 従来多数の部品から構成していた温度補償型
発振回路を、１つの半導体チップに形成できる。この結
果、構成が簡単で、さらに占有する面積および体積を小
さくすることができる。
１２３を形成後、フィールド酸化膜１２３の非形成領域
にシリコン酸化膜１２９を形成し、次に多結晶シリコン
膜１３１を全面に形成し、この多結晶シリコン膜をエッ
チング除去して第１の島状多結晶シリコン膜１３９と、
第２の島状多結晶シリコン膜１５９とを形成し、次に第
１の島状多結晶シリコン膜に、選択的に不純物を導入し
て抵抗素子１４０を形成し、さらに第２の島状多結晶シ
リコン膜と半導体基板とをそれぞれ上下の電極として用
い、この第２の島状多結晶シリコン膜下のシリコン酸化
膜を誘電膜として用いる容量素子１４１を形成する。 【効果】 従来多数の部品から構成していた温度補償型
発振回路を、１つの半導体チップに形成できる。この結
果、構成が簡単で、さらに占有する面積および体積を小
さくすることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法と
半導体装置の構成に関し、とくに発振回路に適用し、温
度変化に対して精度の高い発振周波数を得る発振回路を
形成した半導体装置の製造方法と半導体装置の構成とに
関するものである。
半導体装置の構成に関し、とくに発振回路に適用し、温
度変化に対して精度の高い発振周波数を得る発振回路を
形成した半導体装置の製造方法と半導体装置の構成とに
関するものである。
【０００２】
【従来の技術】発振回路を設ける場合その形式には種々
のものがあるが、安定で高い精度が要求される用途で
は、水晶振動子を使った発振回路（以下水晶発振回路と
記す）が広く用いられている。この水晶発振回路は、水
晶振動子の固有振動数により発振周波数が決まるので、
発振回路の種々な因子の影響を受け難くい。このため、
他の発振回路に比較して周波数精度が高く、かつ安定な
発振特性を得ることができる。したがって特に通信装置
等の発振回路には、水晶発振回路が広く用いられてい
る。
のものがあるが、安定で高い精度が要求される用途で
は、水晶振動子を使った発振回路（以下水晶発振回路と
記す）が広く用いられている。この水晶発振回路は、水
晶振動子の固有振動数により発振周波数が決まるので、
発振回路の種々な因子の影響を受け難くい。このため、
他の発振回路に比較して周波数精度が高く、かつ安定な
発振特性を得ることができる。したがって特に通信装置
等の発振回路には、水晶発振回路が広く用いられてい
る。
【０００３】しかしながら水晶振動子の固有振動数は温
度により変化する。このため、発振回路が周囲温度の変
化の影響を受ける場合には５ｐｐｍから５０ｐｐｍ程度
の発振周波数の変動を生じる。
度により変化する。このため、発振回路が周囲温度の変
化の影響を受ける場合には５ｐｐｍから５０ｐｐｍ程度
の発振周波数の変動を生じる。
【０００４】この周囲温度の変化による発振周波数の変
動を除去するためには、温度補償を行なうことが必要に
なる。この温度補償の動作原理と、従来例における温度
補償型発振回路の構成とを、温度補償型の発振回路の回
路図を示す、図１０を用いて説明する。
動を除去するためには、温度補償を行なうことが必要に
なる。この温度補償の動作原理と、従来例における温度
補償型発振回路の構成とを、温度補償型の発振回路の回
路図を示す、図１０を用いて説明する。
【０００５】定電流源３０１はサーミスタ３０２に接続
し、この定電流源３０１により、サーミスタ３０２に一
定電流を供給する。サーミスタ３０２は、サーミスタ３
０２の抵抗値の変化をサーミスタ３０２の両端の電圧値
の変化に変換する。
し、この定電流源３０１により、サーミスタ３０２に一
定電流を供給する。サーミスタ３０２は、サーミスタ３
０２の抵抗値の変化をサーミスタ３０２の両端の電圧値
の変化に変換する。
【０００６】サーミスタ３０２は一種の抵抗体である
が、温度によりその抵抗値がある一定の規則に従って変
化する。したがって前述の説明のように、定電流源３０
１とサーミスタ３０２との構成によって、温度変化を電
圧変化として取り出すことができる。
が、温度によりその抵抗値がある一定の規則に従って変
化する。したがって前述の説明のように、定電流源３０
１とサーミスタ３０２との構成によって、温度変化を電
圧変化として取り出すことができる。
【０００７】このサーミスタ３０２によって取り出した
電圧変化は、アナログ／デジタルコンバータ（以下Ａ／
Ｄコンバータと記載する）３０３に入力し、Ａ／Ｄコン
バータ３０３によってデジタル出力に変換する。このＡ
／Ｄコンバータ３０３の出力は、不揮発性メモリトラン
ジスタ、あるいはマスクＲＯＭにより構成するメモリ２
０９のアドレスバス２０７に出力する。
電圧変化は、アナログ／デジタルコンバータ（以下Ａ／
Ｄコンバータと記載する）３０３に入力し、Ａ／Ｄコン
バータ３０３によってデジタル出力に変換する。このＡ
／Ｄコンバータ３０３の出力は、不揮発性メモリトラン
ジスタ、あるいはマスクＲＯＭにより構成するメモリ２
０９のアドレスバス２０７に出力する。
【０００８】メモリ２０９は、Ａ／Ｄコンバータ３０３
のデジタル出力を受けてアドレッシングし、そのメモリ
２０９のアドレスに格納されているデータを、メモリ２
０９のデータバス２１７に出力する。
のデジタル出力を受けてアドレッシングし、そのメモリ
２０９のアドレスに格納されているデータを、メモリ２
０９のデータバス２１７に出力する。
【０００９】データバス２１７は、デジタル／アナログ
コンバータ（以下Ｄ／Ａコンバータと記す）３０７のデ
ジタル入力に接続する。Ｄ／Ａコンバータ３０７は、デ
ータバス２１７に出力したメモリ２０９のデジタル出力
を受けて、アナログ電圧を出力する。
コンバータ（以下Ｄ／Ａコンバータと記す）３０７のデ
ジタル入力に接続する。Ｄ／Ａコンバータ３０７は、デ
ータバス２１７に出力したメモリ２０９のデジタル出力
を受けて、アナログ電圧を出力する。
【００１０】このＤ／Ａコンバータ３０７のアナログ出
力端子は、バリキャップダイオード３０９に接続する。
すなわちＤ／Ａコンバータ３０７のアナログ電圧出力
は、バリキャップダイオード３０９に印加して、このバ
リキャップダイオード３０９のコンデンサ容量値を変化
させる。
力端子は、バリキャップダイオード３０９に接続する。
すなわちＤ／Ａコンバータ３０７のアナログ電圧出力
は、バリキャップダイオード３０９に印加して、このバ
リキャップダイオード３０９のコンデンサ容量値を変化
させる。
【００１１】一方、水晶発振回路３１４は、水晶振動子
２１３と、インバータ２１２と、帰還抵抗２１１と、コ
ンデンサ３０８と、コンデンサ３１３と、バリキャップ
ダイオード３０９とから構成している。
２１３と、インバータ２１２と、帰還抵抗２１１と、コ
ンデンサ３０８と、コンデンサ３１３と、バリキャップ
ダイオード３０９とから構成している。
【００１２】さらにコンデンサ３０８とバリキャップダ
イオード３０９とは、互いに直列に接続し、コンデンサ
３１３と共に、それぞれ発振コンデンサを構成してい
る。
イオード３０９とは、互いに直列に接続し、コンデンサ
３１３と共に、それぞれ発振コンデンサを構成してい
る。
【００１３】水晶発振回路３１４は発振コンデンサの容
量値の変化によって、その発振周波数が変化する。この
ため、バリキャップダイオード３０９の容量値変化によ
り、水晶発振回路３１４の発振周波数を変化させること
ができる。
量値の変化によって、その発振周波数が変化する。この
ため、バリキャップダイオード３０９の容量値変化によ
り、水晶発振回路３１４の発振周波数を変化させること
ができる。
【００１４】したがって、前述の温度補償型発振回路に
おいては、水晶発振回路３１４の発振周波数の温度によ
る変化分を補正するように、メモリ２０９にデータを書
き込んでおけば、サーミスタ３０２によって検出した温
度情報によって、水晶発振回路３１４の発振周波数の温
度による変化分を打ち消すことが可能となる。このた
め、水晶発振回路３１４の発振周波数は、温度による影
響を受けないで常に一定となる。
おいては、水晶発振回路３１４の発振周波数の温度によ
る変化分を補正するように、メモリ２０９にデータを書
き込んでおけば、サーミスタ３０２によって検出した温
度情報によって、水晶発振回路３１４の発振周波数の温
度による変化分を打ち消すことが可能となる。このた
め、水晶発振回路３１４の発振周波数は、温度による影
響を受けないで常に一定となる。
【００１５】
【発明が解決しようとする課題】しかしながら、従来の
温度補償型発振回路においては、温度検出装置としての
サーミスタ３０２と、温度情報のデジタル出力を得るた
めの装置としてＡ／Ｄコンバータ３０３と、さらに発振
周波数の温度による変化分を補正するためのメモリ２０
９と、そしてさらにデジタル入力をアナログ電圧に変換
するための装置としてＤ／Ａコンバータ３０７と、さら
にそのうえ水晶発振回路３１４の発振コンデンサの容量
値を調節する装置としてバリキャップダイオード３０９
と、またさらにサーミスタ３０２に定電流を供給するた
めの定電流源３０１など、多数の構成部品を必要とす
る。
温度補償型発振回路においては、温度検出装置としての
サーミスタ３０２と、温度情報のデジタル出力を得るた
めの装置としてＡ／Ｄコンバータ３０３と、さらに発振
周波数の温度による変化分を補正するためのメモリ２０
９と、そしてさらにデジタル入力をアナログ電圧に変換
するための装置としてＤ／Ａコンバータ３０７と、さら
にそのうえ水晶発振回路３１４の発振コンデンサの容量
値を調節する装置としてバリキャップダイオード３０９
と、またさらにサーミスタ３０２に定電流を供給するた
めの定電流源３０１など、多数の構成部品を必要とす
る。
【００１６】そのうえ、これら上述の部品は、それぞれ
異なる材料から作られていて、必然的に別々の構成部品
となる。このため、従来の温度補償型発振回路は部品点
数が多く、非常に複雑で、占有する面積、体積も大きく
なるという問題がある。
異なる材料から作られていて、必然的に別々の構成部品
となる。このため、従来の温度補償型発振回路は部品点
数が多く、非常に複雑で、占有する面積、体積も大きく
なるという問題がある。
【００１７】本発明の目的は、上記した従来の課題を解
決し、温度検出装置としてのサーミスタと、デジタル出
力を得るためのＡ／Ｄコンバータと、アナログ電圧出力
を得るためのＤ／Ａコンバータと、発振周波数を調整す
るためのバリキャップダイオードとが共に不要で、温度
検出回路と不揮発性メモリとスイッチトキャパシタ回路
とから構成し、かつこれらの構成要素のすべてを一個の
半導体チップ上に形成して、検出した温度情報に基づき
発振回路の発振周波数を調整し、従来よりもはるかに簡
単な構成で、広い温度範囲において高い発振周波数精度
を達成することが可能な半導体装置の製造方法、および
半導体装置を提供することにある。
決し、温度検出装置としてのサーミスタと、デジタル出
力を得るためのＡ／Ｄコンバータと、アナログ電圧出力
を得るためのＤ／Ａコンバータと、発振周波数を調整す
るためのバリキャップダイオードとが共に不要で、温度
検出回路と不揮発性メモリとスイッチトキャパシタ回路
とから構成し、かつこれらの構成要素のすべてを一個の
半導体チップ上に形成して、検出した温度情報に基づき
発振回路の発振周波数を調整し、従来よりもはるかに簡
単な構成で、広い温度範囲において高い発振周波数精度
を達成することが可能な半導体装置の製造方法、および
半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては下記記載の手段を採用する。
に、本発明においては下記記載の手段を採用する。
【００１９】本発明の半導体装置の製造方法は、発振回
路とこの発振回路の発振周波数の計数を行う計数回路と
からなる発振計数回路を２組備え、第１の発振回路と第
２の発振回路とは発振周波数の温度特性が相異なるよう
に構成し、第１の発振計数回路の出力により第２の発振
計数回路の計数動作を制御して温度に対応したデジタル
出力を発生する温度検出回路と、この温度検出回路のデ
ジタル出力によるアドレッシングに応じたデータを出力
するメモリと、このメモリの出力データを受けて開閉す
るスイッチ群と容量素子との直列接続を複数個並列に接
続したスイッチトキャパシタ回路を含む水晶発振回路と
で構成し、スイッチ群の開閉の組合わせでスイッチトキ
ャパシタ回路の容量値を制御することにより水晶発振回
路の発振周波数を調整する温度補償型発振回路を備え、
第１の発振計数回路と第２の発振計数回路とメモリとス
イッチトキャパシタ回路とを一個の半導体チップ上に設
けた半導体装置の製造方法は、半導体基板表面にフィー
ルド酸化膜を形成する工程と、このフィールド酸化膜の
非形成領域にシリコン酸化膜を形成する工程と、このシ
リコン酸化膜およびフィールド酸化膜の上に多結晶シリ
コン膜を形成する工程と、この多結晶シリコン膜を選択
的にエッチング除去して、抵抗素子を構成する第１の島
状多結晶シリコン膜を形成すると同時に、半導体基板表
面に形成したシリコン酸化膜の上に容量素子の一方の電
極を構成する第２の島状多結晶シリコン膜を形成する工
程と、抵抗素子を構成する第１の島状多結晶シリコン膜
に選択的に不純物を導入する工程とを有することを特徴
とするものである。
路とこの発振回路の発振周波数の計数を行う計数回路と
からなる発振計数回路を２組備え、第１の発振回路と第
２の発振回路とは発振周波数の温度特性が相異なるよう
に構成し、第１の発振計数回路の出力により第２の発振
計数回路の計数動作を制御して温度に対応したデジタル
出力を発生する温度検出回路と、この温度検出回路のデ
ジタル出力によるアドレッシングに応じたデータを出力
するメモリと、このメモリの出力データを受けて開閉す
るスイッチ群と容量素子との直列接続を複数個並列に接
続したスイッチトキャパシタ回路を含む水晶発振回路と
で構成し、スイッチ群の開閉の組合わせでスイッチトキ
ャパシタ回路の容量値を制御することにより水晶発振回
路の発振周波数を調整する温度補償型発振回路を備え、
第１の発振計数回路と第２の発振計数回路とメモリとス
イッチトキャパシタ回路とを一個の半導体チップ上に設
けた半導体装置の製造方法は、半導体基板表面にフィー
ルド酸化膜を形成する工程と、このフィールド酸化膜の
非形成領域にシリコン酸化膜を形成する工程と、このシ
リコン酸化膜およびフィールド酸化膜の上に多結晶シリ
コン膜を形成する工程と、この多結晶シリコン膜を選択
的にエッチング除去して、抵抗素子を構成する第１の島
状多結晶シリコン膜を形成すると同時に、半導体基板表
面に形成したシリコン酸化膜の上に容量素子の一方の電
極を構成する第２の島状多結晶シリコン膜を形成する工
程と、抵抗素子を構成する第１の島状多結晶シリコン膜
に選択的に不純物を導入する工程とを有することを特徴
とするものである。
【００２０】本発明の半導体装置は、発振回路とこの発
振回路の発振周波数の計数を行う計数回路とからなる発
振計数回路を２組備え、第１の発振回路と第２の発振回
路とは発振周波数の温度特性が相異なるように構成し、
第１の発振計数回路の出力により第２の発振計数回路の
計数動作を制御して温度に対応したデジタル出力を発生
する温度検出回路と、この温度検出回路のデジタル出力
によるアドレッシングに応じたデータを出力するメモリ
と、このメモリの出力データを受けて開閉するスイッチ
群と容量素子との直列接続を複数個並列に接続したスイ
ッチトキャパシタ回路を含む水晶発振回路とで構成し、
スイッチ群の開閉の組合わせでスイッチトキャパシタ回
路の容量値を制御することにより水晶発振回路の発振周
波数を調整する温度補償型発振回路を備え、第１の発振
計数回路と、第２の発振計数回路と、メモリと、スイッ
チトキャパシタ回路とを一個の半導体チップ上に設けた
ことを特徴とするものである。
振回路の発振周波数の計数を行う計数回路とからなる発
振計数回路を２組備え、第１の発振回路と第２の発振回
路とは発振周波数の温度特性が相異なるように構成し、
第１の発振計数回路の出力により第２の発振計数回路の
計数動作を制御して温度に対応したデジタル出力を発生
する温度検出回路と、この温度検出回路のデジタル出力
によるアドレッシングに応じたデータを出力するメモリ
と、このメモリの出力データを受けて開閉するスイッチ
群と容量素子との直列接続を複数個並列に接続したスイ
ッチトキャパシタ回路を含む水晶発振回路とで構成し、
スイッチ群の開閉の組合わせでスイッチトキャパシタ回
路の容量値を制御することにより水晶発振回路の発振周
波数を調整する温度補償型発振回路を備え、第１の発振
計数回路と、第２の発振計数回路と、メモリと、スイッ
チトキャパシタ回路とを一個の半導体チップ上に設けた
ことを特徴とするものである。
【００２１】
【実施例】以下図面を用いて本発明の実施例を説明す
る。
る。
【００２２】まず本発明の実施例における半導体装置の
構造を、図１を参照して説明する。
構造を、図１を参照して説明する。
【００２３】図１は本発明の半導体装置を示す断面図で
ある。半導体基板１１１上に形成した抵抗素子１４０
と、容量素子１４１と、Ｐ型ＭＯＳトランジスタ１３３
と、Ｎ型ＭＯＳトランジスタ１３５と、不揮発性メモリ
トランジスタ１３７とから構成する。
ある。半導体基板１１１上に形成した抵抗素子１４０
と、容量素子１４１と、Ｐ型ＭＯＳトランジスタ１３３
と、Ｎ型ＭＯＳトランジスタ１３５と、不揮発性メモリ
トランジスタ１３７とから構成する。
【００２４】発振回路は、抵抗素子１４０と、容量素子
１４１と、ＭＯＳトランジスタとから構成する。
１４１と、ＭＯＳトランジスタとから構成する。
【００２５】メモリは、不揮発性メモリトランジスタ１
３７と、ＭＯＳトランジスタとから構成する。
３７と、ＭＯＳトランジスタとから構成する。
【００２６】スイッチトキャパシタ回路は、容量素子１
４１と、ＭＯＳトランジスタとから構成する。
４１と、ＭＯＳトランジスタとから構成する。
【００２７】以上のように、発振回路と、メモリと、ス
イッチトキャパシタ回路とが半導体基板１１１上の一個
の半導体チップに設けられている。したがって、構成が
簡単になり、本発明の半導体装置を使えば、従来よりも
部品点数が大幅に削減でき、遥かに小型で軽量な温度補
償型発振器を得ることができる。
イッチトキャパシタ回路とが半導体基板１１１上の一個
の半導体チップに設けられている。したがって、構成が
簡単になり、本発明の半導体装置を使えば、従来よりも
部品点数が大幅に削減でき、遥かに小型で軽量な温度補
償型発振器を得ることができる。
【００２８】次に図１〜図６を用いて本発明の半導体装
置の製造方法を説明する。
置の製造方法を説明する。
【００２９】まず図２に示すように、Ｎ型の半導体基板
１１１に熱酸化法により二酸化シリコン酸化膜からなる
不純物阻止膜１１３を、５００ｎｍ〜１０００ｎｍの厚
さに形成する。
１１１に熱酸化法により二酸化シリコン酸化膜からなる
不純物阻止膜１１３を、５００ｎｍ〜１０００ｎｍの厚
さに形成する。
【００３０】その後、フォトエッチング処理によりＮ型
ＭＯＳ（Ｍｅｔａｌ ＯｘｉｄｅＳｉｌｉｃｏｎ）トラ
ンジスタと、容量素子と、不揮発性メモリトランジスタ
とを形成する領域に、開口部１１５、１１７、１１９
を、不純物阻止膜１１３にそれぞれ形成する。その後、
開口部１１５、１１７、１１９内の露出した半導体基板
１１１の領域に、イオン注入法と熱拡散法とを用いて、
Ｐ型の拡散領域１２１を形成する。
ＭＯＳ（Ｍｅｔａｌ ＯｘｉｄｅＳｉｌｉｃｏｎ）トラ
ンジスタと、容量素子と、不揮発性メモリトランジスタ
とを形成する領域に、開口部１１５、１１７、１１９
を、不純物阻止膜１１３にそれぞれ形成する。その後、
開口部１１５、１１７、１１９内の露出した半導体基板
１１１の領域に、イオン注入法と熱拡散法とを用いて、
Ｐ型の拡散領域１２１を形成する。
【００３１】次に図３に示すように、イオン注入のマス
クとして用いた不純物阻止膜１１３をエッチングして、
すべて除去する。
クとして用いた不純物阻止膜１１３をエッチングして、
すべて除去する。
【００３２】その後、窒化膜で覆われた領域は酸化が行
われず、窒化膜を形成していない領域は酸化されるとい
う現象を利用した、いわゆる選択酸化法により、半導体
基板１１１のフィールド領域に、５００ｎｍ〜１０００
ｎｍの厚さのフィールド酸化膜１２３を形成する。
われず、窒化膜を形成していない領域は酸化されるとい
う現象を利用した、いわゆる選択酸化法により、半導体
基板１１１のフィールド領域に、５００ｎｍ〜１０００
ｎｍの厚さのフィールド酸化膜１２３を形成する。
【００３３】その後、フィールド酸化膜１２３が形成さ
れていない領域の選択酸化のマスクとして用いた窒化膜
は、選択酸化処理の後、エッチングにより除去して、半
導体基板１１１の清浄面１２５を露出させる。
れていない領域の選択酸化のマスクとして用いた窒化膜
は、選択酸化処理の後、エッチングにより除去して、半
導体基板１１１の清浄面１２５を露出させる。
【００３４】その後、清浄面１２５に、熱酸化法と気相
成長法とによりシリコン酸化膜−シリコン窒化膜−シリ
コン酸化膜からなる多層膜を１０ｎｍの厚さに形成す
る。次にこの多層膜をフォトエッチングにより選択的に
エッチング除去して、不揮発性メモリトランジスタの形
成領域にのみ島状に多層膜を形成する。この島状に形成
した多層膜１２７を形成すると同時に、半導体基板１１
１の清浄面１２５を再び露出させる。
成長法とによりシリコン酸化膜−シリコン窒化膜−シリ
コン酸化膜からなる多層膜を１０ｎｍの厚さに形成す
る。次にこの多層膜をフォトエッチングにより選択的に
エッチング除去して、不揮発性メモリトランジスタの形
成領域にのみ島状に多層膜を形成する。この島状に形成
した多層膜１２７を形成すると同時に、半導体基板１１
１の清浄面１２５を再び露出させる。
【００３５】次に図４に示すように、半導体基１１１の
清浄面１２５に熱酸化法により、シリコン酸化膜１２９
を５０ｎｍの厚さに形成する。このとき不揮発性メモリ
トランジスタの形成領域である、島状の多層膜１２７の
領域の半導体基板１１１の多層膜下領域１３０は、多層
膜１２７を構成するシリコン窒化膜の酸化抑制作用によ
って、酸化されないまま保たれる。
清浄面１２５に熱酸化法により、シリコン酸化膜１２９
を５０ｎｍの厚さに形成する。このとき不揮発性メモリ
トランジスタの形成領域である、島状の多層膜１２７の
領域の半導体基板１１１の多層膜下領域１３０は、多層
膜１２７を構成するシリコン窒化膜の酸化抑制作用によ
って、酸化されないまま保たれる。
【００３６】次に図５に示すように、モノシランを反応
ガスとして用いた気相成長法により多結晶シリコン膜１
３１を半導体基板１１１の全面に形成する。
ガスとして用いた気相成長法により多結晶シリコン膜１
３１を半導体基板１１１の全面に形成する。
【００３７】次に図６に示すように、この多結晶シリコ
ン膜１３１をフォトエッチングにより所定の形状にエッ
チングする。この結果、Ｐ型ＭＯＳトランジスタ１３３
と、Ｎ型ＭＯＳトランジスタ１３５と、不揮発性メモリ
トランジスタ１３７とのゲート電極１５７、１６１、１
６３と、フィールド酸化膜１２３の上に第１の島状多結
晶シリコン膜１３９と、シリコン酸化膜１２９の上に第
２の島状多結晶シリコン膜１５９とをそれぞれ形成す
る。
ン膜１３１をフォトエッチングにより所定の形状にエッ
チングする。この結果、Ｐ型ＭＯＳトランジスタ１３３
と、Ｎ型ＭＯＳトランジスタ１３５と、不揮発性メモリ
トランジスタ１３７とのゲート電極１５７、１６１、１
６３と、フィールド酸化膜１２３の上に第１の島状多結
晶シリコン膜１３９と、シリコン酸化膜１２９の上に第
２の島状多結晶シリコン膜１５９とをそれぞれ形成す
る。
【００３８】その後、多結晶シリコン膜からなるゲート
電極１５７、１６１、１６３と、第２の島状多結晶シリ
コン膜１５９とをエッチングマスクにして、シリコン酸
化膜１２９をエッチングする。すなわち、ゲート電極１
５７、１６１、１６３と、第２の島状多結晶シリコン膜
１５９との下の領域にのみ、シリコン酸化膜１２９を形
成する。
電極１５７、１６１、１６３と、第２の島状多結晶シリ
コン膜１５９とをエッチングマスクにして、シリコン酸
化膜１２９をエッチングする。すなわち、ゲート電極１
５７、１６１、１６３と、第２の島状多結晶シリコン膜
１５９との下の領域にのみ、シリコン酸化膜１２９を形
成する。
【００３９】このときゲート電極１５７と、ゲート電極
１６１との下に形成するシリコン酸化膜１２９は、それ
ぞれＰ型ＭＯＳトランジスタ１３３と、Ｎ型ＭＯＳトラ
ンジスタ１３５とのゲート酸化膜として作用する。
１６１との下に形成するシリコン酸化膜１２９は、それ
ぞれＰ型ＭＯＳトランジスタ１３３と、Ｎ型ＭＯＳトラ
ンジスタ１３５とのゲート酸化膜として作用する。
【００４０】一方ゲート電極１６３の下の領域に形成す
るシリコン酸化膜とシリコン窒化膜とシリコン酸化膜と
からなる島状の多層膜１２７は、不揮発性メモリトラン
ジスタ１３７のメモリゲート絶縁膜として作用する。こ
の不揮発性メモリトランジスタは、ゲート電極１６３に
加えられる電圧にしたがって電荷を捕獲、あるいは放出
する。
るシリコン酸化膜とシリコン窒化膜とシリコン酸化膜と
からなる島状の多層膜１２７は、不揮発性メモリトラン
ジスタ１３７のメモリゲート絶縁膜として作用する。こ
の不揮発性メモリトランジスタは、ゲート電極１６３に
加えられる電圧にしたがって電荷を捕獲、あるいは放出
する。
【００４１】第１の島状多結晶シリコン膜１３９は、抵
抗素子１４０として作用する。さらに第２の島状多結晶
シリコン膜１５９は、容量素子１４１の一方の電極とし
て作用し、第２の島状多結晶シリコン膜１５９の下に残
るシリコン酸化膜１２９は、容量素子１４１の誘電膜と
して作用する。
抗素子１４０として作用する。さらに第２の島状多結晶
シリコン膜１５９は、容量素子１４１の一方の電極とし
て作用し、第２の島状多結晶シリコン膜１５９の下に残
るシリコン酸化膜１２９は、容量素子１４１の誘電膜と
して作用する。
【００４２】次に不純物注入の阻止膜として作用するフ
ォトレジスト膜（図示せず）を、半導体基板１１１上の
全面に形成する。その後、露光現像処理により、第１の
島状多結晶シリコン膜１３９上のフォトレジスト膜に開
口を形成し、イオン注入法により第１の島状多結晶シリ
コン膜１３９に、選択的に所定の不純物を所定の不純物
濃度に注入をする。
ォトレジスト膜（図示せず）を、半導体基板１１１上の
全面に形成する。その後、露光現像処理により、第１の
島状多結晶シリコン膜１３９上のフォトレジスト膜に開
口を形成し、イオン注入法により第１の島状多結晶シリ
コン膜１３９に、選択的に所定の不純物を所定の不純物
濃度に注入をする。
【００４３】さらにその後、不純物注入の阻止膜として
作用するフォトレジスト膜の形成工程とイオン注入工程
とを繰り返し行い、Ｐ型不純物およびＮ型不純物を所定
の領域に導入する。さらにその後、加熱処理を行い導入
した不純物を拡散する。
作用するフォトレジスト膜の形成工程とイオン注入工程
とを繰り返し行い、Ｐ型不純物およびＮ型不純物を所定
の領域に導入する。さらにその後、加熱処理を行い導入
した不純物を拡散する。
【００４４】このイオン注入処理工程と不純物拡散処理
工程との結果、下記の不純物濃度の高い領域を形成す
る。Ｐ型ＭＯＳトランジスタ１３３のソース・ドレイン
となる不純物濃度の濃いＰ型の拡散層１４５を形成す
る。さらにＰ型の拡散領域１２１と負の電源（電源電圧
ＶＳＳ）との電気的コンタクトを取るための、不純物濃
度の濃いＰ型の拡散層１５１を形成する。さらに容量素
子１４１の他方の電極である、半導体基板１１１の電気
的コンタクトを取るための、不純物濃度の濃いＰ型の拡
散層１４７を形成する。さらにＮ型ＭＯＳトランジスタ
１３５と、不揮発性メモリトランジスタ１３７とのソー
ス・ドレインとなる、不純物濃度の濃いＮ型の拡散層１
４９、１５３を形成する。さらにＮ型の半導体基板１１
１と正の電源（電源電圧ＶＤＤ）との電気的コンタクト
を取るための、不純物濃度の濃いＮ型の拡散層１４３を
形成する。
工程との結果、下記の不純物濃度の高い領域を形成す
る。Ｐ型ＭＯＳトランジスタ１３３のソース・ドレイン
となる不純物濃度の濃いＰ型の拡散層１４５を形成す
る。さらにＰ型の拡散領域１２１と負の電源（電源電圧
ＶＳＳ）との電気的コンタクトを取るための、不純物濃
度の濃いＰ型の拡散層１５１を形成する。さらに容量素
子１４１の他方の電極である、半導体基板１１１の電気
的コンタクトを取るための、不純物濃度の濃いＰ型の拡
散層１４７を形成する。さらにＮ型ＭＯＳトランジスタ
１３５と、不揮発性メモリトランジスタ１３７とのソー
ス・ドレインとなる、不純物濃度の濃いＮ型の拡散層１
４９、１５３を形成する。さらにＮ型の半導体基板１１
１と正の電源（電源電圧ＶＤＤ）との電気的コンタクト
を取るための、不純物濃度の濃いＮ型の拡散層１４３を
形成する。
【００４５】ただし、このとき第１の島状多結晶シリコ
ン膜１３９の領域は、常に不純物注入の阻止膜として作
用するフォトレジスト膜で覆っておいて、不要な不純物
の注入を防止する。
ン膜１３９の領域は、常に不純物注入の阻止膜として作
用するフォトレジスト膜で覆っておいて、不要な不純物
の注入を防止する。
【００４６】次に図１に示すように、リンガラス膜から
なる層間絶縁膜１６５を気相成長法により、半導体基板
１１１上の全面に形成する。
なる層間絶縁膜１６５を気相成長法により、半導体基板
１１１上の全面に形成する。
【００４７】その後、フォトエッチング処理によって、
ＭＯＳトランジスタおよび不揮発性メモリトランジスタ
のソース・ドレインとゲートのコンタクトホール１６９
と、Ｐ型の拡散層１５１のコンタクトホール１７７と、
Ｎ型の半導体基板１１１のコンタクトホール１６７と、
抵抗素子１４０のコンタクトホール１７１と、容量素子
１４１の一方の電極のコンタクトホール１７３と、容量
素子１４１の他方の電極となる半導体基板１１１のＰ型
の拡散領域１２１のコンタクトホール１７５とを、それ
ぞれ層間絶縁膜１６５に形成する。
ＭＯＳトランジスタおよび不揮発性メモリトランジスタ
のソース・ドレインとゲートのコンタクトホール１６９
と、Ｐ型の拡散層１５１のコンタクトホール１７７と、
Ｎ型の半導体基板１１１のコンタクトホール１６７と、
抵抗素子１４０のコンタクトホール１７１と、容量素子
１４１の一方の電極のコンタクトホール１７３と、容量
素子１４１の他方の電極となる半導体基板１１１のＰ型
の拡散領域１２１のコンタクトホール１７５とを、それ
ぞれ層間絶縁膜１６５に形成する。
【００４８】次にそれぞれのコンタクトホールを形成し
た層間絶縁膜１６５上の全面に、アルミニウム膜からな
る導電性を有する金属膜１７９を、スパッタリング法に
て形成する。
た層間絶縁膜１６５上の全面に、アルミニウム膜からな
る導電性を有する金属膜１７９を、スパッタリング法に
て形成する。
【００４９】その後、金属膜１７９の不要な部分をフォ
トエッチング処理によりエッチング除去し、ＭＯＳトラ
ンジスタのソース電極配線、ドレイン電極配線、ゲート
電極配線、電源配線、抵抗素子１４０、および容量素子
１４１の電極配線となる金属配線１８１を形成する。
トエッチング処理によりエッチング除去し、ＭＯＳトラ
ンジスタのソース電極配線、ドレイン電極配線、ゲート
電極配線、電源配線、抵抗素子１４０、および容量素子
１４１の電極配線となる金属配線１８１を形成する。
【００５０】次に本発明の実施例における半導体装置の
構成と動作とを、図７を参照して説明する。
構成と動作とを、図７を参照して説明する。
【００５１】図７は本発明の半導体装置の構成を示す回
路図である。
路図である。
【００５２】本発明の温度補償型発振器は、温度検出回
路２３０と、スイッチトキャパシタ回路２２５を含む水
晶発振回路２１４と、メモリ２０９と、デコード回路２
２７とから構成する。
路２３０と、スイッチトキャパシタ回路２２５を含む水
晶発振回路２１４と、メモリ２０９と、デコード回路２
２７とから構成する。
【００５３】温度検出回路２３０は、第１の発振回路２
０１と第１の計数回路２０４とから構成する第１の発振
計数回路２１５と、第２の発振回路２０２と第２の計数
回路２０５と制御回路２０３とから構成する第２の発振
計数回路２１６と、パルス発生回路２０８と、データラ
ッチ回路２０６とから構成する。
０１と第１の計数回路２０４とから構成する第１の発振
計数回路２１５と、第２の発振回路２０２と第２の計数
回路２０５と制御回路２０３とから構成する第２の発振
計数回路２１６と、パルス発生回路２０８と、データラ
ッチ回路２０６とから構成する。
【００５４】メモリ２０９は、不揮発性メモリトランジ
スタで構成する。
スタで構成する。
【００５５】スイッチトキャパシタ回路２２５は、容量
素子２２０と、半導体素子からなるスイッチ２１９とを
直列に接続したスイッチトキャパシタ２２８の複数個か
ら構成する。
素子２２０と、半導体素子からなるスイッチ２１９とを
直列に接続したスイッチトキャパシタ２２８の複数個か
ら構成する。
【００５６】水晶発振回路２１４は、帰還抵抗２１１
と、インバータ２１２と、水晶振動子２１３と、発振コ
ンデンサ２１０、２１８とから構成する。
と、インバータ２１２と、水晶振動子２１３と、発振コ
ンデンサ２１０、２１８とから構成する。
【００５７】以上の説明のように、図１０に示す、従来
例のサーミスタとＡ／Ｄコンバータとで構成した手段よ
り行っていた温度のデジタル情報を得るための作用を、
本発明の半導体装置は、温度検出回路２３０で温度のデ
ジタル情報を得るための作用を行っている。
例のサーミスタとＡ／Ｄコンバータとで構成した手段よ
り行っていた温度のデジタル情報を得るための作用を、
本発明の半導体装置は、温度検出回路２３０で温度のデ
ジタル情報を得るための作用を行っている。
【００５８】さらに、従来はＤ／Ａコンバータとバリキ
ャップダイオードとで構成した手段により行っていたデ
ジタル出力による発振周波数の制御を、本発明の半導体
装置は、スイッチトキャパシタ回路２２５でデジタル出
力による発振周波数の制御を行っている。
ャップダイオードとで構成した手段により行っていたデ
ジタル出力による発振周波数の制御を、本発明の半導体
装置は、スイッチトキャパシタ回路２２５でデジタル出
力による発振周波数の制御を行っている。
【００５９】このため従来例に比較して構成が簡単で、
広い温度範囲にわたって高い発振周波数精度を達成する
ことができる。
広い温度範囲にわたって高い発振周波数精度を達成する
ことができる。
【００６０】図７に示す、第１の発振回路２０１と第２
の発振回路２０２とは、それぞれの発振周波数が、それ
ぞれ異なる温度依存性を有している。これら第１の発振
回路２０１と第２の発振回路２０２としては、たとえば
マルチバイブレータ、リング発振回路等を用いることが
でき、その発振周波数の温度依存性は、容量素子と抵抗
素子により定められる時定数の温度依存性に依拠してい
る。
の発振回路２０２とは、それぞれの発振周波数が、それ
ぞれ異なる温度依存性を有している。これら第１の発振
回路２０１と第２の発振回路２０２としては、たとえば
マルチバイブレータ、リング発振回路等を用いることが
でき、その発振周波数の温度依存性は、容量素子と抵抗
素子により定められる時定数の温度依存性に依拠してい
る。
【００６１】第１の計数回路２０４と第２の計数回路２
０５とは、直列に接続したそれぞれＭ個およびＮ個のフ
リップフロップ回路により、構成している。
０５とは、直列に接続したそれぞれＭ個およびＮ個のフ
リップフロップ回路により、構成している。
【００６２】第１の発振計数回路２１５は、第１の発振
回路２０１と、この第１の発振回路２０１からの発振パ
ルスを計数できるように、第１の発振回路２０１に接続
する第１の計数回路２０４とから構成している。
回路２０１と、この第１の発振回路２０１からの発振パ
ルスを計数できるように、第１の発振回路２０１に接続
する第１の計数回路２０４とから構成している。
【００６３】第２の発振計数回路２１６は、第２の発振
回路２０２と第２の計数回路２０５とによって構成す
る。この第２の計数回路２０５は、第２の発振回路２０
２からの発振パルスを、第１の計数回路２０４を構成す
る最終段の１段前のフリップフロップ、すなわちＭ−１
段目のフリップフロップの出力により、制御する制御回
路２０３を通して計数できるように、第２の発振回路２
０２に制御回路２０３を経由して接続する。
回路２０２と第２の計数回路２０５とによって構成す
る。この第２の計数回路２０５は、第２の発振回路２０
２からの発振パルスを、第１の計数回路２０４を構成す
る最終段の１段前のフリップフロップ、すなわちＭ−１
段目のフリップフロップの出力により、制御する制御回
路２０３を通して計数できるように、第２の発振回路２
０２に制御回路２０３を経由して接続する。
【００６４】また第２の計数回路２０５は、第１の計数
回路２０４を構成する最終段のフリップフロップ、すな
わち、Ｍ段目のフリップフロップの出力によってリセッ
トするようになっている。
回路２０４を構成する最終段のフリップフロップ、すな
わち、Ｍ段目のフリップフロップの出力によってリセッ
トするようになっている。
【００６５】したがって第１の計数回路２０４が、第１
の発振回路２０１から２(M-2) 個のパルスを計数してい
る間に、第２の計数回路２０５が第１の発振回路２０１
から計数をしたパルスの数は、第２の計数回路２０５を
構成するＮ個のフリップフロップ回路の出力としてデジ
タル出力する。
の発振回路２０１から２(M-2) 個のパルスを計数してい
る間に、第２の計数回路２０５が第１の発振回路２０１
から計数をしたパルスの数は、第２の計数回路２０５を
構成するＮ個のフリップフロップ回路の出力としてデジ
タル出力する。
【００６６】第１の発振回路２０１および第２の発振回
路２０２のそれぞれの発振周波数の温度依存性が互いに
異なっているから、上記の第２の計数回路２０５によっ
て計数したパルスの数も温度依存性を持つ。すなわち第
２の計数回路２０５のデジタル出力値は、温度に対して
変化する。
路２０２のそれぞれの発振周波数の温度依存性が互いに
異なっているから、上記の第２の計数回路２０５によっ
て計数したパルスの数も温度依存性を持つ。すなわち第
２の計数回路２０５のデジタル出力値は、温度に対して
変化する。
【００６７】第２の計数回路２０５に接続する制御回路
２０３が、第１の計数回路２０４を構成するＭ−１段目
のフリップフロップ回路の出力により閉じた直後に、パ
ルス発生回路２０８が、第１の計数回路２０４を構成す
るフリップフロップ回路の中の２段目と、Ｍ−１段目
と、Ｍ段目との３つのフリップフロップ回路からの出力
により１個のパルスを発生する。
２０３が、第１の計数回路２０４を構成するＭ−１段目
のフリップフロップ回路の出力により閉じた直後に、パ
ルス発生回路２０８が、第１の計数回路２０４を構成す
るフリップフロップ回路の中の２段目と、Ｍ−１段目
と、Ｍ段目との３つのフリップフロップ回路からの出力
により１個のパルスを発生する。
【００６８】このパルス発生回路２０３からの発生パル
スによってデータラッチ回路２０６が、第２の計数回路
２０５を構成している直列に接続したＮ個のフリップフ
ロップ回路から出力信号を読み込み、この出力信号を保
持する。すなわち温度検出回路２３０を構成している。
スによってデータラッチ回路２０６が、第２の計数回路
２０５を構成している直列に接続したＮ個のフリップフ
ロップ回路から出力信号を読み込み、この出力信号を保
持する。すなわち温度検出回路２３０を構成している。
【００６９】データラッチ回路２０６の出力は、メモリ
２０９のアドレスバス２０７に接続する。データラッチ
回路２０６の保持している出力は、メモリ２０９のアド
レスバス２０７に出力し、メモリ２０９をアドレッシン
グする。
２０９のアドレスバス２０７に接続する。データラッチ
回路２０６の保持している出力は、メモリ２０９のアド
レスバス２０７に出力し、メモリ２０９をアドレッシン
グする。
【００７０】メモリ２０９は、このメモリ２０９のアド
レスに格納されているデータをデータバス２１７に出力
する。
レスに格納されているデータをデータバス２１７に出力
する。
【００７１】このデータバス２１７は、デコード回路２
２７の入力に接続する。
２７の入力に接続する。
【００７２】デコード回路２２７は、データバス２１７
の出力に応じて、スイッチトキャパシタ回路２２５を構
成する複数のスイッチトキャパシタ２２８に、直列に接
続した半導体素子で構成するスイッチ群２２９を、選択
的に開閉する。
の出力に応じて、スイッチトキャパシタ回路２２５を構
成する複数のスイッチトキャパシタ２２８に、直列に接
続した半導体素子で構成するスイッチ群２２９を、選択
的に開閉する。
【００７３】またこれらの複数のスイッチトキャパシタ
２２８は、水晶発振回路２１４の発振コンデンサ２１８
に並列に接続している。
２２８は、水晶発振回路２１４の発振コンデンサ２１８
に並列に接続している。
【００７４】水晶発振回路２１４は、発振コンデンサの
容量の変化に応じてその発振周波数が変化する。上記の
スイッチ群２２９の各スイッチ２１９をデータバス２１
７のデータにより選択的に開閉すれば、発振コンデンサ
２１８に並列に接続される容量素子２２０の数が変化す
る。
容量の変化に応じてその発振周波数が変化する。上記の
スイッチ群２２９の各スイッチ２１９をデータバス２１
７のデータにより選択的に開閉すれば、発振コンデンサ
２１８に並列に接続される容量素子２２０の数が変化す
る。
【００７５】なおここで、スイッチトキャパシタ２２８
の容量素子２２０のそれぞれを、デコード回路２２７か
らの信号線の重みに準じて容量値が約２倍ずつ変わるよ
うにしておけば、発振コンデンサ２１８に並列に接続し
ている容量値を幅広く変化させることができる。
の容量素子２２０のそれぞれを、デコード回路２２７か
らの信号線の重みに準じて容量値が約２倍ずつ変わるよ
うにしておけば、発振コンデンサ２１８に並列に接続し
ている容量値を幅広く変化させることができる。
【００７６】上記のようにスイッチ群２２９の各スイッ
チ２１９を選択的に開閉すれば、発振コンデンサ２１８
に並列に接続している容量素子２２０の数が変化するの
で、等価的に発振コンデンサ２１８の容量値が変化した
ことになる。したがって水晶発振回路２１４の発振周波
数を変化させることができる。
チ２１９を選択的に開閉すれば、発振コンデンサ２１８
に並列に接続している容量素子２２０の数が変化するの
で、等価的に発振コンデンサ２１８の容量値が変化した
ことになる。したがって水晶発振回路２１４の発振周波
数を変化させることができる。
【００７７】したがって温度検出回路２３０からの温度
情報のデジタル値によって、メモリ２０９をアドレッシ
ングした時に、このアドレスに格納されているメモリ２
０９のデータにより、デコード回路２２７を介して選択
されるスイッチトキャパシタ２２８の容量素子２２０の
容量値が、その温度における水晶発振回路２１４の発振
周波数の変化量を打ち消すようにメモリ２０９にデータ
を書き込んでおけば、水晶発振回路２１４の発振周波数
は温度の影響を受けることなく一定となる。
情報のデジタル値によって、メモリ２０９をアドレッシ
ングした時に、このアドレスに格納されているメモリ２
０９のデータにより、デコード回路２２７を介して選択
されるスイッチトキャパシタ２２８の容量素子２２０の
容量値が、その温度における水晶発振回路２１４の発振
周波数の変化量を打ち消すようにメモリ２０９にデータ
を書き込んでおけば、水晶発振回路２１４の発振周波数
は温度の影響を受けることなく一定となる。
【００７８】なお本実施例においては、計数およびデー
タラッチは、第１の計数回路２０４の１周期に１回行わ
れる。
タラッチは、第１の計数回路２０４の１周期に１回行わ
れる。
【００７９】図８は本発明による温度補償の効果を示す
ためのグラフである。この図８のグラフの縦軸が発振周
波数の変動を表し、横軸が温度を表わしている。
ためのグラフである。この図８のグラフの縦軸が発振周
波数の変動を表し、横軸が温度を表わしている。
【００８０】図８において、曲線２４２は本発明による
温度補償後の発振周波数の変動と温度との関係を表わ
し、曲線２４０は温度補償をする前の発振周波数の変動
と温度との関係を表わしている。図８のグラフから本発
明においては、広い温度範囲にわたって発振周波数の変
動がほとんどないことがわかる。
温度補償後の発振周波数の変動と温度との関係を表わ
し、曲線２４０は温度補償をする前の発振周波数の変動
と温度との関係を表わしている。図８のグラフから本発
明においては、広い温度範囲にわたって発振周波数の変
動がほとんどないことがわかる。
【００８１】第１の発振計数回路２１５と第２の発振計
数回路２１６との温度特性が異なっていれば、本発明は
所定の効果を得ることができる。
数回路２１６との温度特性が異なっていれば、本発明は
所定の効果を得ることができる。
【００８２】しかしながら、第１の発振計数回路２１５
は、計数時間を定めるものであるから、温度によって発
振周波数が変化しない方が、第２の発振計数回路２１６
の計数時間が一定となり好都合である。これは温度補償
型発振回路の発振出力を、直接、もしくは分周したもの
を第１の発振計数回路２１５の発振回路として用いれ
ば、容易に実現することができる。ただし温度補償型発
振回路といえども僅かな温度変化は存在するから、その
温度変化量に比べて第２の発振計数回路２１６の温度変
化量が遥かに大きいことが前提である。
は、計数時間を定めるものであるから、温度によって発
振周波数が変化しない方が、第２の発振計数回路２１６
の計数時間が一定となり好都合である。これは温度補償
型発振回路の発振出力を、直接、もしくは分周したもの
を第１の発振計数回路２１５の発振回路として用いれ
ば、容易に実現することができる。ただし温度補償型発
振回路といえども僅かな温度変化は存在するから、その
温度変化量に比べて第２の発振計数回路２１６の温度変
化量が遥かに大きいことが前提である。
【００８３】前述の水晶発振回路の発振出力を第１の発
振計数回路の発振回路として用いた実施例を図９に示
す。図９においては、図７と同一の構成要素には、同一
番号を付し、説明は省略する。
振計数回路の発振回路として用いた実施例を図９に示
す。図９においては、図７と同一の構成要素には、同一
番号を付し、説明は省略する。
【００８４】図９に示す本発明の第２の実施例の半導体
装置において、図７に示す本発明の第１の実施例の構成
と異なる点は、水晶振動子２１３を含む温度補償を行っ
た水晶発振回路２１４の発振出力を分周回路２５０で分
周し、その分周回路２５０の出力を第１の発振計数回路
２１５に帰還して入力している点である。なお水晶発振
回路２１４の発振出力を分周せずに、水晶発振回路２１
４の発振出力を第１の発振計数回路２１５に直接帰還し
入力しても良い。
装置において、図７に示す本発明の第１の実施例の構成
と異なる点は、水晶振動子２１３を含む温度補償を行っ
た水晶発振回路２１４の発振出力を分周回路２５０で分
周し、その分周回路２５０の出力を第１の発振計数回路
２１５に帰還して入力している点である。なお水晶発振
回路２１４の発振出力を分周せずに、水晶発振回路２１
４の発振出力を第１の発振計数回路２１５に直接帰還し
入力しても良い。
【００８５】なお本発明の実施例における水晶発振回路
の代わりに、その他の発振回路、たとえばリング発振回
路、ＣＲ発振回路等を用いても同様な効果が得られるの
は言うまでもない。
の代わりに、その他の発振回路、たとえばリング発振回
路、ＣＲ発振回路等を用いても同様な効果が得られるの
は言うまでもない。
【００８６】またさらに、メモリは不揮発性メモリトラ
ンジスタによって構成する例を示したが、不揮発性メモ
リトランジスタの代わりにマスクＲＯＭ、電池動作のス
タティックＲＡＭ等を用いても同様な効果が得られる。
ンジスタによって構成する例を示したが、不揮発性メモ
リトランジスタの代わりにマスクＲＯＭ、電池動作のス
タティックＲＡＭ等を用いても同様な効果が得られる。
【００８７】
【発明の効果】以上の説明のように本発明においては、
サーミスタからなる温度検出装置と、このサーミスタの
抵抗変化を電圧変化に変換するための定電流源と、デジ
タル出力を得るためのＡ／Ｄコンバータと、アナログ電
圧を得るためのＤ／Ａコンバータと、発振周波数を調整
するためのバリキャップダイオードとを必要としない。
さらに温度補償発振回路を構成するすべての構成要素を
１つの半導体チップ上に設けている。
サーミスタからなる温度検出装置と、このサーミスタの
抵抗変化を電圧変化に変換するための定電流源と、デジ
タル出力を得るためのＡ／Ｄコンバータと、アナログ電
圧を得るためのＤ／Ａコンバータと、発振周波数を調整
するためのバリキャップダイオードとを必要としない。
さらに温度補償発振回路を構成するすべての構成要素を
１つの半導体チップ上に設けている。
【００８８】したがって、本発明における温度補償型発
振回路は、従来例に比べて、構成が簡単で、さらに占有
する面積および体積を大幅に小さくすることができるの
で、多くの分野へ応用することが可能である。とくに携
帯用の移動無線装置のような小型であることを要求され
る装置へ応用した場合、その効果は極めて大きい。
振回路は、従来例に比べて、構成が簡単で、さらに占有
する面積および体積を大幅に小さくすることができるの
で、多くの分野へ応用することが可能である。とくに携
帯用の移動無線装置のような小型であることを要求され
る装置へ応用した場合、その効果は極めて大きい。
【図１】本発明の半導体装置における構成と製造方法と
を示す断面図である。
を示す断面図である。
【図２】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。
めの製造方法を示す断面図である。
【図３】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。
めの製造方法を示す断面図である。
【図４】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。
めの製造方法を示す断面図である。
【図５】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。
めの製造方法を示す断面図である。
【図６】本発明の半導体装置における構成を形成するた
めの製造方法を示す断面図である。
めの製造方法を示す断面図である。
【図７】本発明の半導体装置における構成を示す回路図
である。
である。
【図８】本発明と従来例とにおける温度と発振周波数の
変動との関係を示すグラフである。
変動との関係を示すグラフである。
【図９】本発明の他の実施例における半導体装置の構成
を示すための回路図である。
を示すための回路図である。
【図１０】従来例における温度補償型発振回路を示す回
路図である。
路図である。
１１１ 半導体基板 １２３ フィールド酸化膜 １２９ シリコン酸化膜 １３１ 多結晶シリコン膜 １３７ 不揮発性メモリトランジスタ １４０ 抵抗素子 １４１ 容量素子 ２０１ 第１の発振回路 ２０２ 第２の発振回路 ２０４ 第１の計数回路 ２０５ 第２の計数回路 ２０９ メモリ ２１４ 水晶発振回路 ２１５ 第１の発振計数回路 ２１６ 第２の発振計数回路 ２２５ スイッチトキャパシタ回路 ２３０ 温度検出回路 ２５０ 分周回路
Claims (3)
- 【請求項１】 発振回路と該発振回路の発振周波数の計
数を行う計数回路とからなる発振計数回路を２組備え、
この第１の発振回路と第２の発振回路とは発振周波数の
温度特性が相異なるように構成し、この第１の発振計数
回路の出力により第２の発振計数回路の計数動作を制御
して温度に対応したデジタル出力を発生する温度検出回
路と、該温度検出回路のデジタル出力によるアドレッシ
ングに応じたデータを出力するメモリと、該メモリの出
力データを受けて開閉するスイッチ群と容量素子との直
列接続を複数個並列に接続したスイッチトキャパシタ回
路を含む水晶発振回路とで構成し、前記スイッチ群の開
閉の組合わせで前記スイッチトキャパシタ回路の容量値
を制御することにより前記水晶発振回路の発振周波数を
調整する温度補償型発振回路を備え、前記第１の発振計
数回路と第２の発振計数回路と前記メモリと前記スイッ
チトキャパシタ回路とを一個の半導体チップ上に形成し
た半導体装置の製造方法は、半導体基板表面にフィール
ド酸化膜を形成する工程と、該フィールド酸化膜の非形
成領域にシリコン酸化膜を形成する工程と、該シリコン
酸化膜および前記フィールド酸化膜の上に多結晶シリコ
ン膜を形成する工程と、該多結晶シリコン膜を選択的に
エッチング除去して、抵抗素子を構成する第１の島状多
結晶シリコン膜を形成すると同時に、前記半導体基板表
面に形成した前記シリコン酸化膜の上に容量素子の一方
の電極を構成する第２の島状多結晶シリコン膜を形成す
る工程と、前記抵抗素子を構成する前記第１の島状多結
晶シリコン膜に選択的に不純物を導入する工程とを有す
る半導体装置の製造方法。 - 【請求項２】 発振回路と該発振回路の発振周波数の計
数を行う計数回路とからなる発振計数回路を２組備え、
第１の発振回路と第２の発振回路とは発振周波数の温度
特性が相異なるように構成し、第１の発振計数回路の出
力により第２の発振計数回路の計数動作を制御して温度
に対応したデジタル出力を発生する温度検出回路と、該
温度検出回路のデジタル出力によるアドレッシングに応
じたデータを出力するメモリと、該メモリの出力データ
を受けて開閉するスイッチ群と容量素子との直列接続を
複数個並列に接続したスイッチトキャパシタ回路を含む
水晶発振回路とで構成して、前記スイッチ群の開閉の組
合わせで前記スイッチトキャパシタ回路の容量値を制御
することにより前記水晶発振回路の発振周波数を調整す
る温度補償型発振回路とを備え、前記第１の発振計数回
路と第２の発振計数回路と、前記メモリと、前記スイッ
チトキャパシタ回路とを一個の半導体チップ上に設けた
ことを特徴とする半導体装置。 - 【請求項３】 請求項２に記載の温度補償型発振回路
は、スイッチトキャパシタ回路を含む水晶発振回路の発
振出力を直接、もしくはこの水晶発振回路の発振出力を
分周回路で分周して第１の計数回路に帰還入力させるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261284A JPH0575036A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261284A JPH0575036A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575036A true JPH0575036A (ja) | 1993-03-26 |
Family
ID=17359678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3261284A Pending JPH0575036A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575036A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6463396B1 (en) | 1994-05-31 | 2002-10-08 | Kabushiki Kaisha Toshiba | Apparatus for controlling internal heat generating circuit |
| JP2003100875A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | 半導体装置及びその製造方法 |
| US7560341B2 (en) | 2003-05-30 | 2009-07-14 | Sony Corporation | Semiconductor device and manufacturing method therefor |
| JP2016111522A (ja) * | 2014-12-05 | 2016-06-20 | セイコーＮｐｃ株式会社 | デジタル温度補償型発振器 |
-
1991
- 1991-09-13 JP JP3261284A patent/JPH0575036A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148589B2 (en) | 1994-03-28 | 2006-12-12 | Kabushiki Kaisha Toshiba | Method and apparatus for controlling internal heat generating circuit |
| US6463396B1 (en) | 1994-05-31 | 2002-10-08 | Kabushiki Kaisha Toshiba | Apparatus for controlling internal heat generating circuit |
| JP2003100875A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | 半導体装置及びその製造方法 |
| US7560341B2 (en) | 2003-05-30 | 2009-07-14 | Sony Corporation | Semiconductor device and manufacturing method therefor |
| JP2016111522A (ja) * | 2014-12-05 | 2016-06-20 | セイコーＮｐｃ株式会社 | デジタル温度補償型発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294962B1 (en) | Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator | |
| US4377781A (en) | Selectively adjustable voltage detection integrated circuit | |
| US20060250193A1 (en) | Integrated CMOS high precision piezo-electrically driven clock | |
| JP2013516836A (ja) | 周波数−電流フィードバックを有する温度安定形発振回路 | |
| JPH05189071A (ja) | 電流源回路 | |
| JPH07202654A (ja) | 可変伝搬遅延ディジタル信号インバータ | |
| JP2007110504A (ja) | 半導体集積回路装置 | |
| NO970311L (no) | Kvartsoscillator av temperaturkompensasjonstypen | |
| US5025230A (en) | Oscillator circuit incorporated in a semiconductor circuit | |
| JPH1051238A (ja) | 電圧制御発振器 | |
| JPS61127159A (ja) | スタテイツク形記憶素子 | |
| JPH10229167A (ja) | 基準電圧出力半導体装置、それを用いた水晶発振器及びその水晶発振器の製造方法 | |
| JPH04373158A (ja) | 定電圧発生回路 | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JP2002064332A (ja) | 水晶発振器 | |
| JPH1117114A (ja) | 可変容量回路 | |
| JPH0918233A (ja) | Ｃｒ発振回路 | |
| JP2535802B2 (ja) | 発振回路 | |
| JPS63217820A (ja) | Ｃｍｏｓ遅延回路 | |
| JP2003163577A (ja) | 遮断周波数可変フィルタ | |
| JPH10270988A (ja) | 基板バイアス効果を利用した遅延回路 | |
| JPS60153156A (ja) | 半導体集積回路装置 | |
| JPH02280506A (ja) | デジタル制御圧電発振回路 | |
| JP2003282724A (ja) | 半導体装置 | |
| JPH01202017A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |