JPH0575186B2 - - Google Patents

Info

Publication number
JPH0575186B2
JPH0575186B2 JP62072053A JP7205387A JPH0575186B2 JP H0575186 B2 JPH0575186 B2 JP H0575186B2 JP 62072053 A JP62072053 A JP 62072053A JP 7205387 A JP7205387 A JP 7205387A JP H0575186 B2 JPH0575186 B2 JP H0575186B2
Authority
JP
Japan
Prior art keywords
gaas
layer
optical
integrated circuit
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62072053A
Other languages
English (en)
Other versions
JPS63237466A (ja
Inventor
Tomoji Terakado
Yasumasa Imoto
Akira Suzuki
Tomohiro Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62072053A priority Critical patent/JPS63237466A/ja
Priority to CA000555687A priority patent/CA1274900A/en
Priority to US07/140,849 priority patent/US4829346A/en
Publication of JPS63237466A publication Critical patent/JPS63237466A/ja
Publication of JPH0575186B2 publication Critical patent/JPH0575186B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光電子集積回路の改良に関する。
（従来技術とその問題点） 光通信技術の進歩に伴い、その適用分野は、基
幹伝送系から加入者系、LAN、データ・リンク
等のシステムへ急速に拡がりつつある。このよう
な、光システムの高度化に対応する為には光デバ
イスのより高性能化、高機能化が不可決である。
光電子集積回路は、これらの光シスムの核とな
るキー・デバイスの一つである。すなわち、低価
格・小型・高信頼・無調整化といつた集積による
基本的メリツトのみならず、高速化・高感度化と
いつた光デバイスの性能改善、さらには、光配
線、光交換といつた将来の光システムを支える高
機能・新機能デバイスの実現をねらいとする。
InP系材料は、光デバイスの信頼性や光フアイ
バの低損失・低分散波長帯への整合性の点ですぐ
れ、光通信の分野においては、この材料を用いた
デバイスは既に実用化され、実績がある。
InP系半導体は電子デバイスにおいて重要な良
好なシヨツト・コンタクトを得ることができない
為、MESFET（金属−半導体電界効果トランジス
タ）に代り、MSFET（金属−絶縁膜−半導体
FET）やJFET（接合ゲートFET）、HBT（ヘテロ
接合バイポーラトランジスタ）の研究開発がすす
められている。しかしながら、MISFETには、
その界面準位に起因する大きなドリフトの問題が
あり、又、JFETやHBTは、動作は安定である
ものの、構造やプロセスが複雑であり、光デバイ
スとの集積が困難である。一方、GaAs系半導体
においては良好なシヨツトキー・コンタクトを形
成できる為、MESFETを基本にした、FET集積
プロセス技術の進歩により、LSI級のICの実用化
も間近い。しかしながら、光デバイスの信頼性に
劣り、伝送能力が、光フアイバの伝送損失と波長
分散により大きな制限を受ける、といつた欠点が
あつた。
これらの、InP系材料、GaAs系材料の相反す
る欠点を補い、光デバイスとしてのInP系材料、
電子デバイスとしてのGaAs系材料という最適な
組合せを、GaAs系と、InP系の複合材料を用い
た光電子集積回路により実現しようとする検討が
なされている。（M.Razeghi、Appl.Phys.Lett、
vol.49、pp.215、1986）これは、半絶縁性GaAs
基板上に、減圧MOVPEによる歪ヘテロエピタキ
シーを用いてGaInAsを成長し、GaInAsから成
る受光素子とGaAsから成るMESFETをモノリ
シツク集積したものである。
しかしながら、この従来例においては、少数キ
ヤリア・デバイスである光デバイスを半絶縁性
GaAs基板上に歪ヘテロエピタキシーにより成長
して作成する為、格子不整による転位の影響を大
きく受け、通信用光デバイスとして十分な素子特
性が得られないばかりでなく、光デバイスの素子
信頼性が著しく低いといつた欠点を有していた。
本発明の目的は、これらの欠点を除去し、高性
能かつ高信頼な光電子集積回路を提供することに
ある。
（問題点を解決するための手段） 前述の問題点を解決し、上記目的を達成するた
めに、本発明が提供する光電子集積回路は、半絶
縁性InP基板上に、InGaAs又はInGaAsPを含む
InP系半導体から成る光デバイスと、前記半絶縁
性InP基板上に、GaAs又はAlGaAsから成る歪バ
ツフア層をはさんで、AlGaAsを含むGaAs系半
導体から成る電界効果トランジスタがモノリシツ
クに集積されていることを特徴とする。
（作用） 半絶縁性InP基板上に、InPと格子整合のとれ
るInGaAs又はInGaAsPを含むInP系半導体を構
成することにより、高性能かつ高信頼性の光デバ
イスが得られる。
又、半絶縁性InP基板上に、GaAs又はAlGaAs
からなる歪バツフア層をはさんで、AlGaAsを含
むGaAs系半導体からなる電界効果トランジスタ
を構成することによつて、基板とチヤネル層の間
の格子整合の影響をほとんど受けずに電子デバイ
スとして必要十分な性能と信頼性が得られる。従
つて、光デバイスとしてのInP系材料、電子デバ
イスとしてのGaAs系材料という、光電子集積回
路として最適な組合せをデバイスの性能、信頼性
を確保しつつ実現することが可能となる。
（実施例） 次に図面を参照して本発明の実施例を詳細に説
明する。第１図は第一の実施例の光電子集積回路
の断面図である。図のようにこの光電子集積回路
は半絶縁性InP基板１上に層厚が1μｍ、キヤリア
濃度が１×1018cm-3のｎ型In0.87Ga0.13As0.29P0.71
よりなるレーザ・コンタクト層２と発振波長1.3μ
ｍのInP及びInGaAsPよりなるメサ型埋め込みレ
ーザ３、そして層厚が0.5μｍのアンドープｎ型
GaAsから成る歪バツフア層４、層厚が0.2μｍキ
ヤリア濃度が１×1017cm-3のGaAsよりなる能動
層５、及び厚さ0.3μｍのAlのゲート電極６をゲー
ト長1μｍの電界効果トランジスタ７よりなる。
尚、ドレイン電極８、ソース電極９、レーザのｎ
電極１０はAuGeNi、レーザのｐ電極１１は
AuZn、配線１２はTi／Auから成る。
第２図−ａ〜ｃは本実施例の光電子集積回路の
製作工程図である。まず5μｍ程度の段差を持つ
半絶縁性InP基板１上に液相成長法又は気相成長
法によりレーザ・コンタクト層２と埋め込み型の
レーザ層１３を形成する（第２図−ａ）。次にレ
ーザ層１３をメサストライプ化し、レーザコンタ
クト層２をメサエツチし、半絶縁性InP基板１を
露出させ、レーザメサ部１４にSiO2よりなるマ
スク１５を施し分子線エピタキシー又はMOVPE
法により歪バツフア層４、能動層５を形成する
（第２図−ｂ）。次にマスク１５上の能動層５、歪
バツフア層４を除去し、更にメサエツチにより電
界効果トランジスタ７の能動層を形成する（第２
図−ｃ）。次に各電極及び配線を形成し、本実施
例の光電子集積回路が完成する（第１図）。
第一の実施例は、メサ型埋め込みレーザ３と電
界効果トランジスタ７が半絶縁性InP基板１上に
モノリシツクに集積された光送信用の光電子集積
回路として動作する。
第３図は第二の実施例の光電子集積回路の断面
図である。この光電子集積回路は半絶縁性InP基
板１上に層厚が1μｍ、キヤリア濃度が１×1018cm
-3のｎ型In0.87Ga0.13As0.29P0.71よりなるフオトダ
イオードコンタクト層１７をはさみバンドギヤツ
プエネルギー波長1.67μｍのIn0.47Ga0.53Asよりな
る光吸収層１９を含むPINフオトダイオード１
６、そして層厚が、0.5μｍのアンドープｎ型
GaAsから成る歪バツフアー層４をはさみ、層厚
が0.2μｍキヤリア濃度が１×1017のGaAsよりな
る能動層５、及び厚さ0.3μｍのAlのゲート電極６
から成るゲート長1μｍの電界効果トランジスタ
７よりなる。
本実施例の製作工程は第１の実施例に準ずる。
まず3μｍ程度の段差を持つ半絶縁性InP基板１上
に液相成長法又は気相成長法によりｎ型In0.87
Ga0.13As0.29P0.71よりなるフオト・ダイオード・
コンタクト層１７（厚さ1.0μｍ、キヤリア濃度が
１×1018cm-3）、ｎ型InPよりなるフオト・ダイオ
ード・バツフアー層１８（厚さ0.5μｍ、キヤリア
濃度２×1015cm-3）、ｎ型In0.47Ga0.53Asよりなる
光吸収層１９（厚さ1.0μｍ、キヤリア濃度２×
1015cm-3）、ｎ型InPよりなるウインドウ層２０
（厚さ1.0μｍ、キヤリア濃度２×1015cm-3）を順次
形成する。次にPINフオトダイオード部１６を残
し、フオトダイオードコンタクト層１７、フオト
ダイオードバツフア層１８、光吸収層１９、ウイ
ンドウ層２０をメサエツチし、半絶縁性InP基板
１を露出させる。PINホトダイオード部１６に
SiO2によりなるマスクを施しMOVPE法又は分
子線成長法を用いて、GaAsよりなる歪バツフア
層４（厚さ0.5μｍノンドープ）、ｎ型GaAsよりな
る能動層５（厚さ0.2μｍ、キヤリア濃度１×1017
cm-3）を形成する。次に、PINフオトダイオード
部１６上の能動層４、バツフア層４を除去し、更
にメサエツチにより電界効果トランジスタ７の能
動層を形成する。次にSiO2よりなるマスクを用
い選択的に亜鉛を拡散し、ｐ形反転領域２１を形
成し、更にゲート電極６、ドレイン電極８、ソー
ス電極９、ｎ電極１０、ｐ電極１１、配線１２を
形成し、第二の実施例の光電子集積回路が完成す
る。
第二の実施例は、PINフオトダイオード１６と
電界効果トランジスタ７が半絶縁性InP基板１上
にモノリシツクに集積された光受信用の光電子集
積回路として動作する。
尚上述の実施例において電界効果トランジスタ
のゲート電極はAlに限らずシヨツトキー接合が
とれればいかなるものでも良く、又、その能動層
の厚さ、キヤリア濃度、組成は光電子集積回路用
の電子デバイスとして最適化されていればいかな
るものであつても良く、さらに、AlGaAs混晶を
含むヘテロ構造の二次元電子ガスを利用する構造
であつてもよい。また光デバイスは発光ダイオー
ドやアバランシエ・フオト・ダイオード、さらに
は、光双安定素子や光アンプ、光スイツチなどの
光機能素子であつてもよい。電子回路もGaAs電
界効果トランジスタのみならず、ダイオード、抵
抗を含んでもよく、その集積回路規模も、さらに
大きなものであつてもよい。
（発明の効果） 以上説明したように本発明によれば、光デバイ
スを半絶縁性InP基板上に、格子整合のとれた
InGaAsP又は、InGaAsを含むInP系半導体で構
成し、一方、AlGaAsを含むGaAs系半導体から
成る電界効果トランジスタをGaAs系半導体から
成る歪バツフア層を挾んで半導体性InP基板上に
構成することにより高性能かつ高信頼な光電子集
積回路が得られる。
【図面の簡単な説明】
第１図は本発明の第一の実施例の光電子集積回
路の断面構造図、第２図ａ〜ｃはその製作工程図
である。第３図は本発明の第二の実施例の光電子
集積回路の断面構造図である。図中で１は半絶縁
性InP基板、２はレーザ・コンタクト層、３はメ
サ型埋め込みレーザ、４は歪バツフア層、５は能
動層、６はゲート電極、７は電界効果トランジス
タ、８はドレイン電極、９はソース電極、１０は
ｎ電極、１１はｐ電極、１２は配線、１３はレー
ザ層、１４はレーザメサ部、１５はマスク、１６
はPINフオトダイオード、１７はフオトダイオー
ド・コンタクト層、１８はフオトダイオード・バ
ツフア層、１９は光吸収層、２０はウインドウ
層、２１はｐ形反転領域である。

Claims (1)

    【特許請求の範囲】
  1. １ 半絶縁性InP基板上に、InGaAs又は
    InGaAsPを含むInP系半導体から成る光デバイス
    と、前記半絶縁性InP基板上に、GaAs又は
    AlGaAsから成る歪バツフア層をはさんで、
    AlGaAsを含むGaAs系半導体から成る電界効果
    トランジスタが、モノリシツクに集積されている
    ことを特徴とする光電子集積回路。
JP62072053A 1987-01-05 1987-03-25 光電子集積回路 Granted JPS63237466A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62072053A JPS63237466A (ja) 1987-03-25 1987-03-25 光電子集積回路
CA000555687A CA1274900A (en) 1987-01-05 1987-12-31 Field-effect transistor and the same associated with an optical semiconductor device
US07/140,849 US4829346A (en) 1987-01-05 1988-01-05 Field-effect transistor and the same associated with an optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62072053A JPS63237466A (ja) 1987-03-25 1987-03-25 光電子集積回路

Publications (2)

Publication Number Publication Date
JPS63237466A JPS63237466A (ja) 1988-10-03
JPH0575186B2 true JPH0575186B2 (ja) 1993-10-20

Family

ID=13478255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62072053A Granted JPS63237466A (ja) 1987-01-05 1987-03-25 光電子集積回路

Country Status (1)

Country Link
JP (1) JPS63237466A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364997B2 (en) * 2005-07-07 2008-04-29 Micron Technology, Inc. Methods of forming integrated circuitry and methods of forming local interconnects

Also Published As

Publication number Publication date
JPS63237466A (ja) 1988-10-03

Similar Documents

Publication Publication Date Title
US6936839B2 (en) Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US5710439A (en) Optoelectronic integrated device having optical elements and electronic elements grown in a monolithic form on a GaAs ssubstrate
JP2001511948A (ja) 同一基板上へのヘテロバイポーラトランジスタおよびレーザーダイオードの製造
US4829346A (en) Field-effect transistor and the same associated with an optical semiconductor device
US5107319A (en) Monolithically integrated photodiode-fet combination
US5780880A (en) High injection bipolar transistor
Suzuki et al. InGaAsP/InP long wavelength optoelectronic integrated circuits (OEIC's) for high-speed optical fiber communication systems
CA2051453C (en) Long wavelength transmitter opto-electronic integrated circuit
Egawa et al. Monolithic integration of AlGaAs/GaAs MQW laser diode and GaAs MESFET grown on Si using selective regrowth
US5104823A (en) Monolithic integration of optoelectronic and electronic devices
JPH069241B2 (ja) 光電子集積回路の製造方法
JPH0575186B2 (ja)
Ohnaka et al. A planar InGaAs PIN/JFET fiber-optic detector
Yap et al. High-speed integrated optoelectronic modulation circuit
JPH02199877A (ja) 光受信器及び光電子集積回路
JPH01109764A (ja) 光電子集積回路
JP2626149B2 (ja) 光電子集積回路の製造方法
Antreasyan et al. Monolithically integrated InGaAs-pin InP-MISFET PINFET grown by chloride vapor phase epitaxy
JPH10125894A (ja) 光電子集積回路及びその製造方法
JPH0231461A (ja) 光電子集積回路の製造方法
Fan et al. Monolithically Integrated Photodiode And Preamplifier For Wide-Band Fiber Optic Links
Egawa et al. Optoelectronic integrated circuits grown on Si substrates
Chandrasekhar et al. The phototransistor revisited: all-bipolar monolithic photoreceiver at 2 Gb/s with high sensitivity
KR950013437B1 (ko) 광전집적회로 장치 및 그 제조방법
JP2592929B2 (ja) 光電子集積回路の製造方法