JPH01109764A - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPH01109764A JPH01109764A JP62267005A JP26700587A JPH01109764A JP H01109764 A JPH01109764 A JP H01109764A JP 62267005 A JP62267005 A JP 62267005A JP 26700587 A JP26700587 A JP 26700587A JP H01109764 A JPH01109764 A JP H01109764A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- layer
- high resistance
- gaas
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Junction Field-Effect Transistors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は光通信システム等に用いて好適な光電子集積回
路の改良に関する。
路の改良に関する。
（従来技術とその問題点）
光通信技術の進歩に伴い、その適用分野は基幹伝送系か
ら加入者系、ＬＡＮ、データリンク等のシステムへ急速
に拡がりつつある。このような光システムの高度化に対
応する為には光デバイスの、より高性能化、高機能化が
不可欠である。
ら加入者系、ＬＡＮ、データリンク等のシステムへ急速
に拡がりつつある。このような光システムの高度化に対
応する為には光デバイスの、より高性能化、高機能化が
不可欠である。
光電子集積回路はこれらの光システムの核となるキーデ
バイスの一つである。すなわち、この光電子集積回路の
研究、開発は、低価格・小型・高信頼・無調整化といっ
た集積による基本的メリットの享受のみならず、高速化
・高感度化といった光デバイスの性能改善、さらには、
光配線・光交換といった将来の光システムを支える高機
能・新機能デバイスの実現をねらいとする。
バイスの一つである。すなわち、この光電子集積回路の
研究、開発は、低価格・小型・高信頼・無調整化といっ
た集積による基本的メリットの享受のみならず、高速化
・高感度化といった光デバイスの性能改善、さらには、
光配線・光交換といった将来の光システムを支える高機
能・新機能デバイスの実現をねらいとする。
このような光電子集積回路を実現するために、光デバイ
スとしてのＩｎＰ系材系材子電子デバイスてのＧａＡｓ
系材料という最適な組合せが得られるＧａＡｓ系とＩｎ
Ｐ系の複合材料について検討が行なわれている（ Ｍ、
Ｒａｚｅｇｈｉ、 Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔ
ｔ−ｖｏｌ、 ４９゜、ｐｐ−２１５，１９８６）、こ
れは、半絶縁性ＧａＡｓ基板上に減圧ＭＯＶＰＨによる
歪へテロエピタキシーを用いてＧａＩｎＡｓを成長し、
ＧａＩｎＡｓから成る受光素子とＧａＡｓから成るＭＥ
ＳＦＥＴをモノリシックに集積したものである。
スとしてのＩｎＰ系材系材子電子デバイスてのＧａＡｓ
系材料という最適な組合せが得られるＧａＡｓ系とＩｎ
Ｐ系の複合材料について検討が行なわれている（ Ｍ、
Ｒａｚｅｇｈｉ、 Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔ
ｔ−ｖｏｌ、 ４９゜、ｐｐ−２１５，１９８６）、こ
れは、半絶縁性ＧａＡｓ基板上に減圧ＭＯＶＰＨによる
歪へテロエピタキシーを用いてＧａＩｎＡｓを成長し、
ＧａＩｎＡｓから成る受光素子とＧａＡｓから成るＭＥ
ＳＦＥＴをモノリシックに集積したものである。
しかしながら、この従来例においてはＭＥＳＦＥＴを形
成するＧａＡｓ層の上に光デバイスを形成するＩｎＰ系
半導体層を成長し、ＩｎＰ系半導体層が数−以上の厚き
をもつから、光デバイスと電子デバイスの間に大きな段
差を生じ、プロセス工程の歩留りを低下させたり、ある
いはＭＥＳＦＥＴのゲートの微細加工を困難にするとい
った欠点を有していた。
成するＧａＡｓ層の上に光デバイスを形成するＩｎＰ系
半導体層を成長し、ＩｎＰ系半導体層が数−以上の厚き
をもつから、光デバイスと電子デバイスの間に大きな段
差を生じ、プロセス工程の歩留りを低下させたり、ある
いはＭＥＳＦＥＴのゲートの微細加工を困難にするとい
った欠点を有していた。
本発明の目的は、これらの欠点を除去し、製造歩留りが
高くしかも性能の高い光電子集積回路を提供することで
ある。
高くしかも性能の高い光電子集積回路を提供することで
ある。
（問題点を解決するための手段）
前述の問題点を解決し、上記目的を達成するために本発
明が提供する光電子集積回路は、半絶縁性ＩｎＰ基板上
に、工ｎＧａＡｓ又は１ｎＧａＡｓＰを含むＩｎＰ系半
導体から成る光デバイスが、高抵抗ＩｎＰから成る高抵
抗埋込め層で埋込まれ、前記高抵抗埋込み層の上に、Ｇ
ａＡｓ又はＡＱＧａＡｓから成る歪バッファ層をはさん
で、ＡＱＧａＡｓを含むＧａＡｓ系半導体から成る電界
効果トランジスタがモノリジクに集積されていることを
特徴とする。
明が提供する光電子集積回路は、半絶縁性ＩｎＰ基板上
に、工ｎＧａＡｓ又は１ｎＧａＡｓＰを含むＩｎＰ系半
導体から成る光デバイスが、高抵抗ＩｎＰから成る高抵
抗埋込め層で埋込まれ、前記高抵抗埋込み層の上に、Ｇ
ａＡｓ又はＡＱＧａＡｓから成る歪バッファ層をはさん
で、ＡＱＧａＡｓを含むＧａＡｓ系半導体から成る電界
効果トランジスタがモノリジクに集積されていることを
特徴とする。
（作用）
半絶縁性ＩｎＰ基板上に光デバイスを、その動作に必要
な部分を残して高抵抗ＩｎＰで埋込み平坦化し、その埋
込み層の上部にＧａＡｓから成る電界効果トランジスタ
を構成することにより、光デバイスと電子デバイスの厚
さの違いによる段差を１−以下におさえることが可能に
なる。従って、従来、段差が５−以上あった光電子集積
回路に比べて、段差部のフォトレジストパターン不良に
よる配線切れや、段差によりフォトレジストが不均一に
コーティングされることによる電極効果トランジスタの
ゲート部分のパターンぼけが飛躍的に改善され、高歩留
りかつ高性能な光電子集積回路が得られる。
な部分を残して高抵抗ＩｎＰで埋込み平坦化し、その埋
込み層の上部にＧａＡｓから成る電界効果トランジスタ
を構成することにより、光デバイスと電子デバイスの厚
さの違いによる段差を１−以下におさえることが可能に
なる。従って、従来、段差が５−以上あった光電子集積
回路に比べて、段差部のフォトレジストパターン不良に
よる配線切れや、段差によりフォトレジストが不均一に
コーティングされることによる電極効果トランジスタの
ゲート部分のパターンぼけが飛躍的に改善され、高歩留
りかつ高性能な光電子集積回路が得られる。
（実施例）
次に図面を参照して本発明の実施例を詳細に説明する。
第１図はその実施例の光電子集積回路を示す断面図であ
る。半絶縁性ＩｎＰ基板１上に、フォトダイオード２が
高抵抗埋込み層３で埋込まれ、その上部に歪バッファ層
４をはさんで電界効果トランジスタ５が構成されている
。フォトダイオード２は、Ｓｉが５ ：Ｋ ＩＱ”ｃｍ
−”ドープされた厚さ１−のＩｎＰから成るバッファ層
２１．アンドープで厚さ３−のＩｎＧａＡｓから成る光
吸収層２２．アンドープで厚き１−の１ｎＰから成るウ
ィンドウ層２３゜Ｚｎが深さ１−拡散きれたＺｎ選択拡
散領域２４．厚さＯ，１ＰｅｎのＡｕＺｎから成るｐ電
極２５．厚さ０．１−のＡｕＧｅＮｉから成るｎ電極２
６．厚さ０．２−のＳｉ、Ｎ、誘電体膜から成るパッシ
ベーション膜２７．直径６０−の円形状の光入射窓２８
．厚さ０．５−のＡｕの配線２９から成る。各半導体層
の結晶成長には、ＬＰＥ法。
る。半絶縁性ＩｎＰ基板１上に、フォトダイオード２が
高抵抗埋込み層３で埋込まれ、その上部に歪バッファ層
４をはさんで電界効果トランジスタ５が構成されている
。フォトダイオード２は、Ｓｉが５ ：Ｋ ＩＱ”ｃｍ
−”ドープされた厚さ１−のＩｎＰから成るバッファ層
２１．アンドープで厚さ３−のＩｎＧａＡｓから成る光
吸収層２２．アンドープで厚き１−の１ｎＰから成るウ
ィンドウ層２３゜Ｚｎが深さ１−拡散きれたＺｎ選択拡
散領域２４．厚さＯ，１ＰｅｎのＡｕＺｎから成るｐ電
極２５．厚さ０．１−のＡｕＧｅＮｉから成るｎ電極２
６．厚さ０．２−のＳｉ、Ｎ、誘電体膜から成るパッシ
ベーション膜２７．直径６０−の円形状の光入射窓２８
．厚さ０．５−のＡｕの配線２９から成る。各半導体層
の結晶成長には、ＬＰＥ法。
ＶＰＥ法、 ＭＯ−ＶＰＥ法、 ＭＢＥ法のいずれの方
法をも用いることができる。高抵抗埋込み層３は、フォ
トダイオードとして動作する部分以外を半絶縁性ＩｎＰ
基板１に至るまで、厚さ３０００人のＳｉｎ、膜から成
るマスクを用いてエツチング除去し、続いてＦｅをドー
プした高抵抗ＩｎＰをＭＯ−ＶＰＥ法、 ＭＢＥ法のう
ちいずれかの方法を用いて、フォトダイオードをエツチ
ング除去した部分のみ選択的に５−成長することにより
形成きれる。歪バッファ層４は、高抵抗埋込み層３の成
長に連続してＭＯ−ＶＰＥ法又はＭＢＥ法を用いて、ア
ンドープのＧａＡｓを０．５＃ａ成長するごとにより形
成される。電界効果トランジスタ５は、厚キ０．２−の
Ｓｉが２ＸＩＱ”ｃｍ−”ドープきれたＧａＡｓから成
るチャネル層５１．ゲート長１−２厚き０．５−のＭか
ら成るゲート電極５２．厚さ０．１−のＡｕＧｅＮｉか
ら成るソース電極５３．ドレイン電極５４で構成されて
いる。チャネル層５１の成長はＭＯ−ＶＰＥ法又はＭＢ
Ｅ法を用いて歪バッファ層４の成長に連続して行なわれ
る。第１図の実施例は光受信用の光電子集積回路として
動作する。
法をも用いることができる。高抵抗埋込み層３は、フォ
トダイオードとして動作する部分以外を半絶縁性ＩｎＰ
基板１に至るまで、厚さ３０００人のＳｉｎ、膜から成
るマスクを用いてエツチング除去し、続いてＦｅをドー
プした高抵抗ＩｎＰをＭＯ−ＶＰＥ法、 ＭＢＥ法のう
ちいずれかの方法を用いて、フォトダイオードをエツチ
ング除去した部分のみ選択的に５−成長することにより
形成きれる。歪バッファ層４は、高抵抗埋込み層３の成
長に連続してＭＯ−ＶＰＥ法又はＭＢＥ法を用いて、ア
ンドープのＧａＡｓを０．５＃ａ成長するごとにより形
成される。電界効果トランジスタ５は、厚キ０．２−の
Ｓｉが２ＸＩＱ”ｃｍ−”ドープきれたＧａＡｓから成
るチャネル層５１．ゲート長１−２厚き０．５−のＭか
ら成るゲート電極５２．厚さ０．１−のＡｕＧｅＮｉか
ら成るソース電極５３．ドレイン電極５４で構成されて
いる。チャネル層５１の成長はＭＯ−ＶＰＥ法又はＭＢ
Ｅ法を用いて歪バッファ層４の成長に連続して行なわれ
る。第１図の実施例は光受信用の光電子集積回路として
動作する。
尚、上述の実施例において、電界効果トランジスタのゲ
ート電極はＭに限らず、ショットキー接合がとれればい
かなるものでも良く、また光デバイスは、半導体レーザ
や発光ダイオード、アバランシェフォトダイオードさら
には光双安定素子や光アンプ、光スィッチなどの光機能
素子であってもよい、電子回路も電界効果トランジスタ
のみならず、ダイオード抵抗を含んでもよく、その集積
回路規模もさらに大きなものであってもよい。
ート電極はＭに限らず、ショットキー接合がとれればい
かなるものでも良く、また光デバイスは、半導体レーザ
や発光ダイオード、アバランシェフォトダイオードさら
には光双安定素子や光アンプ、光スィッチなどの光機能
素子であってもよい、電子回路も電界効果トランジスタ
のみならず、ダイオード抵抗を含んでもよく、その集積
回路規模もさらに大きなものであってもよい。
（発明の効果）
以上に説明したように、本発明によれば、半絶縁性Ｉｎ
Ｐ基板上に、光デバイスを、その動作に必要な部分を残
して高抵抗ＩｎＰで埋込み平坦化し、その埋込み層の上
部にＧａＡｓから成る電界効果トランジスタを構成する
ことにより、ウエーファの段差を小言くシ、高歩留りか
つ高性能な光電子集積回路が得られる。
Ｐ基板上に、光デバイスを、その動作に必要な部分を残
して高抵抗ＩｎＰで埋込み平坦化し、その埋込み層の上
部にＧａＡｓから成る電界効果トランジスタを構成する
ことにより、ウエーファの段差を小言くシ、高歩留りか
つ高性能な光電子集積回路が得られる。
第１図は本発明の一実施例の光電子集積回路を示す断面
図である。 図中、１は半絶縁性ＸｎＰ基板、２はフォトダイオード
、２１はバッファ層、２２は光吸収層、２３はウィンド
ウ層、２４はＺｎ選択拡散領域、２５はｐ電極、２６は
ｎ電極、２７はパッシベーション膜、２８は光入射窓、
２９は配線、３は高抵抗埋込み層、４は歪バッファ層、
５は電界効果トランジスタ、５１はチャネル層、５２は
ゲート電極、５３はソース電極、５４はドレイン電極で
ある。
図である。 図中、１は半絶縁性ＸｎＰ基板、２はフォトダイオード
、２１はバッファ層、２２は光吸収層、２３はウィンド
ウ層、２４はＺｎ選択拡散領域、２５はｐ電極、２６は
ｎ電極、２７はパッシベーション膜、２８は光入射窓、
２９は配線、３は高抵抗埋込み層、４は歪バッファ層、
５は電界効果トランジスタ、５１はチャネル層、５２は
ゲート電極、５３はソース電極、５４はドレイン電極で
ある。
Claims (1)
- 半絶縁性ＩｎＰ基板上に、ＩｎＧａＡｓ又はＩｎＧａ
ＡｓＰを含むＩｎＰ系半導体から成る光デバイスが、高
抵抗ＩｎＰから成る高抵抗埋込み層で埋込まれ、前記高
抵抗埋込み層の上に、ＧａＡｓ又はＡｌＧａＡｓから成
る歪バッファ層をはさんで、ＡｌＧａＡｓを含むＧａＡ
ｓ系半導体から成る電界効果トランジスタがモノリジク
に集積されていることを特徴とする光電子集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62267005A JPH01109764A (ja) | 1987-10-22 | 1987-10-22 | 光電子集積回路 |
| US07/261,286 US4982256A (en) | 1987-10-22 | 1988-10-24 | Optoelectronic integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62267005A JPH01109764A (ja) | 1987-10-22 | 1987-10-22 | 光電子集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109764A true JPH01109764A (ja) | 1989-04-26 |
Family
ID=17438734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62267005A Pending JPH01109764A (ja) | 1987-10-22 | 1987-10-22 | 光電子集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4982256A (ja) |
| JP (1) | JPH01109764A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03183167A (ja) * | 1989-12-12 | 1991-08-09 | Hikari Keisoku Gijutsu Kaihatsu Kk | 受光素子およびその製造方法 |
| JP2002343951A (ja) * | 2001-05-18 | 2002-11-29 | Oki Electric Ind Co Ltd | 化合物半導体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02164111A (ja) * | 1988-12-17 | 1990-06-25 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP4023893B2 (ja) * | 1997-06-06 | 2007-12-19 | 沖電気工業株式会社 | 発光素子アレイ及び発光素子 |
| US7012943B2 (en) * | 2001-06-28 | 2006-03-14 | Northrop Grumman Corporation | Integration of amorphorous silicon transmit and receive structures with GaAs or InP processed devices |
| US8853745B2 (en) * | 2009-01-20 | 2014-10-07 | Raytheon Company | Silicon based opto-electric circuits |
| US7994550B2 (en) * | 2009-05-22 | 2011-08-09 | Raytheon Company | Semiconductor structures having both elemental and compound semiconductor devices on a common substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4593304A (en) * | 1981-04-20 | 1986-06-03 | Hughes Aircraft Company | Heterostructure interdigital high speed photoconductive detector |
| JPS6195591A (ja) * | 1984-10-16 | 1986-05-14 | Sony Corp | 半導体レ−ザ |
| GB2168528B (en) * | 1984-12-15 | 1988-07-13 | Stc Plc | Photo detector integrated circuit |
-
1987
- 1987-10-22 JP JP62267005A patent/JPH01109764A/ja active Pending
-
1988
- 1988-10-24 US US07/261,286 patent/US4982256A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03183167A (ja) * | 1989-12-12 | 1991-08-09 | Hikari Keisoku Gijutsu Kaihatsu Kk | 受光素子およびその製造方法 |
| JP2002343951A (ja) * | 2001-05-18 | 2002-11-29 | Oki Electric Ind Co Ltd | 化合物半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4982256A (en) | 1991-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067566A2 (en) | Integrated light detection or generation means and amplifying means | |
| JPH08250808A (ja) | 半導体装置およびその製造方法 | |
| JP2003347577A (ja) | 半導体受光装置およびその製造方法 | |
| CA1274900A (en) | Field-effect transistor and the same associated with an optical semiconductor device | |
| JPH01109764A (ja) | 光電子集積回路 | |
| KR910013515A (ko) | 수신용 광전 집적회로 및 그 제조방법 | |
| US5075239A (en) | Method of making monolithic integrated optoelectronic modules | |
| EP0162541A1 (en) | Integrated heterojunction FET and photodiode | |
| JPH0294663A (ja) | 半導体装置およびその製造方法 | |
| JP2626149B2 (ja) | 光電子集積回路の製造方法 | |
| JPH02199877A (ja) | 光受信器及び光電子集積回路 | |
| JPH069241B2 (ja) | 光電子集積回路の製造方法 | |
| KR100249785B1 (ko) | 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법 | |
| US5346856A (en) | Method of making a selective compositional disordering of a GaAs based heterostructure by the in-diffusion of Au through a single crystal, epitaxially grown Ge film | |
| JP2592929B2 (ja) | 光電子集積回路の製造方法 | |
| US6081000A (en) | AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof | |
| KR940004413B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| JPH01115156A (ja) | 光電子集積回路の製造方法 | |
| JPH02185065A (ja) | 光電子集積回路の製造方法 | |
| JPH0575186B2 (ja) | ||
| JP2841633B2 (ja) | 半導体装置の製造方法 | |
| JPH021979A (ja) | 光電子集積回路の製造方法 | |
| JP2527227B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04296054A (ja) | フォトダイオード | |
| JPH04130733A (ja) | 半導体装置 |