JPH0575199B2 - - Google Patents
Info
- Publication number
- JPH0575199B2 JPH0575199B2 JP62233672A JP23367287A JPH0575199B2 JP H0575199 B2 JPH0575199 B2 JP H0575199B2 JP 62233672 A JP62233672 A JP 62233672A JP 23367287 A JP23367287 A JP 23367287A JP H0575199 B2 JPH0575199 B2 JP H0575199B2
- Authority
- JP
- Japan
- Prior art keywords
- slot
- printed board
- printed
- slots
- detection system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【発明の詳細な説明】
〔概要〕
プリント板誤挿入検出システムに関し、
プリント板が所定のスロツトに実装されなかつ
たときに、これを検出することを目的とし、 各々複数の接点を有する複数のプリント板と、
各々が前記プリント板の複数の接点と接続可能な
複数の接点を有し前記複数のプリント板と接続さ
れる複数のスロツトとを有してなる回路システム
において、前記スロツトの各々は、前記複数の接
点の一部から各スロツト個有の識別コードを出力
し、前記複数のプリント板の各々は、前記スロツ
トの１つと接続されるとき、該スロツト個有の識
別コードを受け、該識別コードが接続すべきスロ
ツトの識別コードか否かを判断する接続スロツト
判断部を有するように構成する。
たときに、これを検出することを目的とし、 各々複数の接点を有する複数のプリント板と、
各々が前記プリント板の複数の接点と接続可能な
複数の接点を有し前記複数のプリント板と接続さ
れる複数のスロツトとを有してなる回路システム
において、前記スロツトの各々は、前記複数の接
点の一部から各スロツト個有の識別コードを出力
し、前記複数のプリント板の各々は、前記スロツ
トの１つと接続されるとき、該スロツト個有の識
別コードを受け、該識別コードが接続すべきスロ
ツトの識別コードか否かを判断する接続スロツト
判断部を有するように構成する。
本発明はプリント板誤挿入検出システムに関す
る。
る。
コンピユータ・システム等において機能拡張を
行ないたい場合は用途によりオプシンヨンプリン
ト板を追加しなければならない。その場合プリン
ト板によつては発熱量が多大なものが有りエアー
フロー等を考慮するとスロツト位置が規定されて
しまうことがある。その場合スロツトを誤つて実
装し長時間使用すると動作を保障できなくなる。
行ないたい場合は用途によりオプシンヨンプリン
ト板を追加しなければならない。その場合プリン
ト板によつては発熱量が多大なものが有りエアー
フロー等を考慮するとスロツト位置が規定されて
しまうことがある。その場合スロツトを誤つて実
装し長時間使用すると動作を保障できなくなる。
そのため、プリント板の誤挿入を確実に検出す
る技術が要望されていた。
る技術が要望されていた。
従来はスロツト制限のあるプリント板の実装に
関してはマニユアル等に明記するのみで、実際に
正しいスロツトに実装されているかどうかの確認
は本体のカバーを外して見なければわからないと
いう問題を有していた。
関してはマニユアル等に明記するのみで、実際に
正しいスロツトに実装されているかどうかの確認
は本体のカバーを外して見なければわからないと
いう問題を有していた。
本発明は上記の問題点に鑑み、なされたもの
で、プリント板が所定のスロツトに実装されなか
つたときに、これを検出するプリント板誤挿入検
出システムを提供することを目的とするものであ
る。
で、プリント板が所定のスロツトに実装されなか
つたときに、これを検出するプリント板誤挿入検
出システムを提供することを目的とするものであ
る。
本発明によるプリント板誤挿入検出システム
は、各々複数の接点を有する複数のプリント板２
１，２2，……と、各々が前記プリント板の複数の
接点と接続可能な複数の接点を有し前記複数のプ
リント板と接続される複数のスロツト１1，１2，
……とを有してなる回路システムにおいて、前記
スロツト１1，１2，……の各々は、前記複数の接
点の一部から各スロツト１1，１2，……個有の識
別コードID1，ID2，……を出力し、前記複数の
プリント板２1，２2，……の各々は、前記スロツ
ト１1，１2，……の１つに接続されるとき、該ス
ロツト１1，１2，……個有の識別コードID1，
ID2，……を受け、前記回路システムは、該識別
コードID1，ID2，……が接続すべきスロツトの
識別コードか否かを判断する接続スロツト判断部
３，４，５，７，８を有する。
は、各々複数の接点を有する複数のプリント板２
１，２2，……と、各々が前記プリント板の複数の
接点と接続可能な複数の接点を有し前記複数のプ
リント板と接続される複数のスロツト１1，１2，
……とを有してなる回路システムにおいて、前記
スロツト１1，１2，……の各々は、前記複数の接
点の一部から各スロツト１1，１2，……個有の識
別コードID1，ID2，……を出力し、前記複数の
プリント板２1，２2，……の各々は、前記スロツ
ト１1，１2，……の１つに接続されるとき、該ス
ロツト１1，１2，……個有の識別コードID1，
ID2，……を受け、前記回路システムは、該識別
コードID1，ID2，……が接続すべきスロツトの
識別コードか否かを判断する接続スロツト判断部
３，４，５，７，８を有する。
接続スロツト判断部３は、プリント板の各々が
接続されたスロツトから入力した各スロツト個有
の識別コードIDに基づいて、該プリント板が接
続されるべきスロツトか否かを判断することによ
り、該プリント板が接続されるべきスロツトに正
しく接続されたか否かを検出する。
接続されたスロツトから入力した各スロツト個有
の識別コードIDに基づいて、該プリント板が接
続されるべきスロツトか否かを判断することによ
り、該プリント板が接続されるべきスロツトに正
しく接続されたか否かを検出する。
図は本発明のプリント板誤挿入検出システムの
実施例の構成図である。本図において、１1，１2
〜，９はスロツト、２1，２2〜，１０はプリント
板、３はデコーダ、４は接続スロツト・レジス
タ、５はセレクタ、５ａはセレクタ制御線、５ｂ
はセレクタ出力データ線、６はバツクプレーンバ
ス、７はCPU、８はメモリ、そして、１１はデ
イスプレイ装置である。
実施例の構成図である。本図において、１1，１2
〜，９はスロツト、２1，２2〜，１０はプリント
板、３はデコーダ、４は接続スロツト・レジス
タ、５はセレクタ、５ａはセレクタ制御線、５ｂ
はセレクタ出力データ線、６はバツクプレーンバ
ス、７はCPU、８はメモリ、そして、１１はデ
イスプレイ装置である。
スロツト１1，１2，……は、バツクパネル上に
複数設けられ、それぞれプリント板の一端に設け
られた複数の接点と接続可能な複数のピン接点を
有し、プリント板上の回路をバツクプレーンバス
６に接続することができるように設けられてい
る。本発明により各スロツトの複数のピン接点の
うち３本は、それぞれのスロツト固有の識別コー
ドID1，ID2，……、例えばTTLレベルの“010”、
“110”等の３ビツトのコードを示す電位に保たれ
ている。
複数設けられ、それぞれプリント板の一端に設け
られた複数の接点と接続可能な複数のピン接点を
有し、プリント板上の回路をバツクプレーンバス
６に接続することができるように設けられてい
る。本発明により各スロツトの複数のピン接点の
うち３本は、それぞれのスロツト固有の識別コー
ドID1，ID2，……、例えばTTLレベルの“010”、
“110”等の３ビツトのコードを示す電位に保たれ
ている。
プリント板２1，２2，……の各々の上には、本
発明により、デコーダ３、接続スロツト・レジス
タ４、およびセレクタ５が設けられ、デコーダ３
の２つの入力端子は、前記のスロツトの各々にお
ける識別コードを示す３本のピン接点と接続され
るプリント板の３つの接点に接続されている。こ
うして、各プリント板２1，２2，……が１つのス
ロツトに接続されると、そのスロツトの３ビツト
の識別コードが該プリント板上のデコーダ３の３
つの入力端子に印加される。デコーダ３の各出力
端子はそれぞれ個有の識別コードを有するスロツ
トに対応しており、接続されたスロツトの識別コ
ードが該デコーダ３に入力されると該スロツトに
対応する出力端子からの出力が“１”となる。デ
コーダ３の全ての出力端子は接続スロツト・レジ
スタ４の各ビツトに入力、保持される。
発明により、デコーダ３、接続スロツト・レジス
タ４、およびセレクタ５が設けられ、デコーダ３
の２つの入力端子は、前記のスロツトの各々にお
ける識別コードを示す３本のピン接点と接続され
るプリント板の３つの接点に接続されている。こ
うして、各プリント板２1，２2，……が１つのス
ロツトに接続されると、そのスロツトの３ビツト
の識別コードが該プリント板上のデコーダ３の３
つの入力端子に印加される。デコーダ３の各出力
端子はそれぞれ個有の識別コードを有するスロツ
トに対応しており、接続されたスロツトの識別コ
ードが該デコーダ３に入力されると該スロツトに
対応する出力端子からの出力が“１”となる。デ
コーダ３の全ての出力端子は接続スロツト・レジ
スタ４の各ビツトに入力、保持される。
ここで本実施例では、接続スロツト・レジスタ
４は、該プリント板が何れかのスロツトに接続さ
れたか否かを示すビツトとして接続フラグ４１を
有している。このビツトには、接続されたスロツ
トのピン接点の１つから供給される電源電圧が印
加される。
４は、該プリント板が何れかのスロツトに接続さ
れたか否かを示すビツトとして接続フラグ４１を
有している。このビツトには、接続されたスロツ
トのピン接点の１つから供給される電源電圧が印
加される。
セレクタ５は上記接続スロツト・レジスタ５の
各ビツトの内容を後述するセンター・ボードの
CPU７が順に読出すために設けられ、該CPU７
からの選択信号をセレクタ制御線５ａを介して受
け、該接続スロツト・レジスタ５の選択されたビ
ツトの内容を出力データ線５ｂを介して該CPU
７へ送る。
各ビツトの内容を後述するセンター・ボードの
CPU７が順に読出すために設けられ、該CPU７
からの選択信号をセレクタ制御線５ａを介して受
け、該接続スロツト・レジスタ５の選択されたビ
ツトの内容を出力データ線５ｂを介して該CPU
７へ送る。
センター・ボード１０上には上記のCPU７お
よびメモリ８が設けられており、CPU７は、各
スロツト１1，１2，……にプリント板が接続され
たか否かを各プリント板上の前記接続フラグ４１
の内容により監視しており、１つのプリント板に
ついて接続を確認すると、制御線７ａより選択信
号を送出してセレクタ５を制御し、接続スロツ
ト・レジスタ４の各ビツトの内容を順にデータ線
７ｂを介して読出して該プリント板がどのスロツ
トに接続されたかを認識する。メモリ８には各プ
リント板が接続されるべきスロツトが記憶されて
おり、CPU７はメモリ８よりこれを読出して該
プリント板が接続されるべきスロツトに接続され
ているか否かを判断する。
よびメモリ８が設けられており、CPU７は、各
スロツト１1，１2，……にプリント板が接続され
たか否かを各プリント板上の前記接続フラグ４１
の内容により監視しており、１つのプリント板に
ついて接続を確認すると、制御線７ａより選択信
号を送出してセレクタ５を制御し、接続スロツ
ト・レジスタ４の各ビツトの内容を順にデータ線
７ｂを介して読出して該プリント板がどのスロツ
トに接続されたかを認識する。メモリ８には各プ
リント板が接続されるべきスロツトが記憶されて
おり、CPU７はメモリ８よりこれを読出して該
プリント板が接続されるべきスロツトに接続され
ているか否かを判断する。
前述の接続スロツト判断部は、以上のデコーダ
３、接続スロツト・レジスタ４、セレクタ５、
CPU７、そしてメモリ８からの構成に対応する。
３、接続スロツト・レジスタ４、セレクタ５、
CPU７、そしてメモリ８からの構成に対応する。
デイスプレイ装置は前記の判断結果によつて
CPU７から出力される指示に応じて、例えば
「……カードの実装位置は正常です。」、あるいは
また、「……カードをスロツト４からスロツト３
へ変更して下さい。」等のメツセージを表示する。
CPU７は、上記プリント板が何であるか（……
カード）、接続されたスロツトが正しいか否か、
そして該スロツトが正しくなければ、その誤つて
接続されたスロツト（上記メツセージ中の“４”）
および正しいスロツト（上記メツセージ中の
“３”）をデイスプレイ装置１１に入力する。通常
のパーソナル・コンピユータ等に用いられている
ような公知の構成のデイスプレイ装置を用いれ
ば、上記のような指示入力によつて前記のような
メツセージをユーザに示すことは容易である。
CPU７から出力される指示に応じて、例えば
「……カードの実装位置は正常です。」、あるいは
また、「……カードをスロツト４からスロツト３
へ変更して下さい。」等のメツセージを表示する。
CPU７は、上記プリント板が何であるか（……
カード）、接続されたスロツトが正しいか否か、
そして該スロツトが正しくなければ、その誤つて
接続されたスロツト（上記メツセージ中の“４”）
および正しいスロツト（上記メツセージ中の
“３”）をデイスプレイ装置１１に入力する。通常
のパーソナル・コンピユータ等に用いられている
ような公知の構成のデイスプレイ装置を用いれ
ば、上記のような指示入力によつて前記のような
メツセージをユーザに示すことは容易である。
また、プリント板が接続されたスロツトの位置
は問題にならないが何故接続されたかが問題とな
る、すなわちプリント板の枚数制限のあるシステ
ムにおいても、図の構成を用いることができ、こ
の場合は接続フラグ・レジスタ４のうち必要なの
は接続フラグ４１みのである。このときCPU７
は“１”となつた接続フラグ４１の数を計数し
て、制限枚数に達したか否かをデイスプレイ装置
１１に表示させる。
は問題にならないが何故接続されたかが問題とな
る、すなわちプリント板の枚数制限のあるシステ
ムにおいても、図の構成を用いることができ、こ
の場合は接続フラグ・レジスタ４のうち必要なの
は接続フラグ４１みのである。このときCPU７
は“１”となつた接続フラグ４１の数を計数し
て、制限枚数に達したか否かをデイスプレイ装置
１１に表示させる。
本発明のプリント板誤挿入検出システムによれ
ば、プリント板が所定のスロツトに実装されなか
つたときに、これを検出することが可能となる。
ば、プリント板が所定のスロツトに実装されなか
つたときに、これを検出することが可能となる。
図は、本発明のプリント板誤挿入検出システム
の実施例の構成図である。 （符号の説明）、１1，１2〜，９……スロツト、
２1，２2〜，２1′，２2′〜，１０……プリント板、
３……デコーダ、４……接続スロツト・レジス
タ、５……セレクタ、５ａ……セレクタ制御線、
５ｂ……セレクタ出力データ線、６……バツクプ
レーンバス、７……CPU、８……メモリ、４１
……接続フラグ。
の実施例の構成図である。 （符号の説明）、１1，１2〜，９……スロツト、
２1，２2〜，２1′，２2′〜，１０……プリント板、
３……デコーダ、４……接続スロツト・レジス
タ、５……セレクタ、５ａ……セレクタ制御線、
５ｂ……セレクタ出力データ線、６……バツクプ
レーンバス、７……CPU、８……メモリ、４１
……接続フラグ。
Claims (1)
- 【特許請求の範囲】 １ 各々複数の接点を有する複数のプリント板２
１，２2，……と、各々が前記プリント板の複数の
接点と接続可能な複数の接点を有し前記複数のプ
リント板と接続される複数のスロツト１1，１2，
……とを有してなる回路システムにおいて、 前記スロツト１1，１2，……の各々は、前記複
数の接点の一部から各スロツト１1，１2，……個
有の識別コードID1，ID2，……を出力し、 前記複数のプリント板２1，２2，……の各々
は、前記スロツト１1，１2，……の１つに接続さ
れるとき、該スロツト１1，１2，……個有の識別
コードID1，ID2，……を受け、 前記回路システムは、該識別コードID1，ID2，
……が接続すべきスロツトの識別コードか否かを
判断する接続スロツト判断部７，８を有してなる
ことを特徴とするプリント板誤挿入検出システ
ム。 ２ 前記複数のプリント板２1，２2……の各々は
それぞれ前記識別コードを解読するデコード３を
有する特許請求の範囲第１項記載のプリント板誤
挿入検出システム。 ３ 前記複数のプリント板２1，２2，……の各々
は前記デコーダ３の各出力を保持する接続スロツ
ト・レジスタ４を有する特許請求の範囲第２項記
載のプリント板誤挿入検出システム。 ４ 前記接続スロツト・レジスタ４は、該プリン
ト板が何れかのスロツトに接続されたか否かを示
す接続フラグ４１を有する特許請求の範囲第３項
記載のプリント板誤挿入検出システム。 ５ 前記複数のプリント板２1，２2，……の各々
は、前記接続スロツト・レジスタ４の出力のうち
１ビツトを選択するセレクタ５を有する特許請求
の範囲第３または４項記載のプリント板誤挿入検
出システム。 ６ 前記接続スロツト判断部７，８はCPU７と、
前記接続すべきスロツトの識別コードを記憶する
メモリ８とを有する特許請求の範囲第１項記載の
プリント板誤挿入検出システム。 ７ 前記CPU７の出力の１つはデイスプレイ装
置１１に接続され、 該CPU７は、前記接続された１つのスロツト
が該接続すべきスロツトか否かを判断し、もし接
続すべきスロツトであればその旨を、あるいは接
続すべきスロツトでなければ何れのスロツトに接
続されており接続すべきスロツトは何であるかを
該デイスプレイ装置にて表示するように指示する
特許請求の範囲第６項記載のプリント板誤挿入検
出システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23367287A JPS6477996A (en) | 1987-09-19 | 1987-09-19 | System for detecting erroneous insertion of printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23367287A JPS6477996A (en) | 1987-09-19 | 1987-09-19 | System for detecting erroneous insertion of printed board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6477996A JPS6477996A (en) | 1989-03-23 |
| JPH0575199B2 true JPH0575199B2 (ja) | 1993-10-20 |
Family
ID=16958722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23367287A Granted JPS6477996A (en) | 1987-09-19 | 1987-09-19 | System for detecting erroneous insertion of printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6477996A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2775958B2 (ja) * | 1990-02-27 | 1998-07-16 | 富士通株式会社 | プリント板の誤挿入防止装置 |
| JPH087648B2 (ja) * | 1990-06-08 | 1996-01-29 | 富士通株式会社 | プリント板一致検出方式 |
| JPH10285890A (ja) * | 1997-03-31 | 1998-10-23 | Mitsuhiro Fukada | 永久磁石型発電機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE430461B (sv) * | 1982-03-02 | 1983-11-14 | Ellemtel Utvecklings Ab | Anordning for att i en kretskortsmodul i ett telekommunikationssystem automatiskt ta organen pa i modulen nyinsatta kretskort i drift |
-
1987
- 1987-09-19 JP JP23367287A patent/JPS6477996A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6477996A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2009539C1 (ru) | Плата расширения вычислительной системы | |
| KR870004382A (ko) | 휴대할 수 있는 전자장치 | |
| CA1206619A (en) | Electronic postage meter having redundant memory | |
| EP0041406B1 (en) | Component identification in computer system | |
| US5027313A (en) | Apparatus for determining maximum usable memory size | |
| JPH0575199B2 (ja) | ||
| JPH0567028A (ja) | 情報処理装置 | |
| ES2201659T3 (es) | Tarjeta inteligente. | |
| CN100397335C (zh) | 使用不同长度命令字符时辨识正确命令进入地址之方法 | |
| JP2548995B2 (ja) | 携帯形半導体記憶装置用端末機 | |
| EP0231452A2 (en) | Microprocessor systems for electronic postage arrangements | |
| JPH0726756Y2 (ja) | ディジタル制御装置 | |
| JP2916073B2 (ja) | Ｒｏｍライタにおけるソケット・レバーのセット忘れ防止装置 | |
| EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| JPH05189303A (ja) | 情報処理装置 | |
| JPH0443417A (ja) | プリント板一致検出方式 | |
| KR900006547B1 (ko) | 컴퓨터용 메모리 구성장치 | |
| JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
| JPH0542518Y2 (ja) | ||
| KR920006865A (ko) | 메모리 카드사용에 의한 공동단말기 관리스템 및 관리방법 | |
| JPS63153690A (ja) | 電子機器のｉｃカ−ド接続判別装置 | |
| JPH08195569A (ja) | プリント板パッケージ挿入検出回路 | |
| JPH1153253A (ja) | メモリモジュール基板及びメモリモジュール基板を搭載した機器 | |
| JPH10149413A (ja) | Ｉｃカードリーダ | |
| JPH06231010A (ja) | 情報処理システム |