JPH06231010A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH06231010A
JPH06231010A JP5018336A JP1833693A JPH06231010A JP H06231010 A JPH06231010 A JP H06231010A JP 5018336 A JP5018336 A JP 5018336A JP 1833693 A JP1833693 A JP 1833693A JP H06231010 A JPH06231010 A JP H06231010A
Authority
JP
Japan
Prior art keywords
data
trace
information processing
register
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5018336A
Other languages
English (en)
Inventor
Eiji Kanetani
英治 金谷
Kiyoshi Sudo
清 須藤
Kiminari Ogura
仁成 小椋
Tatsuya Yamaguchi
達也 山口
Yasutomo Sakurai
康智 桜井
Koichi Odawara
孝一 小田原
Takumi Nonaka
巧 野中
Kenji Hoshi
健二 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5018336A priority Critical patent/JPH06231010A/ja
Publication of JPH06231010A publication Critical patent/JPH06231010A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 情報処理システムに関し、接続可能な装置が
増加しても情報処理装置のコネクタ数を増加させること
なく、低コストで装置を接続することを目的とする。 【構成】 情報処理装置31にトレースバス34を介し
てトレース装置36を接続するとともにトレースバス3
4を介して情報処理装置31に接続装置32を接続し、
情報処理装置31に、トレースデータまたはデータを選
択して出力する選択手段42を設け、トレース装置36
に、データのコードがトレースデータコードであること
を解読する解読手段43と、トレースデータを保持する
トレースデータ記憶手段44を設け、接続装置32に、
データのコードがレジスタライトコードであることを解
読する解読手段45と、データを保持するデータ保持手
段46を設けるようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理装置にトレー
スバスを介してトレース装置および接続装置を接続した
情報処理システムに関する。近年、情報処理装置の多機
能化に伴い情報処理装置に接続される装置の種類が増加
し、各装置に接続するためのコネクタが増加している。
【0002】しかし、コスト削減、プリント板に接続可
能なコネクタ数の限界などの問題によりコネクタ数は削
減したいという要求がある。このため、接続可能な装置
の種類は増加しても情報処理装置のコネクタ数は増加さ
せないようにする必要がある。
【0003】
【従来の技術】従来の情報処理システムとしては、例え
ば図8に示すようなものがある。図8において、1は情
報処理装置、2はトレースメモリ3を有するトレース装
置であり、情報処理装置1とトレース装置2はコネクタ
4、トレースバス5、コネクタ6を介して接続されてい
る。
【0004】7はデータレジスタ8を有する接続装置で
あり、接続装置7は情報処理装置1にコネクタ9、デー
タバス10、コネクタ9Aを介して接続されている。1
1,12はデータレジスタ13およびアドレスレジスタ
14、データレジスタ15およびアドレスレジスタ16
を有する複数の接続装置であり、接続装置11,12は
情報処理装置1にコネクタ17,18、アドレスデータ
バス19,20、コネクタ21,22を介して接続され
ている。
【0005】23は情報処理装置1内に設けられたトレ
ースデータレジスタであり、トレースデータレジスタ2
3内に保持されたトレースデータは、トレースバス5を
介してトレース装置2のトレースメモリ3に送出され、
記憶される。24は情報処理装置1内に設けられたマイ
クロプロセッサであり、マイクロプロセッサ24はアド
レスおよびデータをアドレスレジスタ25およびデータ
レジスタ26に送出する。
【0006】データレジスタ26内に保持されたデータ
は、データバス10を介して接続装置7のデータレジス
タ8に送出され、保持される。また、アドレスレジスタ
25内のアドレスおよびデータレジスタ26内のデータ
は、アドレスデータバス19,20を介して接続装置1
1,12内のアドレスレジスタ14,16およびデータ
レジスタ13,15にそれぞれ送出され、保持される。
【0007】従来の情報処理システムにおいては、接続
される装置数だけコネクタ数を設けていた。このため、
最低でも接続される装置と同じコネクタが必要となる。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の情報処理システムにあっては、接続される装
置の種類が増加すると、それと同数のコネクタを増加さ
せなくてはならず、コストも増加するという問題点があ
った。本発明は、このような従来の問題点に鑑みてなさ
れたものであって、接続可能な装置が増加しても、情報
処理装置のコネクタ数を増加させることなく、低コスト
で装置を接続することを目的とする。
【0009】
【課題を解決するための手段】図1は本発明の原理説明
図である。本発明は、情報処理装置31にトレースバス
34を介してトレース装置36を接続するとともに前記
トレースバス34を介して前記情報処理装置31に接続
装置32を接続した情報処理システムを対象とし、前記
情報処理装置31に、トレースデータまたはデータを選
択して出力する選択手段42を設け、前記トレース装置
36に、データのコードがトレースデータコードである
ことを解読する解読手段43と、トレースデータを保持
するトレースデータ記憶手段44を設け、前記接続装置
32に、データのコードがレジスタライトコードである
ことを解読する解読手段45と、データを保持するデー
タ保持手段46を設けたことを特徴とする。
【0010】また、本発明は、情報処理装置31Aにト
レースバス34を介してトレース装置36を接続すると
ともに前記トレースバス34を介して前記情報処理装置
31Aに接続装置32Aを接続した情報処理システムを
対象とし、前記情報処理装置31Aに、トレースデータ
またはアドレスまたはデータを選択して出力する選択手
段42Aを設け、前記トレース装置36に、データのコ
ードがトレースデータコードであることを解読する解読
手段43と、トレースデータを保持するトレースデータ
記憶手段44を設け、前記接続装置32Aに、データの
コードがレジスタライトコードであることおよびどのレ
ジスタのアドレスであるかを解読する解読手段62と、
データを保持するデータ保持手段65,66を設けたこ
とを特徴とする。
【0011】
【作用】このような構成を備えた本発明の情報処理シス
テムによれば、情報処理装置にトレースバスを介してト
レース装置および接続装置を接続し、情報処理装置で
は、トレースデータまたはアドレスまたはデータを選択
して出力し、トレース装置では、データのコードがトレ
ースデータコードであることを解読し、トレースデータ
を保持し、接続装置では、データのコードがレジスタラ
イトコードであることおよびアドレスであることを解読
し、データおよびアドレスを保持するようにしたため、
情報処理装置に接続可能な装置が増加しても、情報処理
装置のコネクタ数を増加させることなく、装置を接続す
ることができ、また、コストも低減することができる。
【0012】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2は本発明の一実施例を示す図である。まず、
構成を説明すると、図2において、31は情報処理装
置、32は接続装置であり、接続装置32はコネクタ3
3、トレースバス34、コネクタ35を介して情報処理
装置31に接続される。
【0013】36はトレース装置であり、トレース装置
36は、情報処理装置31にコネクタ33、トレースバ
ス34、コネクタ37を介して接続される。情報処理装
置31は、マイクロプロセッサ38、トレースデータレ
ジスタ39、データレジスタ40、フリップフロップ4
1およびマルチプレクサ42を有している。
【0014】マイクロプロセッサ38は、接続装置32
に対して任意のデータを送出するようにデータレジスタ
40にデータをライトする。データレジスタ40内には
データが保持される。フリップフロップ41はマイクロ
プロセッサ38がデータレジスタ40をライトしたこと
を示すレジスタライトイネーブルを保持する。
【0015】トレースデータレジスタ39内にはトレー
スデータが保持される。選択手段としてのマルチプレク
サ42には、トレースデータおよびデータに加えてトレ
ースデータコードおよびレジスタライトコードが入力す
る。マルチプレクサ42はフリップフロップ41の出力
によりトレースバス34にトレースデータレジスタ39
のトレースデータを送出するか、データレジスタ40の
データを送出するかを選択する。
【0016】トレース装置36は、解読手段としてのデ
コーダ43と、トレースデータ記憶手段としてのトレー
スメモリ44を有している。デコーダ43はトレースバ
ス34を介してトレース装置36に送られてきたデータ
のコードがトレースデータコードであるかを解読し、ト
レースメモリ44には、トレースデータが記憶される。
【0017】接続装置32は、解読手段としてのデコー
ダ45と、データ保持手段としてのデータレジスタ46
と、フリップフロップ47を有している。デコーダ45
はトレースバス34を介して接続装置32に送られてき
たデータのコードがレジスタライトコードであるかを解
読し、データレジスタ46はデータを保持し、フリップ
フロップ47はデコーダ45の出力に基づいてメモリラ
イトイネーブルを出力する。
【0018】ここで、図3にトレースバス34にのるト
レースバスデータの例(チャネルスタートおよびストッ
プ時)を示す。トレースバスデータは、図3に示すよう
に、例えばコード(レジスタライトコード)、空欄(X
X)、スタートビット(1)、またはストップビット
(0)およびチャネルNo(データ)より構成される。
【0019】したがって、データレジスタ46には、ス
タートビット、またはストップビットおよびチャネルN
oが保持される。48は性能測定ボード、49は性能測
定ボード制御装置であり、性能測定ボード制御装置49
は性能測定ボード48の制御を行う。性能測定ボード4
8はコネクタ50を介して性能測定ボード制御装置49
に接続される。なお、性能測定ボード48に前記接続装
置32の回路を含むようにしても良い。
【0020】性能測定ボード48は、カウンタ51と、
トレースポインタ52と、メモリ53を有する。カウン
タ51は性能測定ボード制御装置49からの測定スター
トの命令でカウントを行う。トレースポインタ52はフ
リップフロップ47からのメモリライトイネーブルによ
りメモリ53のアドレスを示す。
【0021】メモリ53には、フリップフロップ47か
らのメモリライトイネーブルによりトレースポインタ5
2で示すアドレスにスタートビット、またはストップビ
ット、チャネルNo、カウンタ値が格納される。メモリ
53のメモリデータは、性能測定ボード制御装置49に
送出され、性能測定ボード制御装置49はメモリデータ
に基づいてチャネルの走行時間を算出する。
【0022】ここで、メモリ53に格納されるメモリデ
ータの例を図4に示す。メモリデータは、図4に示すよ
うに、例えば、スタートビット(1)、またはストップ
ビット(0)、チャネルNoおよびカウンタ値によりな
る。次に、動作を説明する。性能測定ボード制御装置4
9によって性能測定が開始されると、性能測定ボード4
8のカウンタ51がカウントを開始する。
【0023】ここで、あらかじめファームによって設定
されたプログラムのチャネルスタート時に、マイクロプ
ロセッサ38からデータレジスタ40にスタートビット
(1)とチャネルNoをライトする。これらのデータと
レジスタライトコードがフリップフロップ41の出力に
よってマルチプレクサ42で選択され、トレースバス3
4に出力される。
【0024】情報処理装置31からトレースバス34を
介して送られてくるレジスタライトコードは、接続装置
32のデコーダ45により解読され、データレジスタ4
6に対するライトイネーブルとなり、スタートビット
(1)とチャネルNoがデータレジスタ46にセットさ
れる。そして、フリップフロップ47から出力されたメ
モリライトイネーブルによりトレースポインタ52で示
されたメモリ53のアドレスにスタートビット(1)、
チャネルNoおよびカウンタ51からのカウント値がラ
イトされる。
【0025】チャネルストップ時も同様に、ストップビ
ット(0)、チャネルNoおよびカウンタ値がメモリ5
3にセットされる。これらのメモリデータに基づいて性
能測定ボード制御装置49によりチャネルの走行時間を
算出することができる。その結果、チャネルの性能を測
定することができる。
【0026】一方、接続装置32は、トレースバス34
を介して情報処理装置31に接続されており、接続可能
な接続装置が増加しても、情報処理装置31のコネクタ
数を増加させることなく、接続装置を接続することがで
き、また、コストも低減することができる。次に、図5
は本発明の他の実施例を示す図である。
【0027】なお、前記実施例と同一構成部品について
は同一符号を付して詳しい説明を省略する。図5におい
て、61は情報処理装置31A内に設けられたアドレス
レジスタであり、アドレスレジスタ61内にはマイクロ
プロセッサ38Aから送出されるアドレスが保持され
る。
【0028】フリップフロップ41Aは、マイクロプロ
セッサ38Aがアドレスレジスタ61、データレジスタ
40をライトしたことを示すレジスタライトイネーブル
を保持する。マルチプレクサ42Aは、フリップフロッ
プ41Aの出力によりアドレスレジスタ61のアドレ
ス、データレジスタ40のデータをトレースバス34に
送出するか、トレースデータレジスタ39のトレースデ
ータをトレースバス34に送出するかを選択する。
【0029】ここで、トレースバス34上にのるトレー
スバスデータの例(チャネルスタートおよびストップ時
に送出されるデータ)を図6に示す。トレースバスデー
タは、図6に示すようにコード(レジスタライトコー
ド)、アドレス、およびチャネルNoよりなる。62は
接続装置32A内に設けられた解読手段としてのデコー
ダであり、デコーダ62は接続装置32Aに送られてき
たデータのコードがレジスタライトコードであるか、お
よび63〜66のうちの、どのレジスタのアドレスであ
るかなどを解読する。
【0030】63はスタートレジスタであり、スタート
レジスタ63には、性能測定ボード48Aのカウンタ6
9を情報処理装置31Aからスタート、ストップさせる
ための情報が保持される。このスタート、ストップ情報
は、トレースバスデータのアドレスが、デコーダ62に
より、スタートレジスタのアドレスであると解読され
て、スタート指示データ(図6ではCODE,アドレス
以外のデータを使用)がスタートレジスタ63内に格納
される。
【0031】64はモードレジスタであり、モードレジ
スタ64には、情報処理装置31Aから制御を行う、情
報測定ボード48Aのモード(例えば、カウンタ69の
サイクルなど)が格納される。このモードは、トレース
バスデータコードのアドレスがデコーダ62によりモー
ドレジスタのアドレスであると解読されて、モードデー
タ(図6ではCODE,アドレス以外のデータを使用)
がモードレジスタ64内に保持される。
【0032】65はデータ保持手段としてのチャネルス
タートレジスタであり、チャネルスタートレジスタ65
には、チャネルNoが保持される。すなわち、デコーダ
62はトレースバスデータのCODEとアドレスを解読
し、チャネルNoをチャネルスタートレジスタ65に格
納する。66はデータ保持手段としてのチャネルストッ
プレジスタであり、チャネルストップレジスタ66に
は、チャネルNoが保持される。
【0033】すなわち、デコーダ62はトレースバスデ
ータのCODEとアドレスを解読し、チャネルNoをチ
ャネルストップレジスタ66に格納する。67はフリッ
プフロップであり、フリップフロップ67はチャネルス
タートレジスタ65に対するレジスタライトイネーブル
を保持する。68はフリップフロップであり、このフリ
ップフロップ68はチャネルストップレジスタ66に対
するレジスタライトイネーブルを保持する。
【0034】70は性能測定ボード48A内に設けられ
たフリップフロップであり、このフリップフロップ70
は性能測定ボード制御装置49からの測定開始信号を保
持する。71はアンド回路であり、アンド回路71には
フリップフロップ70の出力とスタートレジスタ63の
出力が入力し、カウンタ69を動作させ、また、動作を
停止させる。
【0035】72はトレースポインタであり、トレース
ポインタ72はフリップフロップ67の出力により作動
し、チャネルスタートメモリ74のアドレスを示す。7
3はトレースポインタであり、トレースポインタ73は
フリップフロップ68の出力により作動し、チャネルス
トップメモリ75のアドレスを示す。チャネルスタート
メモリ74には、チャネルスタートレジスタ65からの
チャネルNoとカウンタ69からのカウント値が格納さ
れ、チャネルストップメモリ75には、チャネルストッ
プレジスタ66からのチャネルNoとカウンタ69から
のカウント値が格納される。
【0036】図7にメモリデータの例を示す。メモリデ
ータは、図7に示すように、チャネルNoおよびカウン
タ値により構成され、チャネルスタートメモリ74およ
びチャネルストップメモリ75に格納される。次に、動
作を説明する。
【0037】性能測定ボード制御装置49によって、性
能測定の開始信号が性能測定ボード48Aに送出される
と、フリップフロップ70がセットされる。一方、あら
かじめファームによって設定されたプログラムにより、
マイクロプロセッサ38Aからモード設定時にアドレス
レジスタ61にモードレジスタアドレスをライトし、デ
ータレジスタ40にモードデータをライトし、測定開始
時にアドレスレジスタ61にスタートレジスタアドレス
をライトし、データレジスタ40に測定開始データをラ
イトし、チャネルスタート時にデータレジスタ40にス
タートビットとチャネルNoをライトし、アドレスレジ
スタ61にアドレスをライトする。
【0038】チャネルスタートおよびチャネルストップ
時トレースバス34には、図6に示すようなトレースバ
スデータが送出される。トレースバスデータは、デコー
ダ62によりCODEとアドレスが解読され、測定開始
時カウンタ69をスタートさせるスタート情報がスター
トレジスタ63に格納され、モード設定時カウンタ69
のサイクルなどを指定するモードがモードレジスタ64
に格納され、チャネルスタート時、スタートチャネルN
oがチャネルスタートレジスタ65に格納される。
【0039】スタートレジスタ63の出力はアンド回路
71に入力し、カウンタ69が動作を開始する。そし
て、フリップフロップ67の出力によりトレースポイン
タ72で示されるチャネルスタートメモリ74のアドレ
スにチャネル名とカウンタ値がライトされる。
【0040】チャネルストップ時も同様にして、チャネ
ルストップメモリ75にチャネルNo、カウンタ値がメ
モリーデータとしてライトされる。チャネルスタートメ
モリ74およびチャネルストップメモリ75のメモリデ
ータは、性能測定ボード制御装置49に送出され、性能
測定ボード制御装置49は、これらのメモリデータに基
づいてチャネルの走行時間を算出し、性能を測定する。
【0041】本実施例においても、接続装置32Aは、
トレースバス34を介して情報処理装置31Aに接続さ
れており、接続可能な接続装置が増加しても、情報処理
装置31Aのコネクタ数を増加させることなく、接続装
置を接続することができ、また、コストも低減すること
ができる。
【0042】
【発明の効果】以上説明してきたように、本発明によれ
ば、情報処理装置にトレースバスを介してトレース装置
および接続装置を接続するようにしたため、情報処理装
置に接続可能な装置が増加しても、情報処理装置のコネ
クタ数を増加することなく、装置を接続することがで
き、コストも低減することができる。
【図面の簡単な説明】
【図1】本発明の原理説明図
【図2】本発明の一実施例を示す図
【図3】トレースバスデータの例を示す図
【図4】メモリデータの例を示す図
【図5】本発明の他の実施例を示す図
【図6】トレースバスデータの例を示す図
【図7】メモリデータの例を示す図
【図8】従来例を示す図
【符号の説明】
31,31A:情報処理装置 32,32A:接続装置 33,35,37,50:コネクタ 34:トレースバス 36:トレース装置 38,38A:マイクロプロセッサ 39:トレースデータレジスタ 40:データレジスタ 41,41A,47,67,68,70:フリップフロ
ップ 42,42A:マルチプレクサ(選択手段) 43,45,62:デコーダ(解読手段) 44:トレースメモリ(トレースデータ記憶手段) 46:データレジスタ(データ保持手段) 48,48A:性能測定ボード 49:性能測定ボード制御装置 51,69:カウンタ 52,72,73:トレースポインタ 53:メモリ 61:アドレスレジスタ 63:スタートレジスタ 64:モードレジスタ 65:チャネルスタートレジスタ(データ保持手段) 66:チャネルストップレジスタ(データ保持手段) 71:アンド回路 74:チャネルスタートメモリ 75:チャネルストップメモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 桜井 康智 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小田原 孝一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野中 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星 健二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】情報処理装置(31)にトレースバス(3
    4)を介してトレース装置(36)を接続するとともに
    前記トレースバス(34)を介して前記情報処理装置
    (31)に接続装置(32)を接続した情報処理システ
    ムであって、 前記情報処理装置(31)に、トレースデータまたはデ
    ータを選択して出力する選択手段(42)を設け、 前記トレース装置(36)に、データのコードがトレー
    スデータコードであることを解読する解読手段(43)
    と、トレースデータを保持するトレースデータ記憶手段
    (44)を設け、 前記接続装置(32)に、データのコードがレジスタラ
    イトコードであることを解読する解読手段(45)と、
    データを保持するデータ保持手段(46)を設けたこと
    を特徴とする情報処理システム。
  2. 【請求項2】情報処理装置(31A)にトレースバス
    (34)を介してトレース装置(36)を接続するとと
    もに前記トレースバス(34)を介して前記情報処理装
    置(31A)に接続装置(32A)を接続した情報処理
    システムであって、 前記情報処理装置(31A)に、トレースデータまたは
    アドレスまたはデータを選択して出力する選択手段(4
    2A)を設け、 前記トレース装置(36)に、データのコードがトレー
    スデータコードであることを解読する解読手段(43)
    と、トレースデータを保持するトレースデータ記憶手段
    (44)を設け、 前記接続装置(32A)に、データのコードがレジスタ
    ライトコードであることおよびどのレジスタのアドレス
    であるかを解読する解読手段(62)と、データを保持
    するデータ保持手段(65),(66)を設けたことを
    特徴とする情報処理システム。
JP5018336A 1993-02-05 1993-02-05 情報処理システム Withdrawn JPH06231010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5018336A JPH06231010A (ja) 1993-02-05 1993-02-05 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5018336A JPH06231010A (ja) 1993-02-05 1993-02-05 情報処理システム

Publications (1)

Publication Number Publication Date
JPH06231010A true JPH06231010A (ja) 1994-08-19

Family

ID=11968811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5018336A Withdrawn JPH06231010A (ja) 1993-02-05 1993-02-05 情報処理システム

Country Status (1)

Country Link
JP (1) JPH06231010A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7055078B2 (en) 2002-06-21 2006-05-30 Samsung Electronics, Co., Ltd. Microprocessor with trace module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7055078B2 (en) 2002-06-21 2006-05-30 Samsung Electronics, Co., Ltd. Microprocessor with trace module
US7299393B2 (en) 2002-06-21 2007-11-20 Samsung Electronics Co., Ltd. Microprocessor with trace module

Similar Documents

Publication Publication Date Title
JP3313007B2 (ja) マイクロコンピュータ
EP1196842A1 (en) Methods and apparatus for combining a plurality of memory access transactions
KR860009351A (ko) 입출력 제어 시스템
WO2005111800A2 (en) Masking within a data processing system having applicability for a development interface
EP0418932B1 (en) Microcomputer having easily testable interrupt controller
JPH0332818B2 (ja)
JPH06231010A (ja) 情報処理システム
KR100606163B1 (ko) 디렉트 메모리 엑세스 장치, 디렉트 메모리 엑세스 장치를통한 데이터를 송수신하는 시스템 및 방법
US5761482A (en) Emulation apparatus
KR100223096B1 (ko) 내부 메모리 맵 레지스터를 관측하는 방법 및 장치
KR970002400B1 (ko) 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester)
JP2001306411A (ja) 情報処理装置及び情報処理方法
EP0672279B1 (en) Method of checking the operation of a microprocessor and system for implementing the method
JPH0296853A (ja) 保有主記憶容量のチェック方式
EP0445042A2 (en) Microprocessor for evaluating an application system
JP2821176B2 (ja) 情報処理装置
JPH0644193A (ja) I/oレジスタアクセス方式
JPS63174134A (ja) 割込み制御装置
JPH05265803A (ja) デバッグ・システムのアドレス・トレース回路
JPH1049489A (ja) 信号発生装置
JPH05257818A (ja) 情報処理装置
JPH08106433A (ja) シリアル転送回路装置
JPS5890227A (ja) デ−タ転送インタ−フエイス方式
JPH08241219A (ja) データ通信システム
JPH06202964A (ja) 集積回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509