JPH0575255A - 混成基板とこれを搭載する回路モジユールおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】モジュ−ル用薄膜多層基板を高歩留よく能率
的に作成する。 【構成】従来、モジュ−ルのセラミック多層配線基板と
混成基板の双方に設けていた薄膜回路を混成基板に集約
して製造し、セラミック多層配線基板表面の微小な凹凸
や気泡、ボイド等による薄膜回路の断線を防止する。さ
らに混成基板に表面が平滑化な焼成済みのアルミナ／セ
ラミック／ガラス／ガラスセラミック基板等を用いて基
板からのガス放出による歩留り低下を防止し、また、位
置ずれを防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、とくに電子機器におけ
る回路モジュールと回路モジュール用混成基板に関す
る。

【０００２】

【従来の技術】従来の多層回路基板は特開昭６３−１４
４５９９号公報に記載のように、配線用のセラミック積
層基板上に回路モジュール用のセラミック積層基板を搭
載し、各セラミック積層基板の多層ポリイミド樹脂絶縁
層上のＡｌ，Ｃｕ，Ａｕ等の薄膜面、あるいはめっき配
線層面を位置合わせして半田付けするようにしていた。
また、上記多層回路基板においては配線遅延を短縮する
ために、配線幅を広げるたり配線膜厚を厚くしたりする
ようにしていた。また、配線密度を上げるには配線幅を
広げるより配線厚を厚くする方がよいので、配線には厚
付けが容易なＣｕやＡｕめっきが用いられていた。電気
めっき法は無電解めっきに較べて成膜速度が早いが、全
ての被めっき面を同一電位に保持するための工程が必要
であり、このため、製造時間が長くなり、また歩留も低
下するという欠点があった。

【０００３】図１２は上記従来のセラミック積層基板の
製造工程図の一例である。図１２の（１）において、基
板１の下面にめっき用の導体膜４を蒸着等により形成
し、基板表面のフォトレジスト膜を露光・現像してエッ
チングマスク５１を形成し、次いで（２）に示すように
スルホール６を加工してエッチングマスク５１を除去す
る。次いで（３）において、導電膜４を負電極してスル
ホール導体７を電気めっきする。次いで（４）に示すよ
うに、基板上部全面に導体膜４４を形成してからその上
に（５）のような絶縁膜５２を形成し、エッチング除去
した部分に（６）のような層間配線用の銅導体４５を電
気めっきにより形成する。ついで（７）のように絶縁膜
５２と導体膜４５の不要部分を除去し、（８）のように
絶縁膜５３を形成して表面を平坦にする。薄膜多層回路
を形成する場合には、上記（１）から（８）迄の工程を
繰返して薄膜回路を一層づつ形成するようにしていた。
すなわち、薄膜回路の一層毎に上記４に相当するめっき
用導体膜を改めて形成するという手間をかけ、これによ
り、めっき電流による電圧降下を低減してめっき膜厚を
均一化するようにしていた。

【０００４】

【発明が解決しようとする課題】上記従来のモジュール
用積層基板を搭載する多層配線基板においては図１２に
説明したように、薄膜回路の各層毎にめっき電極用の導
体膜を形成し、これにより配線用の銅導体を形成後には
この導体膜をその都度ごとのに除去するようにしていた
ので、配線層数が多くなると製造時間が長びき、歩留が
低下するという問題があった。また、セラミックやガラ
スセラミックの積層基板には表面の凹凸や内部のボイド
が多数存在するため、モジュール用積層基板と多層配線
基板間の接続面の整合が不十分となり接続ミスが発生す
るという問題があった。同時に上記セラミック配線基板
やガラスセラミック配線基板等には焼結による焼き縮み
によってスルホールの位置ずれが発生し、これも歩留ま
り低下の一因となっていた。また、厚膜多層回路基板は
分厚く重いため、この上に薄膜回路を１層ずつ重ねて形
成するには特別のハンドリング装置が必要となる上、作
業性が悪いという問題があった。本発明の目的は上記従
来の問題を改善したモジュール基板を搭載する多層配線
基板とその製造方法を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に、回路モジュ−ルに搭載する混成基板を、セラミック
板、またはガラス板、またはガラス・セラミック板、ま
たはシリコン基板、または少なくとも片面とスル−ホ−
ル内面とを絶縁した金属基板上に薄膜多層回路を備える
ように形成する。これらの板にはスル−ホ−ルを形成
し、そこに導体を充填する。このスル−ホ−ル導体は電
気めっきで配線を形成する際のめっき電極への引き出し
線の役をするとともに、両面に回路を形成する際に、そ
の間を接続する導体となる。また、上記薄膜多層回路を
上記混成基板の両面にも設けられるようにする。また、
上記混成基板の基板の熱膨張係数を６ｐｐｍ／Ｋ以下と
し、厚みを１０μｍないし５００μｍ以下とするように
する。さらに、上記混成基板の薄膜多層回路の配線パタ
−ンを、導体膜と、上記導体膜上に積層した銅等の導体
とにより形成し、さらに、上記導体を電気めっきにより
形成し、この電気めっきは、上記導体膜をスル−ホ−ル
導体を介して混成基板の片面に形成しためっき電極に接
続して行うようにする。さらに、上記導体膜を耐熱性有
機絶縁膜の溝内に設けるようにする。また、上記薄膜回
路を順次積層して薄膜多層回路を製造する。

【０００６】

【作用】本発明においては、整形、焼成済みのセラミッ
ク板、またはガラス板、またはガラス・セラミック板、
またはシリコン基板、または少なくとも片面とスル−ホ
−ル内面とを絶縁した金属基板等を用い、その上に薄膜
多層回路を形成するので、スル−ホ−ルや外部接続電極
部等の位置ずれが発生せず、また、出来上がった混成基
板には反りやねじれ等が発生しない。また、上記基板の
熱膨張係数を６ｐｐｍ／Ｋ以下とするので、ＬＳＩ等の
シリコンチップが受ける機械的歪が低減される。また、
混成基板の一方の面に形成しためっき電極を用いて、他
方の面に薄膜多層回路の各配線パタ−ンを順次、スル−
ホ−ル導体を介して電気めっきにより形成するため、従
来のように配線を一層形成する毎に回路面にめっき電極
を形成し、さらにめっき後にその電極を除去するという
煩雑な工程が不要になる。また、上記配線パタ−ンの導
体を薄膜多層回路の各層を構成する耐熱性有機絶縁膜の
溝内に形成する。

【０００７】

【実施例】〔実施例 １〕図１は本発明による複数個の
モジュール２８をプリント基板２９上に搭載した論理パ
ッケージの斜視図である。この論理パッケージに記憶パ
ッケージ、入出力処理パッケージ等を組み合わせて計算
機を構成する。図２は上記本発明のモジュール２８の部
分断面図である。モジュール２８はＬＳＩ２２を搭載し
た混成基板１００とセラミック多層配線基板１３と、Ｌ
ＳＩ２２の上面に接しセラミック多層配線基板１３に低
温半田２４により固定されたコバールの封止キャップ２
５と、封止キャップ２５上に搭載された冷却フィン２６
等により構成される。なお、混成基板１００に関して実
施例２にて詳しく説明する。

【０００８】セラミック多層配線基板１３は５層のアル
ミナ基板１４を備え、各アルミナ基板１４間には貫通孔
にタングステンペーストを埋め込んだビアホール１５が
形成されている。上記ビアホールのピッチは４５０μｍ
である。各アルミナ基板１４の表面上にはタングステン
ペーストの内層配線導体１６が印刷されている。各アル
ミナ基板１４はそれぞれの四隅に形成したガイド穴を基
準にして重ねられ、１２０℃で加圧して積層され、水素
雰囲気内で１６００℃に加熱されてセラミック配線基板
１３となる。また、セラミック多層配線基板１３の裏面
には、高温半田２０を約４１０℃に加熱してピン１９が
接続・固定される。

【０００９】混成基板１００の薄膜回路２とセラミック
多層配線基板１３間は、薄膜回路２の金めっき導体１２
とセラミック多層配線基板１３表面の金めっき導体１７
に中高温半田１８を付けて接触させたまま約３５０℃に
加熱、溶融させ電気的に接続する。次いで混成基板１０
０のガラスまたはセラミック材等の基板面１上の金めっ
き導体９上に半田２１をのせ、約２５０℃に加熱してＬ
ＳＩ２２を電気的に接続及び固定する。次いでセラミッ
ク多層配線基板１３表面の半田封止部２３に低温半田２
４を乗せ、約２００℃に加熱してコバール封止キャップ
２５を接続して電子モジュールを完成する。また、ＬＳ
Ｉ２２と冷却フィン２６間には良熱伝導性の耐熱性ゴム
板２７が介在される。

【００１０】従来技術においては上記セラミック多層配
線基板１３上にも薄膜回路が形成され、この薄膜回路と
混成基板１００上の薄膜回路２を重ねてその間を半田接
続するようにしていた。通常、セラミック多層配線基板
の表面には多層をまとめて焼結する際に発生する微小な
凹凸や気泡、ボイド等が存在するため、これらの影響に
よりその上に薄膜回路の配線層に断線が発生しすくな
り、歩留まりが上がらないという問題があった。また、
上記焼成条件はセラミック多層配線基板材とその中のビ
アホ−ル導体材の兼ね合いにより決定されるので気泡、
ボイド等が少なくなる条件を自由に設定できなかった。
これに対して本発明では、セラミック多層配線基板１３
上に薄膜回路を設けないので、上記薄膜回路断線の問題
を回避して歩留まりを向上することができる。

【００１１】〔実施例 ２〕図３は混成基板１００の部
分断面図である。図３において、基板１にはガラス基板
や焼結後にスル−ホ−ルを機械的に加工した平滑度のよ
いセラミック基板等を用いるのでその上に凹凸や気泡、
ボイド等に影響されることなく薄膜回路２を形成するこ
とができ、これにより歩留まりを大きく改善できる。配
線材料３には銅を用いる。また、基板表面には外部接続
用導体１２、ＬＳＩとの接続導体９、及び配線修正・変
更用の導体４２等が設けられている。

【００１２】図４および図５は混成基板１００の製造プ
ロセス図である。以下、プロセス番号（１）〜（１０）
にしたがって説明する。 （１）耐熱性ガラス基板（熱膨張率：４．２ｐｐｍ／
Ｋ、寸法：１００ｍｍ×１００ｍｍ×１ｍｍ）１の裏面
にＣｒを０．０５μｍ、その上にＣｕを０．５μｍをス
パッタして導電膜４を形成する。また基板表面には、フ
ォトレジスト膜を形成後、露光・現像してエッチングマ
スク５１を形成する。 （２）ＨＦ系のエッチング液を基板表面に垂直方向から
吹き付けて基板周辺部を除去して平均０．４５ｍｍピッ
チで直径０．１５ｍｍのスルホール６を加工し、その後
エッチングマスク５１を除去する。 （３）導電膜４を負電極とする電気めっきにより基板ス
ル−ホール６に銅導体７を形成する。

【００１３】（４）スパッタ法により基板表面全面に
０．０５μｍのＣｒと、その上のＣｕを０．５μｍ成膜
する。この導体膜上にフォトレジストを塗布・予備焼成
してから配線が必要な部分を残す様に露光・現像し、Ｃ
ｒとＣｕの不要部分をエッチング除去して導体膜８を形
成し、レジストを剥離する。 （５）導体膜８面上にポリイミドワニスを塗布・スピン
ナ処理・３５０℃ベーク処理を２回繰返して、膜厚約２
０μｍの絶縁膜５を形成する。次いで絶縁膜５上に約４
μｍのＡｌ膜を蒸着し、フォトレジストを塗布・露光・
現像してからウエットエッチングする。更にこのＡｌを
マスクとしてドライエッチ法により、配線形成部にあた
る絶縁膜とＡｌ上のフォトレジストを除去する。その
後、Ａｌ膜をエッチング液を用いて除去する。 （６）上記加工されたポリイミド溝内のＣｒ膜をエッチ
ング液で除去後、基板裏面の導電膜４に負電極を接続し
て硫酸銅を主成分とする電気めっき液に投入し、溝内に
膜厚２０μｍの銅導体１０を成長させる。

【００１４】また、上記銅導体１０を、無電解めっき法
により約５μｍ形成し、その上に電気めっきにより約１
５μｍ形成するようにすると、配線膜厚を場所に依らず
均一化することができる。ＣｒとＣｕ下地膜４上に直接
電気めっきを施すと、下地膜の電気抵抗による電圧降下
により負電極４に近い部分と遠い部分でめっきが生じ
る。この膜厚差は上記無電解めっきにより下地膜の電気
抵抗を減しておくことにより低減することができる。 （７）更にその上の２層目の層１１を（４）から（６）
迄と同様の工程により製造する。 （８）上記（４）から（６）迄と同様の工程を繰返し
て、全１１層から成る薄膜回路２を形成する。 （９）基板裏面に形成した導電膜４をウエットエッチン
グにより必要部分の導体９を残して除去する。 （１０）基板裏面の導体９と薄膜回路表面の導体１２の
上に無電解めっき法により、金の膜３４及び３５を形成
する。以上により混成基板１００が形成される。

【００１５】〔実施例 ３〕実施例２ではガラス基板１
の表面のみに薄膜回路２を形成した。しかしながら図６
に示すように、ガラス基板１の表面と裏面の双方に薄膜
回路２１と２２を形成することができる。基板１のスル
ホール導体７や配線材料３等には銅を用いる。また、基
板表面には外部接続用の導体１２、ＬＳＩ接続導体９、
及び配線修正・変更用導体４２等が設けられる。金導体
３４と３５はそれぞれのＡｕ膜である。

【００１６】図７と図８はこの混成基板１０１の製造プ
ロセス図である。以下、プロセス番号（１）〜（１０）
にしたがって説明する。基板１には耐熱性ガラス基板
（熱膨張率：２．５ｐｐｍ／Ｋ、寸法：１００ｍｍ×１
００ｍｍ×１ｍｍ）を用いる。なお、（１）から（６）
までのプロセスは実施例２と同様なので説明を省略す
る。 （７）銅導体１０上に層１１（２層目）を銅の代わりに
ニツケルを用いて（４）〜（６）と同一の工程により形
成する。 （８）次いで基板裏面に形成した導電膜４をエッチング
等で除去する。更に薄膜回路面の全面にスパッタ法を用
いてＣｒを０．０５μｍ、その上にＣｕを０．５μｍ成
膜して導電膜３０を形成する。

【００１７】（９）実施例２の（４）と同様に、基板表
面全面にスパッタ法を用いてＣｒを０．０５μｍ、その
上にＣｕを０．５μｍ成膜する。この導体膜上にフォト
レジストを塗布・予備焼成してから、配線が必要な部分
を残す様に露光・現像する。その後、ＣｒとＣｕの膜を
エッチング液を用いて除去して導体膜３１を形成した
後、レジストを剥離する。この上にポリイミドワニスを
塗布・スピンナ処理・３５０℃でのベークを２回繰返し
て、膜厚約２０μｍの絶縁膜３２を形成する。 （１０）絶縁膜３２の上に蒸着法でＡｌ膜を約４μｍ成
膜後、フォトレジストを塗布・露光・現像してから、Ａ
ｌをウエットエッチングする。更にドライエッチ法によ
り、Ａｌをマスクとして配線形成部にあたる絶縁膜及び
Ａｌ上のフォトレジストを除去する。その後、Ａｌ膜を
エッチング液を用いて除去する。

【００１８】（１１）加工されたポリイミド溝内のＣｒ
膜をエッチング液で除去後、導電膜３０を電気めっき用
の負電極を接続して、基板を硫酸銅を主成分とする電気
めっき液に投入して、溝内に膜厚２０μｍの銅導体３３
を成長させる。 （１２）上記（９）から（１１）迄と同様の工程を更に
１０回繰返しして、全１１層から成る薄膜回路２１を形
成する。 （１３）薄膜基板表面の導電膜３０をウエットエッチン
グで除去する。更に、基板表裏面の導体上に無電解めっ
き法により、Ａｕ膜３４、３５を形成する。

【００１９】〔実施例 ４〕図９は本発明による他の混
成基板１０２の断面図である。混成基板１０２では金属
基板３７を用い、その表面と裏面に薄膜回路２１及び２
２を形成する。金属基板３７にはポリイミド膜３６で被
覆したフェルニコ板を用いる。配線材料３とスルホール
導体７には銅を用い、導体９と４２にはニッケルを用い
る。基板表面には表面をＡｕ膜３４、３５で被覆した外
部接続用導体１２、ＬＳＩとの接続導体９、及び配線修
正・変更用導体４２等が設けられる。

【００２０】図１０はこの混成基板１０２の製造プロセ
ス図の一部である。以下、プロセス番号（１）〜（５）
にしたがって説明する。 （１）金属基板３７には平坦なフェルニコ板（熱膨張
率：５．０ｐｐｍ／Ｋ、寸法：１００ｍｍ×１００ｍｍ
×１ｍｍ）を用いる。 （２）炭酸ガスレーザにより金属基板３７に直径０．２
０ｍｍの穴３８を平均０．４５ｍｍピッチであける。 （３）このフェルニコ基板表面にポリイミド樹脂を印刷
・焼成して、膜厚約２０μｍの絶縁膜を形成する。更に
この基板の裏面にもポリイミド樹脂を印刷し、この印刷
面を銅箔３９の上に重ねてポリイミド樹脂をベークす
る。これらの作業により、穴３８内にポリイミド樹脂が
浸入し被覆する。 （４）エキシマレーザにより穴３８内のポリイミド樹脂
を除去してスルホール６を形成する。 （５）基板裏面の銅箔３９を負電極として、スルホール
６内に銅めっきし導体７を成長させる。 その後、混成基板と２１と２２を実施例３の（４）〜
（１３）と同様にして製造する。

【００２１】〔実施例 ５〕図１１は本発明による他の
混成基板１０３の部分断面図である。混成基板１０３で
は両面を研磨し、酸化・絶縁したＳｉ基板４０を用い、
その表面には薄膜回路２が形成される。Ｓｉ基板のスル
ホール導体７と配線材料３には銅を用いる。但し、導体
９と同４２にはニッケルを用いる。スルホール導体７の
表面には外部接続用のＡｕ膜３５が設けられる。同様に
ＬＳＩ接続用導体９と、配線修正・変更用導体４２の表
面にも外部接続用のＡｕ膜３４が設けられる。

【００２２】この混成基板１０３は下記のプロセス
（１）〜（１８）により製造される。 （１）Ｓｉ基板４０（熱膨張率：３ｐｐｍ／Ｋ、寸法：
１０２ｍｍφ×１ｍｍ）の裏面にＡｕを蒸着する。 （２）超音波加工によりＳｉ基板４０に直径０．１５ｍ
ｍの穴（スルホール）を平均０．４５ｍｍピッチであけ
る。 （３）Ｓｉ基板４０の表面と上記スルホールにＳｉＯ２
絶縁膜を熱酸化して形成する。 （４）表面にＡｕを蒸着した銅板のＡｕの面をＳｉのＡ
ｕの面に密着して加圧、加熱し、銅板とＳｉ基板を接着
する。 （５）この銅板を電極としてＳｉ基板のスルホール内を
銅めっきしてスルホール導体７を形成する。

【００２３】下記（６）以降のプロセスは実施例２の
（４）以降と殆ど同様である。 （６）Ｓｉ基板４０の表面にＣｒを０．０５μｍスパッ
タし、その上にＣｕを０．５μｍ成膜する。 （７）次いでその上にネガタイプの感光性レジストを塗
布・予備焼成してから、フォトマスクを用いて配線が必
要な部分に光を照射し、現像する。 （８）上記レジストが除去された部分のＣｒとＣｕの膜
をエッチング液を用いて除去し、次いで配線部のレジス
トを剥離する。 （９）次いでその上にポリイミドワニスを塗布・スピン
ナ処理・３５０℃でのベークを２回繰返して、膜厚約２
０μｍの絶縁膜を形成する。 （１０）上記絶縁膜上に約４μｍのＡｌ膜を蒸着する。 （１１）次いでその上にネガタイプの感光性レジストを
塗布・予備焼成してから、フォトマスクを用いて配線が
必要な部分に光を照射して現像する。 （１２）レジストの除去された部分のＡｌ膜をエッチン
グ液を用いて除去した後、配線部のレジストを剥離す
る。

【００２４】（１３）次いで、この基板をドライエッチ
装置に入れ、Ａｌ膜で被覆されていないポリイミドをエ
ッチング除去する。この際、Ａｌ上のレジスト膜も同時
に除去される。 （１４）Ａｌ膜をエッチング液を用いて除去する。 （１５）加工されたポリイミド溝内のＣｒ膜をエッチン
グ液で除去する。 （１６）基板の銅板部に電気めっき用の電極を接続し
て、基板を硫酸銅を主成分とする電気めっき液に投入し
て、溝内に膜厚２０μｍの銅を成長させる。 （１７）上記（６）〜（１６）のプロセスを繰り返して
薄膜回路２を形成する。但し、層４１は銅の無電解めっ
きで形成し、また、導体９及び４２はＮｉめっきで形成
する。 （１８）Ｓｉ基板４０裏面のＡｕ膜と銅板を約４００℃
に加熱して取り外す。（１９）基板表両面の接続パッド
に金を無電解めっきする。

【００２５】〔実施例 ６〕実施例２における基板１に
アルミナ基板を用いることもできる。この基板１に対す
るスルホール加工・導体形成等は下記（１）〜（４）の
プロセスを用いる。他のプロセスは実施例２と同様であ
る。 （１）超音波加工によりアルミナ基板（熱膨張率：６．
０ｐｐｍ／Ｋ、寸法：１００ｍｍ×１００ｍｍ×１ｍ
ｍ）に直径０．１５ｍｍの穴を平均０．４５ｍｍピッチ
で加工する。 （２）基板裏面に約２０μｍ膜厚の銅箔をポリイミドワ
ニスを用いて接着し、真空中にて３７０℃、１時間、熱
処理して固着する。 （３）ドライエッチにより、基板表面に酸素イオンまた
は原子を照射して上記スルホール内のポリイミドを除去
する。 （４）銅箔を負電極として上記スルホール内に銅を電気
めっきして銅導体を形成する。 以降は、前記したように、実施例１と同様にして混成基
板を製造した。

【００２６】〔実施例 ７〕実施例３では基板１に板厚
１ｍｍの耐熱性ガラスを用いた。この板厚を１００，３
００，５００μｍ（熱膨張率：４．２ｐｐｍ／Ｋ）の様
に薄くすると、スルホール導体７の長さが短くなるため
配線抵抗を低減し、同時に配線間の誘導雑音を低減する
ことができる。

【００２７】〔実施例 ８〕上記実施例７の耐熱性ガラ
ス基板１（熱膨張率：４．２ｐｐｍ／Ｋ）のサイズを２
０ｍｍ×２０ｍｍと小型化し、さらに板厚を１０，５
０，１００μｍと薄くする。これによりスルホール導体
７の長さがさらに短縮されるので、配線抵抗や雑音等を
さらに低減することができる。以上の本発明の各実施例
において用いた厚膜基板材料にはアルミナのみならず、
ムライト等のセラミック材料、セラミック粉末とガラス
から成るガラスセラミック、ガラス等を用いることがで
きる。また、導体材料にはタングステン、銅等の他に、
モリブデン、ニツケル、銀／パラジウム、金、白金、等
を用いるようにしてもよい。また、有機絶縁材料にはポ
リイミドの他に、テフロン等の耐熱性樹脂を用いること
ができる。また、基板間の接続には、導電ペーストを用
いることもでき、さらに、加熱、加圧や超音波融着等の
方法を用いることもできる。

【００２８】

【発明の効果】本発明により下記の効果を得ることがで
きる。 （１）従来のモジュ−ルでは、セラミック多層配線基板
１３と混成基板１００等の双方に薄膜回路を設けるよう
にしていたので、それぞれがタクトの長い薄膜工程を通
る結果、製造時間が非常に長くなっていた。これに対し
本発明では、上記薄膜回路の全てを混成基板上に集約す
るので、これをセラミック多層配線基板とは別途製造し
て仕込むようにして工期をにらんで効率良く製造するこ
とができ、総合的に見てモジュ−ル２８の製造工期を短
縮することができる。

【００２９】（２）また、上記従来の薄膜回路の配線層
にはセラミック多層配線基板表面の微小な凹凸や気泡、
ボイド等による断線が発生していた点を、上記のように
セラミック多層配線基板上の薄膜回路を混成基板上に集
約することにより防止することができる。 （３）さらに、本発明では混成基板の基板に表面を平滑
化し焼成済みのアルミナ基板やセラミック基板、ガラス
基板、ガラスセラミック基板等を用いるので、その上に
上記薄膜／圧膜回路を生成する際に基板からのガス放出
がなく、このため薄膜／圧膜回路をさらに歩留まり良く
形成することができる。 （４）さらに、上記焼成済みの基板は薄膜多層回路焼成
による熱歪の影響を受けにくいので、基板の反りやうね
りが少なくなり、これによりＬＳＩの半田接続不良や半
田断線等を低減することができる。また、薄膜内部の剥
離、断線不良等の発生を低減することもできる。

【００３０】（５）また、上記焼成済みの基板に挿入、
接続するピンの位置は薄膜基板焼成による狂いが生じな
いので、ピンの位置精度が向上する。 （６）また、薄膜基板の片面に形成した電極をめっきの
共通負電極として薄膜多層回路の各層の導体パタ−ンを
順次電気めっきすることにより、薄膜回路の工程を大幅
に短縮して歩留を向上することができる。 （７）また、上記本発明の混成基板を分割して個々に製
造、検査することにより全体の歩留まりを向上すること
ができる。従来の基板では上記分割部分のいずれかに不
良があればその基板全体が不良となっていた。 また、上記混成基板の各部分を歩留りや製造期間に応じ
て分割して、難度の高いものを早めに製造するようにし
て仕掛りの増加を回避することができる。

【図面の簡単な説明】

【図１】モジュールを搭載した論理パッケージの外観図
である。

【図２】本発明の混成基板を用いたモジュールの部分断
面図である。

【図３】本発明による混成基板の部分断面図である。

【図４】図３に示した混成基板の製造プロセス図の一部
である。

【図５】図３に示した混成基板の製造プロセス図の一部
である。

【図６】両面に薄膜回路を形成した本発明の混成基板の
部分断面図である。

【図７】図６に示した混成基板の製造プロセス図の一部
である。

【図８】図６に示した混成基板の製造プロセス図の一部
である。

【図９】金属基板の両面に薄膜回路を形成した本発明の
混成基板の部分断面図である。

【図１０】図９に示した混成基板の製造プロセス図の一
部である。

【図１１】Ｓｉ基板の表面に薄膜回路を形成した本発明
の混成基板の部分断面図である。

【図１２】基板表面に薄膜回路を形成するための従来の
製造プロセス図の一部である。

【符号の説明】

１ 基板 ２ 薄膜回路 ３ 配線材料 ４ 導電膜 ５ 絶縁膜 ５１ エッチングマスク ６ スル−ホ−ル ７ スル−ホール導体 ８ 導体膜 ９ 接続導体 １０ 銅導体 １１ 第２層 １２ 外部接続用導体 １３ セラミック多層配線基板 １４ アルミナ基板 １５ ビアホール １６ 内層配線導体 １７ タングステン導体 １８ 中高温半田 １９ ピン ２０ 高温半田 ２１ 半田 ２２ ＬＳＩ ２３ 半田封止部 ２４ 低温半田 ２５ 封止キャップ ２６ 冷却フィン ２７ ゴム板 ２８ モジュール ２９ プリント基板 ３０ 導電膜 ３１ 導体膜 ３２ 絶縁膜 ３３ 銅導体 ３４ Ａｕ膜 ３６ ポリイミド膜 ３７ フェルニコ基板 ３８ 穴 ３９ 銅箔 ４０ Ｓｉ基板 ４１ 薄膜回路中間層 ４２ 配線修正・変更用導体

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｎ 6921−4Ｅ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 回路モジュ−ルに搭載する混成基板にお
   いて、上記混成基板をセラミック板、またはガラス板、
   またはガラス・セラミック板にスル−ホ−ル導体を形成
   し、その板上に薄膜多層回路を設けたのものとすること
   を特徴とする回路モジュ−ル。
2. 【請求項２】 回路モジュ−ルに搭載する混成基板にお
   いて、上記混成基板を少なくとも片面とスル−ホ−ル内
   面とを絶縁した金属基板上に薄膜多層回路を設けたもの
   とすることを特徴とする回路モジュ−ル。
3. 【請求項３】 回路モジュ−ルに搭載する混成基板にお
   いて、上記混成基板をシリコン基板にスル−ホ−ル導体
   を形成し、その板上に薄膜多層回路を設けたものとする
   ことを特徴とする回路モジュ−ル。
4. 【請求項４】 請求項１ないし３のいずれかにおいて、
   上記混成基板の基板の両面に薄膜多層回路を設けたもの
   とすることを特徴とする回路モジュ−ル。
5. 【請求項５】 請求項１ないし４のいずれかにおいて、
   上記混成基板の基板の熱膨張係数を６ｐｐｍ／Ｋ以下と
   したことを特徴とする回路モジュ−ル。
6. 【請求項６】 請求項１または４において、上記混成基
   板の基板の厚みを１０μｍないし５００μｍ以下とした
   ことを特徴とする回路モジュ−ル。
7. 【請求項７】 請求項１ないし６のいずれかにおいて、
   上記混成基板の薄膜多層回路に、導体膜と、上記導体膜
   上に積層した銅等の導体とにより形成したの配線パタ−
   ンを備えるようにしたことを特徴とする回路モジュ−
   ル。
8. 【請求項８】 請求項７記載の回路モジュ−ルを、上記
   混成基板の片面にめっき電極を形成し、上記混成基板の
   導体膜と上記めっき電極とをスル−ホ−ル導体を介して
   接続し、上記めっき電極に負電圧を印加して上記銅等の
   導体を上記導体膜上にめっきして積層するようにして製
   造するようにしたことを特徴とする回路モジュ−ルの製
   造方法。
9. 【請求項９】 請求項８記載の回路モジュ−ルの製造方
   法において、上記混成基板の導体膜を耐熱性有機絶縁膜
   の溝内に設け、上記銅等の導体を上記導体膜上にめっき
   して積層するようにしたことを特徴とする回路モジュ−
   ルの製造方法。
10. 【請求項１０】 請求項９記載の回路モジュ−ルの製造
    方法により、請求項１ないし７記載の上記混成基板の薄
    膜多層回路の各層を順次積層するようにしたことを特徴
    とする回路モジュ−ルの製造方法。