JPH0575269A - 多層印刷配線板の製造方法 - Google Patents

多層印刷配線板の製造方法

Info

Publication number
JPH0575269A
JPH0575269A JP3237538A JP23753891A JPH0575269A JP H0575269 A JPH0575269 A JP H0575269A JP 3237538 A JP3237538 A JP 3237538A JP 23753891 A JP23753891 A JP 23753891A JP H0575269 A JPH0575269 A JP H0575269A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
conductor layer
layer
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3237538A
Other languages
English (en)
Other versions
JP2658661B2 (ja
Inventor
Yasuji Furui
靖二 古井
Akira Maniwa
亮 馬庭
Kiminori Ishidou
仁則 石堂
Keisuke Okada
圭祐 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3237538A priority Critical patent/JP2658661B2/ja
Priority to US07/942,746 priority patent/US5258094A/en
Publication of JPH0575269A publication Critical patent/JPH0575269A/ja
Application granted granted Critical
Publication of JP2658661B2 publication Critical patent/JP2658661B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】多印刷配線板において、貫通孔を設けずに、最
外層導体層と内層導体層あるいは内層導体層どうしを接
続することにより、配線をより高密度化し、高多層化す
る。 【構成】バイアホール４１および回路パターンを形成し
た積層板１０に感光性絶縁樹脂層９を塗布した後、フォ
ト印刷法によりフォトバイアホールを形成する。その
後、めっき、エッチングを施し、多層板を形成する。次
に、同様な工法で形成した多層板と前述の多層板とをプ
リプレグおよび導電ペーストを介して熱圧着する事によ
り貫通孔を必要としない多層印刷配線板１を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層印刷配線板の製造
方法に関する。
【０００２】
【従来の技術】従来、印刷配線板では部品実装孔および
経由孔（以後、バイアホールと記す）を貫通させて、め
っきなどを施す事により孔内壁に導体層を形成するのが
一般的である。
【０００３】また、多層印刷配線板においては、その高
多層化に伴い、一部の内層に埋込み経由孔（インナーバ
イアホール）を設ける設計が採用されている。
【０００４】ところで、印刷配線板について、その配線
密度の点からみると、近年、ＩＣ，ＬＳＩなどの高集積
化，高速化が非常な勢で進められているのに伴って、こ
れらを実装する印刷配線においても、高密度化する必要
性が強くなってきている。
【０００５】印刷配線板を高密度化する方法の一つとし
て、特願昭６１−２８４６２９号明細書に記載されてい
るような、多層印刷配線板の製造方法がある。以下にこ
の製造方法について説明する。図１１から図１８は、こ
の製造方法による多層印刷配線板の製造工程を説明する
ための工程図である。
【０００６】図１１から図１８を参照すると、その多層
印刷配線板は、完成した後には、図１８に示すように導
体層を６層もつ構造となっており、以下のようにして作
られる。
【０００７】（１）上下両面にそれぞれ銅箔２１，２２
が形成された銅張積層板１０（図１１（ａ））にバイア
ホール４１を設け（図１１（ｂ））、めっきを施して導
体層６１，６２を形成する（図１１（ｃ））。
【０００８】（２）感光性ドライフィルムレジスト７を
用いた公知のテンティング法（図１２（ａ））により、
導体層６２および銅箔２２に回路パターンを形成する
（図１２（ｂ））。
【０００９】（３）バイアホール４１を、エポキシ樹脂
８で充填し乾燥、硬化させて、１・２層用多層板１１を
得る（図１３）。
【００１０】（４）図１４に示すように、上述と同様な
工法によって形成した５・６層用多層板１３を準備す
る。また、導体パターンのみを形成した３・４層用多層
板１２を準備する。その後、これ等２つの多層板と先に
準備した１・２層用多層板１１とを、プリプレグ層５１
を介して組み合せ、加熱・加圧して一体化形成して多層
化基板１を得る（図１４）。
【００１１】（５）多層化基板１に、部品挿入用，内層
パターン接続用或いは表裏導通用の貫通孔３をドリルに
より設け（図１５）その後、めっきを施して導体層６０
を形成する（図１６）。
【００１２】（６）感光性ドライフィルムレジスト７を
用いたテンティング法（図１７）により最上層の、銅箔
２１，導体層６１および導体層６０と、最下層の銅箔２
６，導体層６６および導体層６０とに所望の回路パター
ンを形成（図１８）して目的とする多層印刷配線板を得
る。
【００１３】
【発明が解決しようとする課題】前述した従来の多層印
刷配線板においては、多層化基板１の最外層と内層との
間を接続したり或いは最外層と反対面の最外層との間を
接続するためには、多層化した後にドリルで貫通孔３を
あけ、孔内に導体層を設けなければならない。このた
め、内部の多層板１２においては、第３層銅箔２３およ
び第４層銅箔２４の回路パターンのレイアウトにあたっ
て、貫通孔３を避けるように設計しなくてはならず、多
層印刷配線板の高密度化の要求を十分に満足すること必
らずしも容易ではない。
【００１４】本発明の目的は、前記問題点を解消し、よ
り高密度化することが可能な製造方法を提供することに
ある。
【００１５】
【課題を解決するための手段】本発明の多層印刷配線板
の製造方法は、導体層の所望する位置にエッチングレジ
スト被膜を被着形成する工程と、前記エッチングレジス
ト被膜をマスクとして前記導体層をエッチングし、配線
パターンを形成する工程と、前記エッチングを施した導
体層の上面に感光性絶縁樹脂を塗布する工程と、前記感
光性絶縁樹脂の所望する位置を光重合させる工程と、前
記感光性絶縁樹脂の光重合していない部分を除去し、エ
ッチングを施した導体層の導体部分を露出させる工程
と、前記光重合させた部分を少くとも加熱および紫外線
照のいずれかを含む方法により硬化させる工程と、前記
硬化させた感光性絶縁樹脂の表面にめっきを施して導体
層を形成する工程と、前記一連の工程を繰り返し多層化
基板を形成した後、前記多層化基板の所望の位置に導電
ペーストを印刷する工程と、前記多層化基板の少なくと
も２枚以上を、前記導電ペーストを印刷した位置がクリ
アランスとなったプリプレグを介して熱圧着する工程
と、を含むことを特徴としている。
【００１６】
【実施例】次に、本発明の最適な実施例について図面を
参照して説明する。図１から図９は、本発明の第１の実
施例による多層印刷配線板の製造工程を説明するための
工程図である。尚、本実施例における多層印刷板は、完
成後には、図９に示すように、６層の導体層を持つ構造
となっている。
【００１７】図１から図９を参照すると、本実施例によ
る多層配線板は以下のようにして作られる。
【００１８】（１）多層化基板のベースとなる銅張積層
板１０を準備する（図１（ａ））。この銅張積層板１０
の上下両面には、各々５層目，６層目の導体パターンが
形成される銅箔２５，２６が設けられている。
【００１９】（２）銅張積層板１０に、バイアホール４
１を、ドリルにより穿設する（図１（ｂ））。
【００２０】（３）公知の無電解めっきおよび電気めっ
きにより、バイアホール４１を含む全面に導体層６５，
６６を形成し、銅張積層板１０の５層目銅箔２５と第６
層目の銅箔２６とを接続する（図１（ｃ））。
【００２１】（４）公知のテンティング法により、第６
層導体層６６は全面を、また、第５層導体層６５は所望
する回路パターン部を、感光性ドライフィルムレジスト
７で被覆（図２（ａ））した後、現像，エッチングおよ
び剥離の工程を経て処理し、第５層導体層６５および銅
箔２５に回路パターンを形成する（図２（ｂ））。
【００２２】（５）上述の回路パターンが形成された第
５層導体層６５上に、感光性絶縁樹脂９をスクリーン法
により全面に塗布する（図２（ｃ））。
【００２３】（６）マスクフィルム４を感光性絶縁樹脂
９に密着させ紫外線で露光する事により、所望の部分を
光重合させる（図３（ａ））。
【００２４】（７）光重合していない部分を現像除去し
てフォトバイアホール４２を形成した後、加熱および紫
外線照射により残った感光性絶縁樹脂９を硬化させ、そ
の表面に機械研磨および化学研磨を施こして感光性絶縁
樹脂９の表面状態を粗くする（図３（ｂ））。このよう
に感光性絶縁樹脂９の表面を粗くしておくと、次の工程
でこの上に導体層をめっきする時、感光性絶縁樹脂９と
めっき層との密着力がより強固になって都合がよい。
【００２５】（８）公知の無電解めっきおよび電気めっ
きにより、フォトバイアホール４２を含む全面に第４層
目導体層６４および最下層の導体層６７を形成し、第５
層導体層６５と第４層導体層６４とを接続する（図４
（ａ））。
【００２６】（９）公知のテンティング法により、最下
層表面の導体層６７は全面を、第４層導体層６４は所望
する回路パターン部を感光性ドライフィルムレジスト７
で被覆（図４（ｂ））した後、現像，エッチングおよび
剥離工程を経て処理して、第４層導体層６４に回路パタ
ーンを形成する（図５（ａ））。
【００２７】（１０）第４層導体層６４のフォトバイア
ホール４２に、例えば共晶はんだのような導電ペースト
５を、メタルマスクを用いて塗布して多層板１５を得る
（図５（ｂ））。
【００２８】（１１）次に、上述したと同様の工程で、
多層板１４を準備する。多層板１４は、第２層銅箔２２
と第２層導体層６２および第３層導体層６３に回路パタ
ーン形成されている。（図６）。
【００２９】（１２）図６に示すように多層板１４と多
層板１５を、導電ペースト５の位置をクリアランスとし
たプリプレグ層５２を介して組み合せ、然る後加熱，加
圧して一体化成形し多層化基板１を得る（図７）。この
際導電ペースト５が導体となり、多層板１４の第３層導
体層６３と多層板１５の第４層導体層６４とが接続され
る。
【００３０】（１３）最後に、最上層および最下層の所
望する回路パターン部を、感光性ドライフィルムレジス
ト７で被覆（図８）した後、導体層６７，６８およびそ
の下層の導体層６６，６１および銅箔２６，２１の不要
部分をエッチング除去して本実施例による多層印刷配線
板を得る（図９）。
【００３１】次に、本発明の第２の実施例について説明
する。図１０は、本実施例による多層印刷配線板の完成
後の構造を示す断面図である。図１０を参照すると、本
実施例が第１の実施例と異なるのは、最上層と最下層の
導体層とが、バイアホール４１，フォトバイアホール４
２および導電ペースト５を介して接続されていることで
ある。本実施例による多層印刷配線板は以下のようにし
て作られる。
【００３２】（１）第１の実施例と同様の工法を用い
て、バイアホール４１のランド６上にフォトバイアホー
ル４２を形成し多層板１５を得る。その後、フォトバイ
アホール４２の位置に導電ペースト５を塗布する。
【００３３】（２）同様な工法によって多層板１４を準
備する。
【００３４】（３）多層板１４と多層板１５とをプリプ
レグ層５２を介して組み合せ、熱圧着する事により、表
裏導通をとって多層印刷配線板を完成する。
【００３５】
【発明の効果】以上説明したように本発明の多層印刷配
線板では、最外層の導体層と内層導体層との間および内
層導体層どうしを接続するのに、貫通孔を設ける必要が
なく、フォトバイアホールおよび導電ペーストによって
接続することが可能である。このことにより、本発明に
よれば、内層導体層の回路パターンのレイアウトに自由
度が増し、多層印刷配線板の高多層化および高密度化を
従来より一層進めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による多層印刷配線板の
製造方法を説明するための工程図である。
【図２】本発明の第１の実施例による多層印刷配線板の
製造方法を説明するための工程図であって、図１（ｃ）
に示す工程以降の工程に関する図である。
【図３】本発明の第１の実施例による多層印刷配線板の
製造方法を説明するための工程図であって、図２（ｃ）
に示す工程以降の工程に関する図である。
【図４】本発明の第１の実施例による多層印刷配線板の
製造方法を説明するための工程図であって、図３（ｂ）
に示す工程以降の工程に関する図である。
【図５】本発明の第１の実施例による多層印刷配線板の
製造方法を説明するための工程図であって、図４（ｂ）
に示す工程以降の工程に関する図である。
【図６】本発明の第１の実施例による多層印刷配線板の
製造方法を説明するための工程図であって、図５（ｂ）
に示す工程以降の工程に関する図である。
【図７】本発明の第１の実施例による多層印刷配線板の
製造方法を説明するための工程図であって、図６に示す
工程以降の工程に関する図である。
【図８】本発明の第１の実施例による多層印刷配線板の
製造方法を説明するための工程図であって、図７に示す
工程以降の工程に関する図である。
【図９】本発明の第１の実施例による多層印刷配線板の
完成後の構造を示す断面図である。
【図１０】本発明の第２の実施例による多層印刷配線板
の完成後の構造を示す断面図である。
【図１１】従来の多層印刷配線板の製造方法を説明する
ための工程図である。
【図１２】従来の多層印刷配線板の製造方法を説明する
ための工程図であって、図１１（ｃ）に示す工程以降の
工程に関する図である。
【図１３】従来の多層印刷配線板の製造方法を説明する
ための工程図であって、図１２（ｂ）に示す工程以降の
工程に関する図である。
【図１４】従来の多層印刷配線板の製造方法を説明する
ための工程図であって、図１３に示す工程以降の工程に
関する図である。
【図１５】従来の多層印刷配線板の製造方法を説明する
ための工程図であって、図１４に示す工程以降の工程に
関する図である。
【図１６】従来の多層印刷配線板の製造方法を説明する
ための工程図であって、図１５に示す工程以降の工程に
関する図である。
【図１７】従来の多層印刷配線板の製造方法を説明する
ための工程図であって、図１６に示す工程以降の工程に
関する図である。
【図１８】従来の製造方法による多層印刷配線板の完成
後の製造を示す断面図である。
【符号の説明】
１ 多層化基板 ３ 貫通孔 ４ マスクフィルム ５ 導電ペースト ６ ランド ７ 感光性ドライフィルムレジスト ８ エポキシ樹脂 ９ 感光性絶縁樹脂 １０ 銅張積層板 １１，１２，１３，１４，１５ 多層板 ２１，２２，２３，２４，２５，２６ 銅箔 ４１ バイアホール ４２ フォトバイアホール ５１，５２ プリプレグ層 ６０，６１，６２，６３，６４，６５，６６，６７，６
８ 導体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 圭祐 東京都港区芝五丁目７番１号日本電気株式 会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 導体層の所望する位置にエッチングレジ
    スト被膜を被着形成する工程と、 前記エッチングレジスト被膜をマスクとして前記導体層
    をエッチングし、配線パターンを形成する工程と、 前記エッチングを施した導体層の上面に感光性絶縁樹脂
    を塗布する工程と、 前記感光性絶縁樹脂の所望する位置を光重合させる工程
    と、 前記感光性絶縁樹脂の光重合していない部分を除去し、
    エッチングを施した導体層の導体部分を露出させる工程
    と、 前記光重合させた部分を少くとも加熱および紫外線照の
    いずれかを含む方法により硬化させる工程と、 前記硬化させた感光性絶縁樹脂の表面にめっきを施して
    導体層を形成する工程と、 前記一連の工程を繰り返し多層化基板を形成した後、前
    記多層化基板の所望の位置に導電ペーストを印刷する工
    程と、 前記多層化基板の少なくとも２枚以上を、前記導電ペー
    ストを印刷した位置がクリアランスとなったプリプレグ
    を介して熱圧着する工程と、 を含むことを特徴とする多層印刷配線板の製造方法。
JP3237538A 1991-09-18 1991-09-18 多層印刷配線板の製造方法 Expired - Fee Related JP2658661B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3237538A JP2658661B2 (ja) 1991-09-18 1991-09-18 多層印刷配線板の製造方法
US07/942,746 US5258094A (en) 1991-09-18 1992-09-09 Method for producing multilayer printed wiring boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3237538A JP2658661B2 (ja) 1991-09-18 1991-09-18 多層印刷配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH0575269A true JPH0575269A (ja) 1993-03-26
JP2658661B2 JP2658661B2 (ja) 1997-09-30

Family

ID=17016821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3237538A Expired - Fee Related JP2658661B2 (ja) 1991-09-18 1991-09-18 多層印刷配線板の製造方法

Country Status (2)

Country Link
US (1) US5258094A (ja)
JP (1) JP2658661B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333006A (ja) * 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
JP2006303245A (ja) * 2005-04-21 2006-11-02 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
WO2007091582A1 (ja) * 2006-02-09 2007-08-16 Hitachi Chemical Company, Ltd. 多層配線板の製造法

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670750A (en) * 1995-04-27 1997-09-23 International Business Machines Corporation Electric circuit card having a donut shaped land
SG65717A1 (en) 1995-06-06 1999-06-22 Ibiden Co Ltd Printed circuit boards
US5612511A (en) * 1995-09-25 1997-03-18 Hewlett-Packard Company Double-sided electrical interconnect flexible circuit for ink-jet hard copy systems
JP4234205B2 (ja) * 1996-11-08 2009-03-04 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
US5925206A (en) * 1997-04-21 1999-07-20 International Business Machines Corporation Practical method to make blind vias in circuit boards and other substrates
FI982568A7 (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
US6131279A (en) 1998-01-08 2000-10-17 International Business Machines Corporation Integrated manufacturing packaging process
US5976391A (en) * 1998-01-13 1999-11-02 Ford Motor Company Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
TW585813B (en) * 1998-07-23 2004-05-01 Toyo Kohan Co Ltd Clad board for printed-circuit board, multi-layered printed-circuit board, and the fabrication method
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6521844B1 (en) 1999-10-29 2003-02-18 International Business Machines Corporation Through hole in a photoimageable dielectric structure with wired and uncured dielectric
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
TW434664B (en) * 1999-12-29 2001-05-16 Advanced Semiconductor Eng Lead-bond type chip package and method for making the same
US6320251B1 (en) 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
US7061084B2 (en) * 2000-02-29 2006-06-13 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
JP2001251040A (ja) * 2000-03-06 2001-09-14 Stanley Electric Co Ltd 高周波用回路基板及びその製造方法
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6424031B1 (en) 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
JP3690791B2 (ja) * 2001-07-10 2005-08-31 日本アビオニクス株式会社 プリント配線板及びその製造方法
US6790710B2 (en) 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US6665191B2 (en) * 2001-09-10 2003-12-16 Cardiac Pacemakers, Inc. Multi-folded printed wiring construction for an implantable medical device
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
CN101340775B (zh) * 2007-07-06 2010-06-09 鸿富锦精密工业（深圳）有限公司 软性电路板及其制造方法
KR100872131B1 (ko) * 2007-07-10 2008-12-08 삼성전기주식회사 인쇄회로기판 제조방법
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US20170013715A1 (en) 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
CN106793534A (zh) * 2015-11-20 2017-05-31 富泰华工业（深圳）有限公司 电路板钢网印刷方法
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法
JP7246615B2 (ja) * 2017-12-20 2023-03-28 住友電気工業株式会社 プリント配線板の製造方法及び積層体
KR102777648B1 (ko) * 2020-01-16 2025-03-11 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN111343804A (zh) * 2020-03-10 2020-06-26 景旺电子科技(龙川)有限公司 一种多层厚铜金属基线路板的压合方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137499A (ja) * 1986-11-29 1988-06-09 日本電気株式会社 多層印刷配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333006A (ja) * 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
JP2006303245A (ja) * 2005-04-21 2006-11-02 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
WO2007091582A1 (ja) * 2006-02-09 2007-08-16 Hitachi Chemical Company, Ltd. 多層配線板の製造法
US7870663B2 (en) 2006-02-09 2011-01-18 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring board

Also Published As

Publication number Publication date
US5258094A (en) 1993-11-02
JP2658661B2 (ja) 1997-09-30

Similar Documents

Publication Publication Date Title
JP2658661B2 (ja) 多層印刷配線板の製造方法
JP2874329B2 (ja) 多層印刷配線板の製造方法
WO2004066697A1 (ja) 多層配線板およびその製造方法
JPH1154934A (ja) 多層プリント配線板およびその製造方法
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
JP3324437B2 (ja) 多層プリント配線板の製造方法
JP3582704B2 (ja) 多層プリント配線板の製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JPH01282892A (ja) 多層印刷配線板の製造方法
JP3179572B2 (ja) 多層プリント配線板およびその製造方法
JP2001257476A (ja) 多層配線基板及びその製造方法
JP3645780B2 (ja) ビルドアップ多層プリント配線板とその製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP4813204B2 (ja) 多層回路基板の製造方法
JP2003218528A (ja) プリント基板の製造方法
JP4199957B2 (ja) 多層配線基板の製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
JPH01140698A (ja) 多層印刷配線板の製造方法
JPS63137498A (ja) スル−ホ−ルプリント板の製法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP3235490B2 (ja) 多層プリント配線板の製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JPS63137499A (ja) 多層印刷配線板の製造方法
JPS62186595A (ja) 多層印刷配線板の製造方法
JP2003008222A (ja) 高密度多層ビルドアップ配線板及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees