JPH0575415A - デイスチヤージ回路 - Google Patents
デイスチヤージ回路Info
- Publication number
- JPH0575415A JPH0575415A JP3230658A JP23065891A JPH0575415A JP H0575415 A JPH0575415 A JP H0575415A JP 3230658 A JP3230658 A JP 3230658A JP 23065891 A JP23065891 A JP 23065891A JP H0575415 A JPH0575415 A JP H0575415A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- threshold voltage
- vth1
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 浮遊容量に蓄積された電荷を一定時間だけ放
電させるディスチャージ回路に関し、負荷回路の浮遊容
量が増加しても、電圧供給回路が負荷回路に供給する電
圧を短い時間内に第一の電圧からそれより低い第二の電
圧に切替えられるようにすることを目的とする。 【構成】 電圧供給回路の供給電圧の切替と同期して印
加される電源電圧Ｖ1 を分圧して第一のしきい値電圧Ｖ
th1 を作成する分圧回路11と、該電源電圧Ｖ1 を積分し
て時定数で定まる所定時間後に前記第一のしきい値電圧
Ｖth1 に達する第二のしきい値電圧Ｖth2 を発生する積
分回路12と、非反転入力端子に前記第一のしきい値電圧
Ｖth1 が、また反転入力端子に前記第二のしきい値電圧
Ｖth2 がそれぞれ入力するコンパレータ１と、該コンパ
レータ１の出力で制御され前記所定時間の間だけオンし
て前記浮遊容量Ｃs の電荷をディスチャージするスイッ
チング用のトランジスタQ3とから構成する。
電させるディスチャージ回路に関し、負荷回路の浮遊容
量が増加しても、電圧供給回路が負荷回路に供給する電
圧を短い時間内に第一の電圧からそれより低い第二の電
圧に切替えられるようにすることを目的とする。 【構成】 電圧供給回路の供給電圧の切替と同期して印
加される電源電圧Ｖ1 を分圧して第一のしきい値電圧Ｖ
th1 を作成する分圧回路11と、該電源電圧Ｖ1 を積分し
て時定数で定まる所定時間後に前記第一のしきい値電圧
Ｖth1 に達する第二のしきい値電圧Ｖth2 を発生する積
分回路12と、非反転入力端子に前記第一のしきい値電圧
Ｖth1 が、また反転入力端子に前記第二のしきい値電圧
Ｖth2 がそれぞれ入力するコンパレータ１と、該コンパ
レータ１の出力で制御され前記所定時間の間だけオンし
て前記浮遊容量Ｃs の電荷をディスチャージするスイッ
チング用のトランジスタQ3とから構成する。
Description
【０００１】
【産業上の利用分野】本発明は、浮遊容量に蓄積された
電荷を一定時間だけ放電させるディスチャージ回路に関
する。
電荷を一定時間だけ放電させるディスチャージ回路に関
する。
【０００２】
【従来の技術】図２は、本発明のディスチャージ回路を
用いた電圧供給回路である。従来技術においては、本発
明が対象とする電圧供給回路はディスチャージ回路を用
いておらず、図１の一点鎖線で示す電圧供給回路のみで
あった。そこで、図２を用いて、従来の電圧供給回路と
負荷回路との関係を説明する。図２において、電圧供給
回路２は、負荷回路３に供給する電圧を、図示せぬ切替
制御信号に基づいてＶ01からＶ02（＜V01)に切り換える
回路である。これは、ＶB1＞ＶB2＞Ｖ B3の関係にある基
準電圧ＶB1またはＶB3がベースに印加されるトランジス
タQ4と、ＶB2がベースに常時印加されているトランジス
タQ5とからなり、切替制御信号で制御されるスイッチＳ
Ｗによって、Q3のベース電圧をＶB1からＶB3に切替える
と、負荷回路に供給されるＡ点の電圧が、Q4のベース基
準電圧で規定される第一の電圧ＶO1（＝ＶB1−０．７
Ｖ）からQ5のベース基準電圧で規定される第二の電圧 V
O2（＝ＶB2−０．７Ｖ）に変化するので、これによって
負荷回路３への供給電圧を切替えていた。
用いた電圧供給回路である。従来技術においては、本発
明が対象とする電圧供給回路はディスチャージ回路を用
いておらず、図１の一点鎖線で示す電圧供給回路のみで
あった。そこで、図２を用いて、従来の電圧供給回路と
負荷回路との関係を説明する。図２において、電圧供給
回路２は、負荷回路３に供給する電圧を、図示せぬ切替
制御信号に基づいてＶ01からＶ02（＜V01)に切り換える
回路である。これは、ＶB1＞ＶB2＞Ｖ B3の関係にある基
準電圧ＶB1またはＶB3がベースに印加されるトランジス
タQ4と、ＶB2がベースに常時印加されているトランジス
タQ5とからなり、切替制御信号で制御されるスイッチＳ
Ｗによって、Q3のベース電圧をＶB1からＶB3に切替える
と、負荷回路に供給されるＡ点の電圧が、Q4のベース基
準電圧で規定される第一の電圧ＶO1（＝ＶB1−０．７
Ｖ）からQ5のベース基準電圧で規定される第二の電圧 V
O2（＝ＶB2−０．７Ｖ）に変化するので、これによって
負荷回路３への供給電圧を切替えていた。
【０００３】
【発明が解決しようとする課題】ところが電圧を供給す
べき負荷回路３の回路規模を増大させようとすると、図
２に点線で示すように負荷に並列に挿入される浮遊容量
Ｃｓが無視できなくなってきた。従って、Q4のベース電
圧をVB1 からVB2 に切り換えたときＣｓに蓄積された電
荷が負荷回路の入力抵抗Ｒ（抵抗値は大きい）を介して
放電するため、Ａ点の電圧が第一の電圧から第二の電圧
まで低下するのに時間がかかり、負荷回路３に供給され
る電圧が所望時間以内に基準電圧VB3 で規定されるＶ０
３に切替わらないという問題が生じてきた。
べき負荷回路３の回路規模を増大させようとすると、図
２に点線で示すように負荷に並列に挿入される浮遊容量
Ｃｓが無視できなくなってきた。従って、Q4のベース電
圧をVB1 からVB2 に切り換えたときＣｓに蓄積された電
荷が負荷回路の入力抵抗Ｒ（抵抗値は大きい）を介して
放電するため、Ａ点の電圧が第一の電圧から第二の電圧
まで低下するのに時間がかかり、負荷回路３に供給され
る電圧が所望時間以内に基準電圧VB3 で規定されるＶ０
３に切替わらないという問題が生じてきた。
【０００４】本発明は上記問題点に鑑み創出されたもの
で、電圧供給回路の出力電圧を短い時間内に第一の電圧
からそれより低い第二の電圧に切替るためのディスチャ
ージ回路を提供することを目的とする。
で、電圧供給回路の出力電圧を短い時間内に第一の電圧
からそれより低い第二の電圧に切替るためのディスチャ
ージ回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】図１は、本発明のディス
チャージ回路の原理構成図である。即ち、上記問題は、
図１に示す如く、電圧供給回路２から負荷回路３へ供給
する電圧が、第一の電圧V01 から該第一の電圧より小さ
い第二の電圧V02 に切替えられる際に負荷回路３の浮遊
容量Ｃsに蓄積されている電荷をディスチャージして上
記切替えを速やかに行わせるためのディスチャージ回路
であって、前記供給電圧の切替と同期して印加される電
源電圧Ｖ1を分圧して第一のしきい値電圧Ｖth1 を作成
する分圧回路11と、該電源電圧Ｖ1 を積分して時定数で
定まる所定時間後に前記第一のしきい値電圧Ｖth1 に達
する第二のしきい値電圧Ｖth2 を発生する積分回路12
と、非反転入力端子に前記第一のしきい値電圧Ｖth1
が、また反転入力端子に前記第二のしきい値電圧Ｖth2
がそれぞれ入力するコンパレータ１と、該コンパレータ
１の出力で制御され前記所定時間だけオンして前記浮遊
容量Ｃs の電荷をディスチャージするスイッチング用の
トランジスタQ3とを有することを特徴とする本発明のデ
ィスチャージ回路により解決される。
チャージ回路の原理構成図である。即ち、上記問題は、
図１に示す如く、電圧供給回路２から負荷回路３へ供給
する電圧が、第一の電圧V01 から該第一の電圧より小さ
い第二の電圧V02 に切替えられる際に負荷回路３の浮遊
容量Ｃsに蓄積されている電荷をディスチャージして上
記切替えを速やかに行わせるためのディスチャージ回路
であって、前記供給電圧の切替と同期して印加される電
源電圧Ｖ1を分圧して第一のしきい値電圧Ｖth1 を作成
する分圧回路11と、該電源電圧Ｖ1 を積分して時定数で
定まる所定時間後に前記第一のしきい値電圧Ｖth1 に達
する第二のしきい値電圧Ｖth2 を発生する積分回路12
と、非反転入力端子に前記第一のしきい値電圧Ｖth1
が、また反転入力端子に前記第二のしきい値電圧Ｖth2
がそれぞれ入力するコンパレータ１と、該コンパレータ
１の出力で制御され前記所定時間だけオンして前記浮遊
容量Ｃs の電荷をディスチャージするスイッチング用の
トランジスタQ3とを有することを特徴とする本発明のデ
ィスチャージ回路により解決される。
【０００６】
【作用】積分回路のＣＲの時定数を適宜に設定すると、
電圧切替後の所定時間の間はスイチング用のトランジス
タQ3がオンとなり負荷回路の浮遊容量Csに蓄積されてい
る第一の電圧と第二の電圧の差分に相当する電荷がこの
トランジスタQ3を介して速やかに放電して、電圧供給回
路の出力は第二の電圧に到達するので、負荷回路への供
給電圧の切替えを迅速に行うことができる。
電圧切替後の所定時間の間はスイチング用のトランジス
タQ3がオンとなり負荷回路の浮遊容量Csに蓄積されてい
る第一の電圧と第二の電圧の差分に相当する電荷がこの
トランジスタQ3を介して速やかに放電して、電圧供給回
路の出力は第二の電圧に到達するので、負荷回路への供
給電圧の切替えを迅速に行うことができる。
【０００７】
【実施例】以下添付図により本発明の実施例を説明す
る。図２は本発明の実施例の回路図である。
る。図２は本発明の実施例の回路図である。
【０００８】図において、１はコンパレータ、Q3はスイ
ッチング用のNPN 形のトランジスタ、２は電圧供給回
路、3 は負荷回路である。コンパレータ１は、共通接続
されたエミッタがエミッタ抵抗Ｒ4 を介して正電源V1に
接続された一対のPNP トランジスタQ1、Q2からなる差動
対で、負荷抵抗R3を有するQ2のベースが反転入力端子、
反対側のQ1のベースが非反転入力端子となっている。正
電源V1は抵抗R1,R2 の直列接続よりなる分圧回路で所定
に分圧され第一のしきい値電圧Ｖth1 として、非反転入
力端子に印加され、またR3とC1とが直列接続された積分
回路の接続点での電圧が第二のしきい値電圧Vth2として
コンパレータの反転入力に印加される。電圧供給回路３
は、前述したとおり図示せぬ切替制御信号によってQ4ベ
ース電位が切り替わることによって、Ａ点の電位が、Ｖ
B1で規定されるV01 からＶB2で規定されるVO2 に変化し
て、負荷回路3 に供給する電圧が切替わる。コンパレー
タ１の電源電圧Ｖ１はこの切替制御信号と同期して印加
されるようになっている。コンパレータ１の出力は負荷
抵抗Ｒ5 から取り出され、ベース抵抗R6を介してスイッ
チング用のトランジタQ3のベースに印加されてQ3がオン
オフ制御される。
ッチング用のNPN 形のトランジスタ、２は電圧供給回
路、3 は負荷回路である。コンパレータ１は、共通接続
されたエミッタがエミッタ抵抗Ｒ4 を介して正電源V1に
接続された一対のPNP トランジスタQ1、Q2からなる差動
対で、負荷抵抗R3を有するQ2のベースが反転入力端子、
反対側のQ1のベースが非反転入力端子となっている。正
電源V1は抵抗R1,R2 の直列接続よりなる分圧回路で所定
に分圧され第一のしきい値電圧Ｖth1 として、非反転入
力端子に印加され、またR3とC1とが直列接続された積分
回路の接続点での電圧が第二のしきい値電圧Vth2として
コンパレータの反転入力に印加される。電圧供給回路３
は、前述したとおり図示せぬ切替制御信号によってQ4ベ
ース電位が切り替わることによって、Ａ点の電位が、Ｖ
B1で規定されるV01 からＶB2で規定されるVO2 に変化し
て、負荷回路3 に供給する電圧が切替わる。コンパレー
タ１の電源電圧Ｖ１はこの切替制御信号と同期して印加
されるようになっている。コンパレータ１の出力は負荷
抵抗Ｒ5 から取り出され、ベース抵抗R6を介してスイッ
チング用のトランジタQ3のベースに印加されてQ3がオン
オフ制御される。
【０００９】次に動作を説明する。電圧切替回路のスイ
ッチＳＷの切替と同期してV1が印加されたとき、第一の
しきい値電圧Vth1は直ちに立ち上がるが、第二のしきい
値電圧はコンデンサC1が非充電のため0Vである。従って
トランジスタQ1はオフ、Q2はオンで、コンパレータの出
力は正電圧となり、スイッチング用のトランジスタQ3は
オンとなる。そして、コンデンサC2の充電により第二の
しきい値電圧Vth2は所定の時定数で上昇して第一のしき
い値電圧Vth1を越えると、電流はQ2からQ1へスイッチし
コンパレータの出力は０Ｖとなり、スイッチング用のト
ランジスタQ3はオフとなる。一方、負荷回路に供給され
るＡ点の電圧は、切替前は最も高い基準電圧VB1 で規定
される第一の電圧V01 にあるが、切替制御信号によっ
て、スイッチＳW が切り替わると、負荷回路３の浮遊容
量Csに蓄積されいる電荷がCsR7で定まる時定数でトラン
ジスタQ3を介してグランドへ放電されて、Ａ点の電位は
急速に低下する。トランジスタＱ３がオンしている時間
は、積分回路のR3とC1の値によって任意に設定できるの
でこの時間を電圧供給回路のＡ点の電位が第一の電圧か
ら第二の電圧に下がるまでの時間と等しくしておく。こ
れによって、スイッチの切替とともに、ディスチャージ
回路がオンして、Ａ点の電位が第一の電圧から第二の電
圧に急速に下がり所定切替時間内に負荷回路に供給する
電圧を所定時間内に切替え、以後はディスチャージ回路
がオフとなるので負荷回路3 には第二の電圧V02 が継続
して供給される。
ッチＳＷの切替と同期してV1が印加されたとき、第一の
しきい値電圧Vth1は直ちに立ち上がるが、第二のしきい
値電圧はコンデンサC1が非充電のため0Vである。従って
トランジスタQ1はオフ、Q2はオンで、コンパレータの出
力は正電圧となり、スイッチング用のトランジスタQ3は
オンとなる。そして、コンデンサC2の充電により第二の
しきい値電圧Vth2は所定の時定数で上昇して第一のしき
い値電圧Vth1を越えると、電流はQ2からQ1へスイッチし
コンパレータの出力は０Ｖとなり、スイッチング用のト
ランジスタQ3はオフとなる。一方、負荷回路に供給され
るＡ点の電圧は、切替前は最も高い基準電圧VB1 で規定
される第一の電圧V01 にあるが、切替制御信号によっ
て、スイッチＳW が切り替わると、負荷回路３の浮遊容
量Csに蓄積されいる電荷がCsR7で定まる時定数でトラン
ジスタQ3を介してグランドへ放電されて、Ａ点の電位は
急速に低下する。トランジスタＱ３がオンしている時間
は、積分回路のR3とC1の値によって任意に設定できるの
でこの時間を電圧供給回路のＡ点の電位が第一の電圧か
ら第二の電圧に下がるまでの時間と等しくしておく。こ
れによって、スイッチの切替とともに、ディスチャージ
回路がオンして、Ａ点の電位が第一の電圧から第二の電
圧に急速に下がり所定切替時間内に負荷回路に供給する
電圧を所定時間内に切替え、以後はディスチャージ回路
がオフとなるので負荷回路3 には第二の電圧V02 が継続
して供給される。
【００１０】
【発明の効果】以上説明した如く、本発明のディスチャ
ージ回路によれば、負荷回路の浮遊容量が増加しても、
電圧供給回路が負荷回路に供給する電圧を短い時間内に
第一の電圧からそれより低い第二の電圧に切替えること
が可能となるとういう効果がある。
ージ回路によれば、負荷回路の浮遊容量が増加しても、
電圧供給回路が負荷回路に供給する電圧を短い時間内に
第一の電圧からそれより低い第二の電圧に切替えること
が可能となるとういう効果がある。
【図１】 本発明のディスチャージ回路の原理構成図
【図２】 本発明の実施例の回路図
１…コンパレータ、11…分圧回路、12…積分回路、2 …
電圧供給回路、3 …負荷回路
電圧供給回路、3 …負荷回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池上 貴義 北海道札幌市中央区北一条西２丁目１番地 富士通北海道デイジタル・テクノロジ株 式会社内
Claims (1)
- 【請求項１】 電圧供給回路２から負荷回路３へ供給す
る電圧が、第一の電圧V01 から該第一の電圧より小さい
第二の電圧V02 に切替えられる際に負荷回路３の浮遊容
量Ｃs に蓄積されている電荷をディスチャージして上記
切替えを速やかに行わせるためのディスチャージ回路で
あって、 前記供給電圧の切替と同期して印加される電源電圧Ｖ1
を分圧して第一のしきい値電圧Ｖth1 を作成する分圧回
路11と、該電源電圧Ｖ1を積分して時定数で定まる所定
時間後に前記第一のしきい値電圧Ｖth1 に達する第二の
しきい値電圧Ｖth2 を発生する積分回路12と、非反転入
力端子に前記第一のしきい値電圧Ｖth1が、また反転入
力端子に前記第二のしきい値電圧Ｖth2 がそれぞれ入力
するコンパレータ１と、該コンパレータ１の出力で制御
され前記所定時間だけオンして前記浮遊容量Ｃs の電荷
をディスチャージするスイッチング用のトランジスタQ3
とを有することを特徴とするディスチャージ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230658A JPH0575415A (ja) | 1991-09-11 | 1991-09-11 | デイスチヤージ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230658A JPH0575415A (ja) | 1991-09-11 | 1991-09-11 | デイスチヤージ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575415A true JPH0575415A (ja) | 1993-03-26 |
Family
ID=16911262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3230658A Withdrawn JPH0575415A (ja) | 1991-09-11 | 1991-09-11 | デイスチヤージ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575415A (ja) |
-
1991
- 1991-09-11 JP JP3230658A patent/JPH0575415A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59108418A (ja) | 信号発生回路 | |
| JPH11308082A (ja) | チョッパ型コンパレータ | |
| JPH0575415A (ja) | デイスチヤージ回路 | |
| JPH0557808B2 (ja) | ||
| JP3036756B2 (ja) | 発振回路 | |
| US3961207A (en) | Output retaining electronic circuit | |
| JP3222308B2 (ja) | 電気信号遅延回路 | |
| US4427901A (en) | Waveform shaping circuit | |
| JPH0526825Y2 (ja) | ||
| JPH03121614A (ja) | 発振回路 | |
| JPH057778Y2 (ja) | ||
| US3665216A (en) | Pulse width modulation detector | |
| JP3743125B2 (ja) | クランプ回路 | |
| SU1267619A1 (ru) | Аналого-цифровой преобразователь | |
| JPS5829635Y2 (ja) | 同期発振回路 | |
| KR0110705Y1 (ko) | 파형 발생 장치 | |
| JPH0114729B2 (ja) | ||
| JPS5910821Y2 (ja) | 電子タイマ | |
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| KR950007840B1 (ko) | 게이트 어레이의 극성 판별회로 | |
| JPS62294974A (ja) | パルス周期検出回路 | |
| JPS6311768Y2 (ja) | ||
| JPS60103724A (ja) | パルス幅変調回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPS58101399U (ja) | サンプルホ−ルド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |