JPH0575559A - 送信装置 - Google Patents
送信装置Info
- Publication number
- JPH0575559A JPH0575559A JP23342491A JP23342491A JPH0575559A JP H0575559 A JPH0575559 A JP H0575559A JP 23342491 A JP23342491 A JP 23342491A JP 23342491 A JP23342491 A JP 23342491A JP H0575559 A JPH0575559 A JP H0575559A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- matrix switch
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 クロスコネクト手段を有し、かつ小型で追従
性がよく安定な変調動作を行うことができる。 【構成】 ディジタル変調器１1 〜１n はｎチャネルの
信号を入力しディジタル信号処理によりこの入力信号に
対して変調し、ディジタルマトリクススイッチ２は回線
制御信号によりパスを決定して伝送路７1 〜７m に出力
する。ディジタルアナログ変換器３11〜３1k、…、３m1
〜３mkはディジタルマトリクススイッチ２の出力をアナ
ログ信号に変換し、周波数変換回路４1 〜４m は伝送路
７1 〜７m の各々の各チャネルに割当られた周波数に変
換し合成して対応する伝送路に出力する。
性がよく安定な変調動作を行うことができる。 【構成】 ディジタル変調器１1 〜１n はｎチャネルの
信号を入力しディジタル信号処理によりこの入力信号に
対して変調し、ディジタルマトリクススイッチ２は回線
制御信号によりパスを決定して伝送路７1 〜７m に出力
する。ディジタルアナログ変換器３11〜３1k、…、３m1
〜３mkはディジタルマトリクススイッチ２の出力をアナ
ログ信号に変換し、周波数変換回路４1 〜４m は伝送路
７1 〜７m の各々の各チャネルに割当られた周波数に変
換し合成して対応する伝送路に出力する。
Description
【０００１】
【産業上の利用分野】本発明は、無線通信の送信装置に
利用する。
利用する。
【０００２】
【従来の技術】図５は従来例の送信装置のブロック構成
図である。
図である。
【０００３】従来、送信装置は、回線の割当を行うクロ
スコネクト手段を有する場合には図５に示すような構成
であった。図５において、アナログ変調器１１０で変調
されたｎチャネルの信号はアナログ素子を基本として構
成されたアナログマトリクススイッチ１２０を用いて入
力信号のパスを中間周波数（ＩＦ）段で切替えることに
より伝送路の割当を行っていた。このときに、変調波の
中間周波数は図５に示すように各アナログ変調器１１０
に個別にＰＬＬ発振器１００を用意して制御信号に基づ
き切替えるか、またはｎ個の局部発振器を使用しスイッ
チでこのｎ個の局部発振器を選択することにより切替を
行っていた。
スコネクト手段を有する場合には図５に示すような構成
であった。図５において、アナログ変調器１１０で変調
されたｎチャネルの信号はアナログ素子を基本として構
成されたアナログマトリクススイッチ１２０を用いて入
力信号のパスを中間周波数（ＩＦ）段で切替えることに
より伝送路の割当を行っていた。このときに、変調波の
中間周波数は図５に示すように各アナログ変調器１１０
に個別にＰＬＬ発振器１００を用意して制御信号に基づ
き切替えるか、またはｎ個の局部発振器を使用しスイッ
チでこのｎ個の局部発振器を選択することにより切替を
行っていた。
【０００４】
【発明が解決しようとする課題】しかし、このような従
来例の送信装置では、クロスコネクト手段を有する場合
に隣接チャネル間干渉および他ルート干渉などの干渉特
性が重要であり、アナログマトリクススイッチを用いた
従来の構成では干渉を防止するためには各信号間アイソ
レーションを十分にとることが必要であるが、スイッチ
間を十分にシールドすることが困難であり、かつ規模が
増大するために小型化ができない問題点があった。
来例の送信装置では、クロスコネクト手段を有する場合
に隣接チャネル間干渉および他ルート干渉などの干渉特
性が重要であり、アナログマトリクススイッチを用いた
従来の構成では干渉を防止するためには各信号間アイソ
レーションを十分にとることが必要であるが、スイッチ
間を十分にシールドすることが困難であり、かつ規模が
増大するために小型化ができない問題点があった。
【０００５】一方、アナログ変調器では固定発振器を用
いて中間周波数を切替える場合にハードウエアの規模が
大きく高価になりデータ信号と同期をとって切替えるこ
とが困難であり、ＰＬＬ発振器を用いた場合でも追従が
遅く出力の影響を受けて周波数が変動する問題点があっ
た。
いて中間周波数を切替える場合にハードウエアの規模が
大きく高価になりデータ信号と同期をとって切替えるこ
とが困難であり、ＰＬＬ発振器を用いた場合でも追従が
遅く出力の影響を受けて周波数が変動する問題点があっ
た。
【０００６】本発明は上記の問題点を解決するもので、
クロスコネクト手段を有し、かつ小型で追従性がよく安
定な変調動作ができる送信装置を提供することを目的と
する。
クロスコネクト手段を有し、かつ小型で追従性がよく安
定な変調動作ができる送信装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明は、１以上の整数
ｎチャネルの信号により変調を行って１以上の整数ｍ本
の伝送路に割当てて送信する送信装置において、上記ｎ
チャネルの信号をそれぞれ入力し、ディジタル信号処理
によりこの入力信号に対して変調を行うｎ個のディジタ
ル変調器と、入力する回線制御信号に基づきこのｎ個の
ディジタル変調器の出力を上記ｍ本の伝送路に割当てる
パスを決定しこの決定されたパスを介して出力するディ
ジタルマトリクススイッチと、このディジタルマトリク
ススイッチからの上記ｍ本の伝送路の各々に対して割当
られたｎ以下の整数ｋチャネルの出力信号をそれぞれア
ナログ信号に変換するｍ×ｋ個のディジタルアナログ変
換器と、このｍ×ｋ個のディジタルアナログ変換器の出
力を組ごとにそれぞれ入力し上記ｍ本の伝送路の各々の
各チャネルに割当てられた周波数に変換し合成して対応
する伝送路に出力するｍ個の周波数変換回路とを備えた
ことを特徴とする。
ｎチャネルの信号により変調を行って１以上の整数ｍ本
の伝送路に割当てて送信する送信装置において、上記ｎ
チャネルの信号をそれぞれ入力し、ディジタル信号処理
によりこの入力信号に対して変調を行うｎ個のディジタ
ル変調器と、入力する回線制御信号に基づきこのｎ個の
ディジタル変調器の出力を上記ｍ本の伝送路に割当てる
パスを決定しこの決定されたパスを介して出力するディ
ジタルマトリクススイッチと、このディジタルマトリク
ススイッチからの上記ｍ本の伝送路の各々に対して割当
られたｎ以下の整数ｋチャネルの出力信号をそれぞれア
ナログ信号に変換するｍ×ｋ個のディジタルアナログ変
換器と、このｍ×ｋ個のディジタルアナログ変換器の出
力を組ごとにそれぞれ入力し上記ｍ本の伝送路の各々の
各チャネルに割当てられた周波数に変換し合成して対応
する伝送路に出力するｍ個の周波数変換回路とを備えた
ことを特徴とする。
【０００８】また、本発明は、上記ｎ個のディジタル変
調器と上記ディジタルマトリクススイッチとの間に挿入
され上記ｎ個のディジタル変調器の出力をそれぞれシリ
アル信号に変換するｎ個のパラレルシリアル変換器を備
え、上記ディジタルマトリクススイッチは上記回線制御
信号に基づきこのｎ個のパラレルシリアル変換器の出力
を上記ｍ本の伝送路に割当てるパスを決定しこの決定さ
れたパスを介してこのｎ個のパラレルシリアル変換器の
出力を出力する手段を含み、上記ディジタルマトリクス
スイッチと上記ｍ×ｋ個のディジタルアナログ変換器と
の間に挿入され上記ディジタルマトリクススイッチから
の上記ｍ本の伝送路の各々に対して割当られたｎ以下の
整数ｋチャネルの出力信号をそれぞれパラレル信号に変
換して上記ｍ×ｋ個のデイジタルアナログ変換器にそれ
ぞれ出力するｍ組のｋ個のシリアルパラレル変換器とを
備えることができる。
調器と上記ディジタルマトリクススイッチとの間に挿入
され上記ｎ個のディジタル変調器の出力をそれぞれシリ
アル信号に変換するｎ個のパラレルシリアル変換器を備
え、上記ディジタルマトリクススイッチは上記回線制御
信号に基づきこのｎ個のパラレルシリアル変換器の出力
を上記ｍ本の伝送路に割当てるパスを決定しこの決定さ
れたパスを介してこのｎ個のパラレルシリアル変換器の
出力を出力する手段を含み、上記ディジタルマトリクス
スイッチと上記ｍ×ｋ個のディジタルアナログ変換器と
の間に挿入され上記ディジタルマトリクススイッチから
の上記ｍ本の伝送路の各々に対して割当られたｎ以下の
整数ｋチャネルの出力信号をそれぞれパラレル信号に変
換して上記ｍ×ｋ個のデイジタルアナログ変換器にそれ
ぞれ出力するｍ組のｋ個のシリアルパラレル変換器とを
備えることができる。
【０００９】
【作用】ｎ個のディシタル変調器はｎチャネルの信号を
それぞれ入力し、ディジタル信号処理によりこの入力信
号に対して変調を行う、ディジタルマトリクススイッチ
は入力する回線制御信号に基づきｎ個のディジタル変調
器の出力をｍ本の伝送路に割当てるパスを決定しこの決
定されたパスを介して出力する。ｍ×ｋ個のディジタル
アナログ変換器はディジタルマトリクススイッチからの
ｍ本の伝送路の各々に対して割当られたｎ以下の整数ｋ
チャネルの出力信号をそれぞれアナログ信号に変換す
る。ｍ個の周波数変換回路はｍ×ｋ個のディジタルアナ
ログ変換器の出力を組ごとに入力しｍ本の伝送路の各々
の各チャネルに割当てられた周波数に変換し合成して対
応する伝送路に出力する。
それぞれ入力し、ディジタル信号処理によりこの入力信
号に対して変調を行う、ディジタルマトリクススイッチ
は入力する回線制御信号に基づきｎ個のディジタル変調
器の出力をｍ本の伝送路に割当てるパスを決定しこの決
定されたパスを介して出力する。ｍ×ｋ個のディジタル
アナログ変換器はディジタルマトリクススイッチからの
ｍ本の伝送路の各々に対して割当られたｎ以下の整数ｋ
チャネルの出力信号をそれぞれアナログ信号に変換す
る。ｍ個の周波数変換回路はｍ×ｋ個のディジタルアナ
ログ変換器の出力を組ごとに入力しｍ本の伝送路の各々
の各チャネルに割当てられた周波数に変換し合成して対
応する伝送路に出力する。
【００１０】以上によりクロスコネクト手段を有し、か
つ小型で追従性がよく安定な変調動作を行うことができ
る。
つ小型で追従性がよく安定な変調動作を行うことができ
る。
【００１１】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明第一実施例送信装置のブロック構成
図である。図２は本発明の送信装置のディジタル変調器
のブロック構成図である。図３は本発明の送信装置の周
波数変換回路のブロック構成図である。
する。図１は本発明第一実施例送信装置のブロック構成
図である。図２は本発明の送信装置のディジタル変調器
のブロック構成図である。図３は本発明の送信装置の周
波数変換回路のブロック構成図である。
【００１２】図１〜図３において、本発明の送信装置の
特徴とするところは、１以上の整数ｎチャネルの信号を
それぞれ入力し、ディジタル信号処理によりこの入力信
号に対して変調を行うｎ個のディジタル変調器１1 〜１
nと、入力する回線制御信号に基づきｎ個のディジタル
変調器１1 〜１n の出力を１以上の整数ｍ本の伝送路７
1 〜７mに割当てるパスを決定しこの決定されたパスを
介して出力するディジタルマトリクススイッチ２と、デ
ィジタルマトリクススイッチ２からのｍ本の伝送路７1
〜７m の各々に対して割当られたｎ以下の整数ｋチャネ
ルの出力信号をそれぞれアナログ信号に変換するｍ×ｋ
個のディジタルアナログ変換器３11〜３1k、…、３m1〜
３mkと、ｍ×ｋ個のディジタルアナログ変換器３11〜３
1k、…、３m1〜３mkの出力を組ごとにそれぞれ入力しｍ
本の伝送路７1 〜７m の各々の各チャネルに割当てられ
た周波数に変換し合成して対応する伝送路に出力するｍ
個の周波数変換回路４1 〜４m とを備えたことにある。
特徴とするところは、１以上の整数ｎチャネルの信号を
それぞれ入力し、ディジタル信号処理によりこの入力信
号に対して変調を行うｎ個のディジタル変調器１1 〜１
nと、入力する回線制御信号に基づきｎ個のディジタル
変調器１1 〜１n の出力を１以上の整数ｍ本の伝送路７
1 〜７mに割当てるパスを決定しこの決定されたパスを
介して出力するディジタルマトリクススイッチ２と、デ
ィジタルマトリクススイッチ２からのｍ本の伝送路７1
〜７m の各々に対して割当られたｎ以下の整数ｋチャネ
ルの出力信号をそれぞれアナログ信号に変換するｍ×ｋ
個のディジタルアナログ変換器３11〜３1k、…、３m1〜
３mkと、ｍ×ｋ個のディジタルアナログ変換器３11〜３
1k、…、３m1〜３mkの出力を組ごとにそれぞれ入力しｍ
本の伝送路７1 〜７m の各々の各チャネルに割当てられ
た周波数に変換し合成して対応する伝送路に出力するｍ
個の周波数変換回路４1 〜４m とを備えたことにある。
【００１３】また、ディジタル変調器１は、マッピング
回路１１、ディジタルフィルタ１２、キャリア発生器１
３、ディジタル乗算器１４およびディジタル加算器１５
を含む。
回路１１、ディジタルフィルタ１２、キャリア発生器１
３、ディジタル乗算器１４およびディジタル加算器１５
を含む。
【００１４】さらに、周波数変換回路４は、高調波除去
用バンドパスフィルタ４１、ミキサ４２、局部発振器４
３、ハンブリッド４４およびチャネル用バンドパスフィ
ルタ４５を含む。
用バンドパスフィルタ４１、ミキサ４２、局部発振器４
３、ハンブリッド４４およびチャネル用バンドパスフィ
ルタ４５を含む。
【００１５】このような構成の送信装置の動作について
説明する。
説明する。
【００１６】図１〜図３において、ディジタル変調器１
はｎチャネルの入力信号の変調演算を行う。ディジタル
マトリクススイッチ２はディジタル変調器１の出力ｘビ
ットの演算結果を入力し、回線制御信号に応じて設定さ
れた出力からデータを出力する。ディジタルアナログ変
換器３はディジタルマトリクススイッチ２の出力データ
をディジタルアナログ変換し同一中間周波数の変調波を
出力する。周波数変換回路４はディジタルアナログ変換
器３の出力変調波を無線周波数帯（ＲＦ帯）に周波数変
換して各伝送路７に送出する。このとき周波数変換回路
４に特定のキャリア周波数を割当てる。上述のようにし
てディジタル変調器１から得られる信号をディジタルマ
トリクススイッチ２を用いてディジタルアナログ変換器
３に割当てるだけでアナログ回路のスイッチ動作を行わ
ずに送信出力を得ることができる。
はｎチャネルの入力信号の変調演算を行う。ディジタル
マトリクススイッチ２はディジタル変調器１の出力ｘビ
ットの演算結果を入力し、回線制御信号に応じて設定さ
れた出力からデータを出力する。ディジタルアナログ変
換器３はディジタルマトリクススイッチ２の出力データ
をディジタルアナログ変換し同一中間周波数の変調波を
出力する。周波数変換回路４はディジタルアナログ変換
器３の出力変調波を無線周波数帯（ＲＦ帯）に周波数変
換して各伝送路７に送出する。このとき周波数変換回路
４に特定のキャリア周波数を割当てる。上述のようにし
てディジタル変調器１から得られる信号をディジタルマ
トリクススイッチ２を用いてディジタルアナログ変換器
３に割当てるだけでアナログ回路のスイッチ動作を行わ
ずに送信出力を得ることができる。
【００１７】上述のように、本実施例はディジタル変調
器を用いて入力信号に対して同一の中間周波数で変調
し、アナログ信号に変換する前のディジタル信号をディ
ジタルマトリクススイッチで切替えて伝送路の割当を行
い、その出力をティジタルアナログ変換器を用いてアナ
ログ信号に変換して周波数変換することにより、アナロ
グ回路のスイッチ動作を行わず無調整化が図れ、小型で
追従性がよく安定な変調動作を行うことかできる。
器を用いて入力信号に対して同一の中間周波数で変調
し、アナログ信号に変換する前のディジタル信号をディ
ジタルマトリクススイッチで切替えて伝送路の割当を行
い、その出力をティジタルアナログ変換器を用いてアナ
ログ信号に変換して周波数変換することにより、アナロ
グ回路のスイッチ動作を行わず無調整化が図れ、小型で
追従性がよく安定な変調動作を行うことかできる。
【００１８】図４は本発明第二実施例送信装置のブロッ
ク構成図である。図４において、パラレルシリアル変換
器５はディジタル変調器１からの出力をシリアルデータ
に変換したのちにディジタルマトリックススイッチ２に
出力する。一方、ディジタルマトリクススイッチ２の出
力側ではシリアルパラレル変換器６はディジタルマトリ
クススイッチ２の出力をパラレルデータに再変換してデ
ィジタルアナログ変換器３に出力する。これによりディ
ジタルマトリクススイッチ２の回路規模をさらに低減す
ることができる。
ク構成図である。図４において、パラレルシリアル変換
器５はディジタル変調器１からの出力をシリアルデータ
に変換したのちにディジタルマトリックススイッチ２に
出力する。一方、ディジタルマトリクススイッチ２の出
力側ではシリアルパラレル変換器６はディジタルマトリ
クススイッチ２の出力をパラレルデータに再変換してデ
ィジタルアナログ変換器３に出力する。これによりディ
ジタルマトリクススイッチ２の回路規模をさらに低減す
ることができる。
【００１９】
【発明の効果】以上説明したように、本発明は、クロス
コネクト手段を有し、かつ小型で追従性がよく安定な変
調動作ができる優れた効果がある。また、ディジタルマ
トリクスを使用するので信号間のクロストークが小さく
なる利点がある。
コネクト手段を有し、かつ小型で追従性がよく安定な変
調動作ができる優れた効果がある。また、ディジタルマ
トリクスを使用するので信号間のクロストークが小さく
なる利点がある。
【図１】本発明第一実施例送信装置のブロック構成図。
【図２】本発明第一実施例送信装置のディジタル変調器
のブロック構成図。
のブロック構成図。
【図３】本発明第一実施例送信装置の周波数変換回路の
ブロック構成図。
ブロック構成図。
【図４】本発明第二実施例送信装置のブロック構成図。
【図５】従来例の送信装置のブロック構成図。
１、１1 〜１n ディジタル変調器 ２ ディジタルマトリクススイッチ ３11〜３1k、３21〜３2k、…、３m1〜３mk ディジタル
アナログ変換器 ４、４1 〜４m 周波数変換回路 ５1 〜５n パラレルシリアル変換器 ６11〜６1k、６21〜６2k、…、６m1〜６mk シリアルパ
ラレル変換器 ７1 〜７m 伝送路 １１ マッピング回路 １２ ディジタルフィルタ １３ キャリア発生器 １４ ディジタル乗算器 １５ ディジタル加算器 ４１1 〜４１k 高調波除去用バンドパスフィルタ ４２1 〜４２k ミキサ ４３1 〜４３k 局部発振器 ４４ ハイブリッド ４５ チャネル用バンドパスフィルタ １００1 〜１００n ＰＬＬ発振器またはｎチャネル局
部発振器 １１０1 〜１１０n アナログ変調器 １２０ アナログマトリクススイッチ １３０1 〜１３０m チャネル用バンドパスフィルタ Ａ ベースバンド信号入力 Ｂ 回線制御信号入力 Ｃ ディジタル変調器出力 Ｄ 周波数変換回路入力信号（ディジタルアナログ変換
器出力） Ｅ 送信出力
アナログ変換器 ４、４1 〜４m 周波数変換回路 ５1 〜５n パラレルシリアル変換器 ６11〜６1k、６21〜６2k、…、６m1〜６mk シリアルパ
ラレル変換器 ７1 〜７m 伝送路 １１ マッピング回路 １２ ディジタルフィルタ １３ キャリア発生器 １４ ディジタル乗算器 １５ ディジタル加算器 ４１1 〜４１k 高調波除去用バンドパスフィルタ ４２1 〜４２k ミキサ ４３1 〜４３k 局部発振器 ４４ ハイブリッド ４５ チャネル用バンドパスフィルタ １００1 〜１００n ＰＬＬ発振器またはｎチャネル局
部発振器 １１０1 〜１１０n アナログ変調器 １２０ アナログマトリクススイッチ １３０1 〜１３０m チャネル用バンドパスフィルタ Ａ ベースバンド信号入力 Ｂ 回線制御信号入力 Ｃ ディジタル変調器出力 Ｄ 周波数変換回路入力信号（ディジタルアナログ変換
器出力） Ｅ 送信出力
Claims (2)
- 【請求項１】 １以上の整数ｎチャネルの信号により変
調を行って１以上の整数ｍ本の伝送路に割当てて送信す
る送信装置において、 上記ｎチャネルの信号をそれぞれ入力し、ディジタル信
号処理によりこの入力信号に対して変調を行うｎ個のデ
ィジタル変調器と、入力する回線制御信号に基づきこの
ｎ個のディジタル変調器の出力を上記ｍ本の伝送路に割
当てるパスを決定しこの決定されたパスを介して出力す
るディジタルマトリクススイッチと、このディジタルマ
トリクススイッチからの上記ｍ本の伝送路の各々に対し
て割当られたｎ以下の整数ｋチャネルの出力信号をそれ
ぞれアナログ信号に変換するｍ×ｋ個のディジタルアナ
ログ変換器と、このｍ×ｋ個のディジタルアナログ変換
器の出力を組ごとにそれぞれ入力し上記ｍ本の伝送路の
各々の各チャネルに割当てられた周波数に変換し合成し
て対応する伝送路に出力するｍ個の周波数変換回路とを
備えたことを特徴とする送信装置。 - 【請求項２】 上記ｎ個のディジタル変調器と上記ディ
ジタルマトリクススイッチとの間に挿入され上記ｎ個の
ディジタル変調器の出力をそれぞれシリアル信号に変換
するｎ個のパラレルシリアル変換器を備え、 上記ディジタルマトリクススイッチは上記回線制御信号
に基づきこのｎ個のパラレルシリアル変換器の出力を上
記ｍ本の伝送路に割当てるパスを決定しこの決定された
パスを介してこのｎ個のパラレルシリアル変換器の出力
を出力する手段を含み、 上記ディジタルマトリクススイッチと上記ｍ×ｋ個のデ
ィジタルアナログ変換器との間に挿入され上記ディジタ
ルマトリクススイッチからの上記ｍ本の伝送路の各々に
対して割当られたｎ以下の整数ｋチャネルの出力信号を
それぞれパラレル信号に変換して上記ｍ×ｋ個のデイジ
タルアナログ変換器に出力するｍ組のｋ個のシリアルパ
ラレル変換器とを備えた請求項１記載の送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233424A JP2835658B2 (ja) | 1991-09-12 | 1991-09-12 | 送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233424A JP2835658B2 (ja) | 1991-09-12 | 1991-09-12 | 送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575559A true JPH0575559A (ja) | 1993-03-26 |
| JP2835658B2 JP2835658B2 (ja) | 1998-12-14 |
Family
ID=16954842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233424A Expired - Fee Related JP2835658B2 (ja) | 1991-09-12 | 1991-09-12 | 送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835658B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8374258B2 (en) | 2007-11-14 | 2013-02-12 | Sony Corporation | Transmission device, reception device, communication system, transmission method and program |
-
1991
- 1991-09-12 JP JP3233424A patent/JP2835658B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8374258B2 (en) | 2007-11-14 | 2013-02-12 | Sony Corporation | Transmission device, reception device, communication system, transmission method and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2835658B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6009130A (en) | Multiple access digital transmitter and receiver | |
| FI111422B (fi) | Lähetin, siirtomenetelmä ja vastaanotin | |
| US5812605A (en) | Multi-channel digital transceiver and method | |
| EP0534255B1 (en) | Multiple use digital transmitter/transceiver with time multiplexing | |
| US6014366A (en) | Variable-bandwidth frequency division multiplex communication system | |
| JPH04296684A (ja) | デジタルビーム形成ネットワーク及びデジタルビーム形成方法 | |
| EP0800737B1 (en) | Multiple access digital transmitter and receiver | |
| US3676598A (en) | Frequency division multiplex single-sideband modulation system | |
| CN106034265B (zh) | 用于无源光网络中的混合复用/解复用的方法及装置 | |
| CN101924729A (zh) | 调制方法及装置 | |
| KR100384434B1 (ko) | 변조를 실행하는 방법 및 장치 | |
| JPH08181661A (ja) | 無線信号伝送装置 | |
| JP2835658B2 (ja) | 送信装置 | |
| KR100696335B1 (ko) | 코드 분할 다중 방식 이동통신 기지국 시스템의 무선주파수 송신장치 | |
| EP1887685B1 (en) | Apparatus and method of generating a plurality of synchronized radio frequency signals | |
| JP7272055B2 (ja) | 送信機及び方法 | |
| JP2920221B2 (ja) | 基地局送信装置 | |
| KR100210633B1 (ko) | 업변환/변조장치및방법과,다중액세스디지탈송신기 | |
| JPH07321869A (ja) | デュアルモード無線周波数ベースバンド制御装置、無線周波数インタフェース回路、および複数個の無線周波数送信機アーキテクチャを選択的に制御する方法 | |
| JP2834009B2 (ja) | マルチモード位相変調器 | |
| JPH06318923A (ja) | 一括変調器 | |
| CN120415977A (zh) | 发射电路和发射机 | |
| KR100305761B1 (ko) | 코드분할다중방식다중채널단말기와그운용방법 | |
| JP2003046471A (ja) | Ｏｆｄｍ送信回路 | |
| KR100253048B1 (ko) | 클럭위상제어 부호분할다중방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071009 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081009 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091009 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |