JPH0576183B2 - - Google Patents

Info

Publication number
JPH0576183B2
JPH0576183B2 JP63187900A JP18790088A JPH0576183B2 JP H0576183 B2 JPH0576183 B2 JP H0576183B2 JP 63187900 A JP63187900 A JP 63187900A JP 18790088 A JP18790088 A JP 18790088A JP H0576183 B2 JPH0576183 B2 JP H0576183B2
Authority
JP
Japan
Prior art keywords
inner lead
film carrier
etching
shape
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63187900A
Other languages
English (en)
Other versions
JPH0237736A (ja
Inventor
Norio Okabe
Osamu Yoshioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP63187900A priority Critical patent/JPH0237736A/ja
Publication of JPH0237736A publication Critical patent/JPH0237736A/ja
Publication of JPH0576183B2 publication Critical patent/JPH0576183B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体装置用フイルムキヤリアの製造
方法に関する。
<従来の技術> 半導体素子の実装技術においては、一定水準以
上の性能を持つ製品を高速で量産するために自動
化が図られている。
この自動化を目的として開発された半導体素子
の実装技術の一つに、長尺のフイルムキヤリアに
ワイヤレスボンデイングにより半導体素子を組込
んでゆくTAB(Tape Automated Bonding)方
式がある。
このTABでは、半導体素子の各電極端子にバ
ンプを設け、このバンプと対応するフイルムキヤ
リアのインナーリードとをボンデイングツールに
より熱圧着した後、絶縁性の流動レジンによりポ
ツテイング封止され、さらに表面保護コートが施
されるという操作が連続的に行なわれる。
ところで、このようなTABに用いられるフイ
ルムキヤリアは、通常、下記の方法にて製造され
る。
まず、ポリイミド樹脂、ポリエステル樹脂等の
可撓性の絶縁フイルムに、デバイスホールやスプ
ロケツトホール等の必要な貫通孔を打ち抜き等に
て形成し、そのフイルム上に銅箔等の導体箔を貼
着する。
次いで、この導体箔にフオトレジスト液を塗
布、乾燥する。その後、所定パターンのフオトマ
スクを用いてフオトレジストを露光・現像し、所
定パターン形状のフオトレジスト層を形成する。
次いで、前記フオトレジスト層をマスクとして
エツチング液を吹き付け、不要部の素材金属を溶
解除去し、所定のパターンのリードフレームを形
成し、最後に不要となつたレジスト膜を剥離除去
することにより製造される。
そして、このようなフイルムキヤリアにおいて
は、半導体素子と結線されるインナーリードは、
通常、デバイス孔内に矩形の片持梁状に形成され
る。
<発明が解決すべき課題> ところがこのようなフオトエツチング法よるフ
イルムキヤリアの製造方法においては、パターン
ニングされたフオトレジスト層のうち先端部分の
フオトレジスト層にエツチング液の流入を防ぐレ
ジストパターンが無い。
そのため、特にインナーリードの先端部分は金
属薄板とフオトレジスト層との隙間からエツチン
グ液が流入し易く、第5a図に示されるように、
A−A′線で示されるインナーリード4の先端部
ほどサイドエツチ量(フオトレジスト層4内側へ
の面方向のエツチング量)が大きくなり、インナ
ーリード4の先端部15が針状の形状になつてし
まい、半導体素子とのボンデイングに必要な寸
法、形状の精度を得ることが困難であるという問
題があつた。
また、インナーリード先端部15を正確な寸
法・形状とするために、第5b図に示されるよう
にサイドエツチ量を考慮して、フオトレジスト層
6をインナーリード4の先端部分ほど巾広にした
り、インナーリード4の先端角部に当る部分のフ
オトレジスト層6に、サイドエツチを抑制するた
めの種々の形状の突起17を設ける等の補正を加
える方法も行われている。
しかし、このような補正法は一般にフオトマス
クの形状設計、原板の作成等に複雑な操作を必要
とする。
また、目的とするフイルムキヤリアのパターン
に応じフオトレジスト層の形状(フオトマスクの
形状)を変える必要があるため、最適なインナー
リード形状を得るためには、試行錯誤的にエツチ
ングによる確認実験とフオトマスク形状の修正作
業を繰返す必要があり非常に手間がかかる。
さらに、フイルムキヤリアの多ピン化に伴ない
各リード間のピツチ巾が狭くなり、ピツチ寸法
120〜100μm以下の微細なパターンが要求される
ため、事実上、第5b図に示されるようなフオト
レジスト層の形状(フオトマスクの形状)の補正
によるインナーリード形状の補正自体が不可能と
なつてきている。
そのため、インナーリード先端部が正確な寸
法・形状を有するフイルムキヤリアを、容易に製
造できるフイルムキヤリアの製造方法の開発が望
まれている。
本発明の目的は、前記従来技術の問題点を解決
することにあり、フオトレジスト層の形状(フオ
トマスクの形状)による複雑かつ困難な補正を必
要とせず、インナーリード部の寸法・形状を精度
よく制御し、生産性およびボンデイングの信頼性
を大幅に向上することのできるフイルムキヤリア
を製造することができる、半導体装置用フイルム
キヤリアの製造方法を提供することにある。
<課題を解決するための手段> 前記の目的を達成するために、本発明は、可撓
性の絶縁フイルム上に、半導体素子を配設するた
めのデバイス孔を設け、次いで導体箔を貼着した
後、この導体箔をエツチング加工することによ
り、前記デバイス孔内部に突出した半導体素子と
結線される片持梁状のインナーリードを有する所
定のリードパターンの半導体装置用フイルムキヤ
リアを製造するに際し、前記エツチング加工によ
り得られる前記片持梁状のインナーリードの寸法
を最終の所定寸法より長く形成し、前記エツチン
グ加工後に前記片持梁状のインナーリードの先端
部を切断して所定の長さに加工することを特徴と
する半導体装置用フイルムキヤリアの製造方法を
提供する。
以下、本発明の半導体装置用フイルムキヤリア
の製造方法について詳細に説明する。
本発明の半導体装置用フイルムキヤリアの製造
方法は、可撓性の絶縁フイルムにデバイス孔、ス
プロケツト孔等の必要な貫通孔を開け、このフイ
ルムに導体箔を貼着し、この導体箔をエツチング
加工にて加工し、半導体素子と電気的に接続され
るインナーリードと、アウターリードを有するリ
ードパターンを形成したものである。
第1図に本発明の製造方法にて得られる、半導
体装置用フイルムキヤリアの一例が示される。
第1図に示されるフイルムキヤリア10は、可
撓性の絶縁フイルム1に、半導体素子が配設され
るデバイス孔2および絶縁フイルム1を搬送する
ためのスプロケツト孔3を例えばプレス法により
形成し、次いでこれに接着剤を用いて銅箔を接着
し、この銅箔をフオトレジストを用いたエツチン
グ加工により加工し、所定のパターンのインナー
リード4およびアウターリード5を形成したもの
である。
ここで、本発明の製造方法においては、このエ
ツチング加工の際に、半導体素子と結線されるイ
ンナーリード4の寸法を最終の所定寸法より長く
形成し、後にその先端部をプレス切断等にて切断
することにより所定の寸法に加工するものであ
る。
本発明に用いる可撓性の絶縁フイルム1は、可
撓性の絶縁フイルムであれば特に制限はなく、ポ
リイミド樹脂、ポリエチレン樹脂、ポリエステル
樹脂、可撓性エポキシ樹脂、紙類等、通常のフイ
ルムキヤリアに用いられるものはいずれも使用可
能である。
このような可撓性の絶縁フイルム1にデバイス
孔2等の貫通孔を開ける手段も、プレス切断等の
公知の方法によればよい。
次いで、このような可撓性の絶縁フイルムに導
体箔を貼着する。
用いる導体箔は通常のフイルムキヤリアに用い
られるものはいずれも適用可能であり、一般的に
は銅、銅合金箔が用いられるが、必要に応じて
鉄、Al、ニツケル等の金属箔や、これらの合金
箔も好適に用いることができる。
なお、このような導体箔の厚みは10〜70μm程
度である。
また、用いる接着剤はエポキシ系接着剤等、通
常のフイルムキヤリア製造に用いられるものはい
ずれも適用可能である。
次いで、本発明の製造方法は、この導体箔をエ
ツチング加工するものであるが、この際に、半導
体素子と結線される片持梁状のインナーリード4
の寸法を最終の所定寸法より長く形成し、後にそ
の先端部をプレス切断等にて切断することにより
所定の寸法に加工するものである。
本発明に用いられるエツチング加工法は特に制
限はないが、微細パターンの形成が容易である、
加工精度が高い等の点で、フオトエツチングを用
いることが好ましい。
エツチング加工においては、まず前記の導体箔
の表面にフオトレジストを塗布する。
適用可能なフオトレジストには特に制限はなく
通常に市販されているものを用いればよい。
また、ポジ形、ネガ形いずれのものを用いても
よい。
具体的には、AZ−111S(ヘキスト社)、MP−
111S(シプレイ社)、PMER(東京応化工業)等が
例示される。
フオトレジストの塗布方法は、必要に応じ各種
の溶剤により粘度を調整し、ロールコート、デイ
ツプコート等公知の方法にて塗布すればよく、中
でもロールコートは好適に適用される。
次いで、所定パターンのレジスト層を形成する
ために、フオトマスクを用い塗布したフオトレジ
ストを露光・現像し、所定パターンのレジスト層
を得る。
本発明の製造方法においては、エツチング加工
により形成される片持梁状のインナーリード4は
最終の所定寸法より長く形成されるものであるの
で、第2図に示されるように、得られるレジスト
層6は、インナーリード4の最終の所定寸法であ
るA−A′線よりも長くなるように(素子配設側
に延長して)形成する。
ここで、本発明の製造方法では、初めにエツチ
ング加工により形成される片持梁状のインナーリ
ード4は、最終の所定寸法より長く形成され、後
にその先端部を所定長(第2図においてはA−
A′の長さ)に切断する。
従つて、先端部におけるサイドエツチの影響を
考慮する必要がないので、前記の第5b図に示さ
れるようなレジスト層6のレジストパターンによ
る先端部形状の特別な補正は不要であり、レジス
トパターンはインナーリード4の巾方向のサイド
エツチ量dのみを考慮すればよいので、非常に容
易にレジスト層6を形成することができる。
なお、現像での不要部分のフオトレジストの除
去は、用いたフオトレジストの種類に応じて、各
種の現像液を用いて溶解除去すればよい。
次いで、レジスト層6の形成されない導体箔の
露出部分をエツチング液にて溶解除去し、所定の
パターンを有するフイルムキヤリアを得る。
本発明の製造方法においては、前記したように
レジスト層6を調整し、エツチング加工により得
られる片持梁状のインナーリード4は第2図に示
されるように、A−A′線より半導体素子配設側
の先端部7の分だけその最終の所定寸法よりも長
く形成される。
従つて、形成されたインナーリード4は、先端
部7はサイドエツチの影響を受け針状の形状を有
しているが、最終の所定寸法であるA−A′線の
位置は、巾方向のサイドエツチ量dの影響しか受
けていない。
なお、このような先端部7は、その長さがデバ
イス孔2の中心方向に向つて500μm以上あること
が好ましく、この時、後の先端部7の切断によ
り、インナーリード4の先端部分が正確な形状・
寸法を有するフイルムキヤリア10を得ることが
できる。また、前記のレジスト層6もこれに応じ
て形成されるのが好ましい。
本発明においてエツチング処理に用いられるエ
ツチング液は、用いる導体箔の組成に応じ適宜決
定すればよく、例えば導体箔として銅箔を用いた
際には、塩化第二銅液、塩化第二鉄液等が用いら
れる。
このようなエツチング処理に際して、温度、圧
力、エツチング速度、エツチング液の排除効率等
の各種のエツチング条件は、エツチングの精度が
高くなるよう各種の条件を適宜決定すればよい。
エツチング処理の終了後、レジスト層6を剥離
除去し、所定長よりも長く形成された片持梁状の
インナーリード4の先端部7を切断し、インナー
リード4を所定の長さにする。
ここで、前記したように、インナーリード4の
先端部7はサイドエツチの影響を受け針状の形状
となつてしまつているが、A−A′線で示される
最終の所定寸法の部分は、巾方向のサイドエツチ
量dのみの影響しか受けていない。
従つて、エツチング加工にてインナーリード4
をあらかじめ最終の所定寸法より長く形成してお
き、その先端部7を所定の長さ(A−A′線)に
て切断することにより、インナーリード4は第3
図に示されるように先端部分が正確な寸法・形状
を有するボンデイング適した良好なものとなり、
デバイス孔2に半導体素子を実装した際に、ボン
デイングを良好かつ正確に行うことが可能とな
る。
先端部7を切断する方法は特に制限はなく、プ
レス切断、カツターによる切断、放電加工、レー
ザー加工等各種の方法が適用可能であるが、生産
性の点でプレス切断を用いるのが好ましい。
なお、本発明の製造方法においては、先端部7
の切断は、レジスト層6の剥離除去の前に行なつ
てもよい。
<実施例> 以下に、本発明の半導体用フイルムキヤリアの
製造方法の具体的実施例を挙げ、本発明を具体的
に説明する。
(実施例) 下記の方法にて、第1図に示されるようなフイ
ルムキヤリア10(ピンは省略する)を製造し
た。
厚さ125μmのポリイミドの一面にエポキシ接着
剤を設けた可撓性の絶縁フイルム1に、プレス法
によりデバイス孔2およびスプロケツト孔3を穿
孔し、この絶縁フイルム1に、厚さ35μmの銅箔
を貼着した。
この銅箔に、フオトレジスト(MP−111S、シ
プレイ社製)をロールコートを用いて塗布した。
次いで、フオトマスクを通して前記のフオトレ
ジストを露光し、アルカリ系現像液を用いて余分
なフオトレジストを溶解除去し、所定のパターン
のレジスト層6を形成した。ここで、インナーリ
ードの先端部のレジスト層6は、第2図にA−
A′線で示されるインナーリードの最終の所定寸
法より約800μmデバイス孔2中心方向に長いもの
であつた。
その後、エツチング液として塩化第二銅液を用
いてエツチング処理を行い、不要部分の銅箔を溶
解除去し、絶縁フイルムに連結したアウターリー
ド5およびインナーリード4を有する100ピンの
フイルムキヤリア10を得た。
ここで、インナーリード4の先端形状は、第2
図に示されるようなものであつた。
エツチング処理終了後、レジスト層6を剥離除
去し、ついで、プレスにより第2図A−A′線に
て先端部7を切断除去した。
このようにして得られたフイルムキヤリア10
は、インナーリード4の先端部分の形状が第3図
に示されるようなボンデイングに好適な正確な矩
形形状であり、また、インナーリード4の巾、長
さ共に所定の寸法を有する良好なものであつた。
<発明の効果> 本発明の半導体用フイルムキヤリアの製造方法
によれば、形成するフオトレジスト層の形状(フ
オトマスクの形状)による複雑かつ困難な補正を
行う必要なしに、100ピン級以上の多ピンのもの
でも、容易に正確な寸法・形状のインナーリード
部を有するフイルムキヤリアを製造することがで
きる。
また、本発明の製造方法にて得られたフイルム
キヤリアは、インナーリードの寸法・形状が正確
でかつ、ボンデイングに適した、例えば矩形状の
形状のものが得られるので、フイルムキヤリアの
インナーリードと半導体素子との接続を確実に行
うことができ、信頼性の高い半導体素子を得るこ
とができる。
さらに、金属溶解に伴なうエツチング液の劣化
に対しても、エツチング速度の低下に応じてエツ
チング時間を変えるだけで、インナーリードの先
端形状に悪影響を与えることなく対応できるの
で、一定形状のフイルムキヤリアを安定的に製造
することができる。
【図面の簡単な説明】
第1図は、本発明の半導体装置用フイルムキヤ
リアの製造方法にて製造されるフイルムキヤリア
の一例の平面図である。第2図は、本発明の半導
体装置用フイルムキヤリアの製造方法の一実施例
を示す部分拡大平面図である。第3図は、本発明
の半導体装置用フイルムキヤリアの製造方法で製
造されるフイルムキヤリアのインナーリード先端
部を示す部分拡大平面図である。第4a図および
第4b図は、従来の半導体装置用フイルムキヤリ
アの製造方法を示す部分拡大平面図である。 符号の説明、10……フイルムキヤリア、1…
…絶縁フイルム、2……デバイス孔、3……スプ
ロケツト孔、4……インナーリード、5……アウ
ターリード、6,13……レジスト層、7,15
……先端部。

Claims (1)

    【特許請求の範囲】
  1. 1 可撓性の絶縁フイルム上に、半導体素子を配
    設するためのデバイス孔を設け、次いで導体箔を
    貼着した後、この導体箔をエツチング加工するこ
    とにより、前記デバイス孔内部に突出した半導体
    素子と結線される片持梁状のインナーリードを有
    する所定のリードパターンの半導体装置用フイル
    ムキヤリアを製造するに際し、前記エツチング加
    工により得られるに前記片持梁状のインナーリー
    ドの寸法を最終の所定寸法より長く形成し、前記
    エツチング加工後に前記片持梁状のインナーリー
    ドの先端部を切断して所定の長さに加工すること
    を特徴とする半導体装置用フイルムキヤリアの製
    造方法。
JP63187900A 1988-07-27 1988-07-27 半導体装置用フィルムキャリアの製造方法 Granted JPH0237736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63187900A JPH0237736A (ja) 1988-07-27 1988-07-27 半導体装置用フィルムキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63187900A JPH0237736A (ja) 1988-07-27 1988-07-27 半導体装置用フィルムキャリアの製造方法

Publications (2)

Publication Number Publication Date
JPH0237736A JPH0237736A (ja) 1990-02-07
JPH0576183B2 true JPH0576183B2 (ja) 1993-10-22

Family

ID=16214162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63187900A Granted JPH0237736A (ja) 1988-07-27 1988-07-27 半導体装置用フィルムキャリアの製造方法

Country Status (1)

Country Link
JP (1) JPH0237736A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156460U (ja) * 1979-04-26 1980-11-11

Also Published As

Publication number Publication date
JPH0237736A (ja) 1990-02-07

Similar Documents

Publication Publication Date Title
JPS5826828B2 (ja) テ−プキヤリアの製造方法
US4289575A (en) Method of making printed wiringboards
JPH0237736A (ja) 半導体装置用フィルムキャリアの製造方法
JP3509239B2 (ja) リードレスチップキャリア及びその製造方法
JPH0669638A (ja) プリント配線板のランド部構造
JPH0574865A (ja) テープキヤリアの製造方法
JP2784569B2 (ja) メッキ回路体、メッキ回路積層体、プリント回路体及びそれらの製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JPH0671058B2 (ja) 微少点状めっき部を有するリ−ドフレ−ムの製造方法
JP2637175B2 (ja) 半導体用多ピンリードフレームの製造方法
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JPH0574863A (ja) テープキヤリアの製造方法
JP3081332B2 (ja) Icチップ搭載部品の製造方法
JP2661280B2 (ja) テープキャリヤの構造
JP2958421B2 (ja) Tabテープ製造方法
JPH0336319B2 (ja)
JPH0574864A (ja) テープキヤリアの製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JPS62261137A (ja) テープキャリアの製造方法
JP2509351Y2 (ja) 配線基材
JPS622644A (ja) 支持体付きリ−ドフレ−ムの製造方法
JPH036886A (ja) 印刷配線用マスクの製造方法
JPH03129747A (ja) Tab用テープキャリア
JP2010192530A (ja) 半導体装置用テープキャリアの製造方法
JPH0541412A (ja) テープキヤリアとその製造方法及びそれを用いる電子部品の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees