JPS5826828B2 - テ−プキヤリアの製造方法 - Google Patents

テ−プキヤリアの製造方法

Info

Publication number
JPS5826828B2
JPS5826828B2 JP53049430A JP4943078A JPS5826828B2 JP S5826828 B2 JPS5826828 B2 JP S5826828B2 JP 53049430 A JP53049430 A JP 53049430A JP 4943078 A JP4943078 A JP 4943078A JP S5826828 B2 JPS5826828 B2 JP S5826828B2
Authority
JP
Japan
Prior art keywords
metal foil
tape
bump
resist pattern
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53049430A
Other languages
English (en)
Other versions
JPS54141561A (en
Inventor
信一 若林
誠一 田淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP53049430A priority Critical patent/JPS5826828B2/ja
Priority to US06/032,666 priority patent/US4259436A/en
Publication of JPS54141561A publication Critical patent/JPS54141561A/ja
Publication of JPS5826828B2 publication Critical patent/JPS5826828B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/453Leadframes comprising flexible metallic tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • H10W70/047Attaching leadframes to insulating supports, e.g. for tape automated bonding [TAB]

Landscapes

  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】 本発明は金属箔と可撓性絶縁テープを貼り合わせたテー
プキャリアの製造方法に関し、更に詳しくは金属リード
の先端に金属バンプを備えることによりバンプを持たな
い素子とのボンディングを容易にするテープキャリアの
製造方法に関するものである。
ICチップの実装方式は生産性、コスト、信頼性等に重
大な影響を与えるため、非常に重要である。
従来、トランジスターチップやICチップの組み込みに
は主として、ワイアーボンディング方式が行なわれてき
たが、この方式は細線を1本ずつボンディングするため
、作業性が悪く、より迅速なボンディング方式が模型さ
れてきた。
そこで各種のワイアーレスボンディング方式が考案され
てきたが、その最も新しい方式がテープキャリア一方式
である。
この方式ではテープ両端のスプロケットホールをテープ
送りと位置合わせに使用し、作業の自動化がはかれる。
また、ICチップを実装するテープ中央部の孔(キャラ
クタ−ホール)にフィンガー状の銅リード(インナーリ
ード)が突出しているので、チップはウェハー状に配列
されたまま、フェースアップで直接ギヤングボンディン
グにより1シヨツトで接続が完了できる等の利点がある
しかし、このようなテープキャリアーを使用するために
は、従来、ICチップにボンディング用の金属バンプを
ウェハー加工工程で特別に形成しておくことが必要であ
った。
チップにバンプを形成することは、ICチップの製造工
程を複雑にし、そのための不良率の増加、チップのコス
ト高をまねいた。
従って、このような特別なバンプを持つチップの製造は
限定され、その供給も少数の種類にならざるを得なかっ
た。
そのため、すぐれた性能を持つテープキャリアーもその
使用範囲が著しい制約を受けてきた。
本発明は、このような従来の欠点を除去して特別なバン
プ付きチップではない通常のICチップの使用を可能に
するテープキャリアーの製造に関するものである。
即ち、従来ICチップ側に付けられていたボンディング
用バンプをテープキャリアーのインナリード先端に形成
したテープキャリアーを製造する方法を提供するもので
ある。
この方法により製造されたテープキャリアーは、著しく
その汎用性が増し、またICの組み立てコストを大巾に
改善することができる。
テープキャリアーのインナーリードは巾約100μm1
厚さ約35μm程度のものが最も一般的であるが、その
先端Eこ、例えば15μmの高さを持つ80μm角のバ
ンプを形成する場合、テープキャリアーに加工後そのイ
ンナーリード先端にバンプを形成することは、フォトレ
ジスト膜のコーティングが不均一となるため、精度良く
行なうことが困難で、また折れ曲がり等の不良も起こり
やすくなる。
本発明は、この困難を除去するため、テープキャリアー
加工前の金属箔(主として銅箔)の平面にバンプを形成
するものである。
即ち、本発明では、半導体素子が収容されるキャラクタ
ホールを有する可撓性絶縁テープと金属箔とを貼り合わ
せ、前記金属箔の両面にフォトレジストを被覆し、該フ
ォトレジストに同時に露光処理を施して、前記キャラク
タホール内の金属箔表面には前記半導体素子の電位に接
続される金属箔部分を選択的に表出する第1のレジスト
パターンを形成し、該金属箔の他の表面には前記可撓性
絶縁テープ上から前記キャラクタホール内l\突出する
第2のレジストパターンを形成し、該第1のレジストパ
ターンをマスクとして、前記半導体素子の電極に接続さ
れる金属箔部分上に金属層を被着してバンプを形成し、
しかる後、前記第2のレジストパターンをマスクとして
、前記金属箔を選択的に除去して前記バンプを先端部に
備えたリードパターンを形成する工程を含むことを特徴
とする。
本発明は、次の実施例に関する説明から明らかになるで
あろう。
実施例 1 第1図A、Bを参照して説明すると、第1図Aは完成体
としてのテープキャリアの上面図であり、第1図Bは第
1図Aの切断線1−Iにおける断面図である。
可撓性絶縁テープとして厚さがおよそ100μmで接着
剤つきポリイミドテープ1を使用し、これにパンチング
を施し、その側縁にスプロケットホール2、キャラクタ
ホール3ならびにその周囲の4つの孔4を設ける。
一方、金属箔として厚さがおよそ35μmの銅箔を用意
してテープ1のスプロケットホール2の内幅より多少小
さい幅でスリットし、次いで銅箔5と前記テープの接着
を行なう。
次に、通常のローラ法によりフォトレジストを両面に1
0〜15μの厚さに塗布する。
第1図Bの断面かられかるように上面はポリイミドテー
プ1の段差があ、す、ホール3、孔4の段差部ではレジ
ストが厚くたまることになるので次にのべるバンプはレ
ジストの均一厚さ部分に入るようインナーリードを突出
させる。
露光には両面露光を採用する。
もし連続的に行なうとすればスプロケットホールによる
位置出し精度に全面的に頼らざるを得なくなる。
この場合の精度は通常0.05mm程度であまり高くな
いため、バンプとリードパターンの位置合わせは不可能
ではないが、製造上充分なものとはなり得ない。
また、テープの伸びも精度にかなりの影響を与える。
従って木酸ではバンプ用のマスクとフィンガーパターン
用のマスクを互に向い合わせ(こセットし拡大鏡等を用
いて両者の位置を正確に位置合わせして固定する方法を
採用した。
この際、両マスクの間にはテープキャリアーを通過させ
るのに必要なギャップをあけておく。
この間隙にテープキャリアーを予めそれに施されたスプ
ロケットホールによる送り機構によってコマ送りをし、
位置決めをしたならば、両方のマスクの間隙をせばめて
マスクとテープキャリアーとを密着させる。
この際、適当な方法でテープとマスクとの間の空気を抜
き去って相互の密着を完全にすることは勿論有効である
この上で両側面より露光し、現像する。
フォトレジストとしてはポジおよびネガの両タイプがあ
るが、どちらのタイプも充分使用可能であるが、ポジタ
イプの方が幾分良好である。
即ち、第1図の上面ではバンプ6の形状に銅箔5を露出
する。
銅箔5の下面においてはインナーリード7の形状(こレ
ジストを残す。
ここでバンプ6を形成するため、めつさ処理を施す。
めっきによるバンプ形成は通常のラック方式でも可能で
あるが、めっき液が高温となるため、また作業性の向上
の上からもできるだけ短時間で行なうことが望ましい。
このため、最近用いられている高速めつき法を適用する
のがよい。
第2図に高速めつき法の構成を示す。
所定長さでテープより細幅の塩化ビニルシート8,9を
テープの両面に当接し、シート8に設けた凹部10にめ
っき液をテープの長さ方向に流すものである。
この場合、シート9はレジストと接するのでシート8゜
9はシリコンゴム11で被覆しておくとよい。
この方式によれば通常のラック方式の約50倍の速さで
バンプを形成することができる。
高速めつきの終了後はシート8,9を取除き、レジスト
をマスクとして銅箔5のエツチング処理を施す。
バンプ6の金属は通常、金が選ばれるから、エツチング
されず、エツチングは主に第1図Bの図面で下面から進
行し、インナーリード7が形成される。
その先端には目的のバンプ6が残される。最後(こレジ
ストを除去すれば、バンプ6がついたテープキャリアが
得られる。
第3図A、Bはインナーリードの先端を拡大して示す上
面図と断面である。
上記の工程で銅箔5及び接着剤つきポリイミドテープ1
は長尺の条を使用するため、すべての工程は送り出し、
巻き取りにより連続的に行なうことが可能である。
即ち、長尺のテープキャリアは、スプロケットホールに
よる送り機構の助け(こより規則正しいピッチでインナ
ーリードパターンを形成し、そのリードの一端に正確な
位置に、かつ、リードの変形なしに容易、かつ連続的に
バンプを設けることが可能となった。
実施例 2 この実施例はポリイミドテープと銅箔のラミネ・−ティ
ング以前に、銅箔の加工とバンプの形成を行なうテープ
キャリアの製造方法である。
第4図を参照して説明すると、厚さおよそ35μmの銅
箔5を用意し、これをテープと同幅にスリッティングし
、スプロケットホール12をパンチングで設ける。
ローラを用いてフォトレジストを約10μmの厚さに塗
布する。
実施例1の両面露光を行ない、銅箔の一面にリードパタ
ーンを焼けけ、また他面にはバンプパターンを焼付けて
現像し、この一面でリードパターンにレジストを残し、
他面ではバンプの形状に金属箔を露出する。
ここに電気めっきで金の被覆をもつニッケルバンプ13
を形成する。
この状態でエツチングを行なうとバンプが先端表面に付
いたインナーリード7が形成される。
この場合、分離したインナーリードが金属箔から脱落す
るのを防止するため、各インナーリードは連結バー14
から突出すようパターンを定める必要がある。
即ち、リードパターンは第1図Aのパターンと違って、
全て金属箔から延在していることに留意すべきである0 次の工程は、両面のレジストを除去する工程である。
一方、厚さがおよそ150μで接着剤が付着されている
ポリイミドテープ15が用意され、パンチングによりス
プロケットホール2とキャラクタホール3(第1図Aと
同様)更にリード分割のための孔16を設ける。
両者のスプロケットホール2と12を用いて銅箔5とテ
ープ15をラミネートする工程がこれに続き、バンプ付
きのテープキャリアが完成する。
尚、銅箔は先の連結バー14がけ属しているがこれは次
の工程でパンチングにより除去してもよいし、チップの
ボンディング後テープ切断の際、同時に除去するように
してもよい。
上記の実施例においてバンプは金を用いて形成したが、
他に錫、銅、銀、ハンダ等の任意の金属が用いられるし
、勿論これらを組合せて使用することもできる。
尚、金属箔のエツチングの際、めっきしたバンプ金属が
侵されるときは、バンプを設けた面に新たにレジストを
塗布し、不所望のバンプのエツチングを防止する手段も
、本発明の場合、容易に採用できるものである。
なお、リードフレームの分野ではリードの先端にバンプ
を形成し、バンプを持たないチップと直接ボンディング
することは例えば特公昭4540740に示されていて
公知であるが、かかるバンプはリードフレームをエツチ
ング除去して埋設した金属で構成し、顔部のフレーム金
属を除去してフィンガー状リードを形成する公知の製造
プロセスとは異なり、本発明では極薄の金属箔を使う関
係上、金属箔の表裏にレジストを設け、一面でバンプ金
属を被着し、裏面からリードパターンにエツチングして
、バンプを先端に付けたリードをテープキャリア上に形
成する工程に特徴があり、リードと可撓性テープの相互
位置が正確に定められたテープキャリアを提供している
点が特長である。
以上説明したように、本発明では金属箔と可撓性テープ
を貼り合わせたテープキャリアの製造方法において、金
属箔の表面にレジストを被覆し、一面においてバンプを
形成すべき部分の金属箔を露出し、他面においては、該
バンプと対応する表面部分を含むリードパターンにレジ
ストを残すようにし、バンプをめっき等で設けた後、金
属箔のエツチングを行なってバンプを先端に備えた所望
のリードパターンを形成する工程をとるようにしたので
、バンプを形成するためのレジストは十分均一な厚さと
して形成でき、テープキャリアの加工後、バンプを設け
るときのようなインナーリードの角、陵線等のフォトレ
ジストの塗布不良がなく、精度の高いバ″ンプ形成がで
きる。
このようにしてテープキャリアにおいて、バンプを先に
もつインナーリードをテープと正確に位置合せされて形
成できるから、テープキャリアにおいてもバンプを有し
ない種々の素子チップをボンディングするに用い得るも
のであり、その有用性は著しく拡大されると共にテープ
キャリアの製造は先に説明したように連続工程で実施で
きるもので、廉価にテープキャリアを製作できると共に
テープキャリア方式により集積回路チップの組立てコス
トを大幅に改善することができる。
【図面の簡単な説明】
第1図Aは本発明の実施例で製作されるテープキャリア
の上面図、第1図B−は第1図Aのテープキャリアの断
面図、第2図は本発明の実施例の工程で用いた高速めつ
きシステムを示す断面図、第3図A、Bは第1図のテー
プキャリアのインナーリード先端部を拡大して示す上面
図と断面図である。 第4図A、Bは本発明の他の実施例で製作されるテープ
キャリアの上面図と断面図である。 図中、1と15は可撓性絶縁テープ、2と12はスプロ
ケットホール、3はキャラクタホール、4と16はその
周囲の孔、5は金属箔、6と13はバンプ、7はインナ
ーリード、8と9は塩化ビニールシート、10はめつき
液が流れるくぼみである。

Claims (1)

  1. 【特許請求の範囲】 1 半導体素子が収容されるキャラクタルールを有する
    可撓性絶縁テープと金属箔とを貼り合わせ、前記金属箔
    の両面にフォトレジストを被覆し、該フォトレジストに
    同時に露光処理を施して、前記キャラクタホール内の金
    属箔表面(こは前記半導体素子の電極に接続される金属
    箔部分を選択的に表出する第1のレジストパターンを形
    成し、該金属箔の他の表筒には前記可撓性絶縁テープ上
    から前記キャラクタホール内へ突出する第2のレジスト
    パターンを形成し、該第1のレジストパターンをマスク
    として、前記半導体素子の電極に接続される金属箔部分
    上に金属層を被着してバンプを形成し、しかる後、前記
    第2のレジストパターンをマスクとして、前記金属箔を
    選択的に除去して前記バンプを先端部に備えたリードパ
    ターンを形成する工程を含むことを特徴とするテープキ
    ャリアの製造方法。 2 側縁に定間隔でスプロケット孔を有し、且つ半導体
    素子が収容されるキャラクタホールを有する可撓性絶縁
    テープと金属箔とを貼合わせ、該金属箔の両面にフォト
    レジストを被覆し、該可撓性絶縁テープを該スプロケッ
    ト孔を基準として送り込み、両面から露光を施して、前
    記キャラクタボールの金属箔表面には半導体素子の電極
    に接続される金属箔部分を選択的に表出する第1のレジ
    ストパターンを形成し、該金属箔の他の表面には前記可
    撓性絶縁テープ上から前記キャラクタホール内へ突出す
    る第2のレジストパターンを形成し、前記第1のレジス
    トパターンをマスクとして、前記半導体素子の電極に接
    続される金属箔部分上に金属層を被着してバンプを形成
    し、しかる後前記第2のレジストパターンをマスクとし
    て、前記金属箔を選択的に除去して、前記バンプを先端
    部に備えたリードパターンを形成する工程を含むことを
    特徴とするテープキャリアの製造方法。
JP53049430A 1978-04-26 1978-04-26 テ−プキヤリアの製造方法 Expired JPS5826828B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP53049430A JPS5826828B2 (ja) 1978-04-26 1978-04-26 テ−プキヤリアの製造方法
US06/032,666 US4259436A (en) 1978-04-26 1979-04-23 Method of making a take-carrier for manufacturing IC elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53049430A JPS5826828B2 (ja) 1978-04-26 1978-04-26 テ−プキヤリアの製造方法

Publications (2)

Publication Number Publication Date
JPS54141561A JPS54141561A (en) 1979-11-02
JPS5826828B2 true JPS5826828B2 (ja) 1983-06-06

Family

ID=12830874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53049430A Expired JPS5826828B2 (ja) 1978-04-26 1978-04-26 テ−プキヤリアの製造方法

Country Status (2)

Country Link
US (1) US4259436A (ja)
JP (1) JPS5826828B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19748075C2 (de) * 1997-03-03 2001-03-08 Hitachi Chemical Co Ltd Klebstoffzusammensetzung für isolierende Klebschichten für Leiterplatten

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3061383D1 (en) * 1979-02-19 1983-01-27 Fujitsu Ltd Semiconductor device and method for manufacturing the same
JPS5648198A (en) * 1979-09-26 1981-05-01 Matsushita Electric Industrial Co Ltd Method of manufacturing flexible printed circuit board
US4312926A (en) * 1980-04-14 1982-01-26 National Semiconductor Corporation Tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4616412A (en) * 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4438181A (en) 1981-01-13 1984-03-20 Jon M. Schroeder Electronic component bonding tape
US4399610A (en) * 1981-04-01 1983-08-23 Western Electric Company, Inc. Assembling an electronic device
US4459607A (en) * 1981-06-18 1984-07-10 Burroughs Corporation Tape automated wire bonded integrated circuit chip assembly
DE3147729A1 (de) * 1981-12-02 1983-06-09 Siemens AG, 1000 Berlin und 8000 München Zwischentraegerband mit verdrahtungselementen zur bestueckung mit chipbausteinen
US4393131A (en) * 1982-03-29 1983-07-12 Motorola, Inc. Method for captivating a substrate within a holder
US4505225A (en) * 1983-08-31 1985-03-19 National Semiconductor Corporation Self-aligning apparatus for semiconductor lead frame processing means
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
US4754912A (en) * 1984-04-05 1988-07-05 National Semiconductor Corporation Controlled collapse thermocompression gang bonding
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
JPS61196564A (ja) * 1985-02-25 1986-08-30 シーメンス、アクチエンゲゼルシヤフト フイルムキヤリヤ集積回路とその製造方法
JPS61196546A (ja) * 1985-02-25 1986-08-30 シーメンス、アクチエンゲゼルシヤフト フイルムキヤリヤ集積回路とその製造方法
US4707418A (en) * 1985-06-26 1987-11-17 National Semiconductor Corporation Nickel plated copper tape
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nippon Electric Co Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
US4795694A (en) * 1986-06-20 1989-01-03 Siemens Aktiengesellschaft Manufacture of fine structures for semiconductor contacting
US4721992A (en) * 1986-06-26 1988-01-26 National Semiconductor Corporation Hinge tape
JPS63169752A (ja) * 1986-12-31 1988-07-13 テキサス インスツルメンツ インコーポレイテッド 多段icパッケージを製造するためのマトリクスリードフレーム
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4735678A (en) * 1987-04-13 1988-04-05 Olin Corporation Forming a circuit pattern in a metallic tape by electrical discharge machining
US5106784A (en) * 1987-04-16 1992-04-21 Texas Instruments Incorporated Method of making a post molded cavity package with internal dam bar for integrated circuit
JPH0783036B2 (ja) * 1987-12-11 1995-09-06 三菱電機株式会社 キヤリアテープ
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
US4878990A (en) * 1988-05-23 1989-11-07 General Dynamics Corp., Pomona Division Electroformed and chemical milled bumped tape process
US4970579A (en) * 1988-09-21 1990-11-13 International Business Machines Corp. Integrated circuit package with improved cooling means
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
JP2771203B2 (ja) * 1988-12-27 1998-07-02 日本電気株式会社 集積回路実装用テープ
US5255156A (en) * 1989-02-22 1993-10-19 The Boeing Company Bonding pad interconnection on a multiple chip module having minimum channel width
US5217849A (en) * 1989-08-28 1993-06-08 Sumitomo Metal Mining Company Limited Process for making a two-layer film carrier
US5156983A (en) * 1989-10-26 1992-10-20 Digtial Equipment Corporation Method of manufacturing tape automated bonding semiconductor package
JP2660934B2 (ja) * 1989-10-30 1997-10-08 三井金属鉱業株式会社 接続機能を有するテープキャリヤ
US5182424A (en) * 1989-10-31 1993-01-26 Vlastimil Frank Module encapsulation by induction heating
DE4017863C1 (ja) * 1990-06-02 1991-07-18 Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf, De
US5250758A (en) * 1991-05-21 1993-10-05 Elf Technologies, Inc. Methods and systems of preparing extended length flexible harnesses
JPH05267555A (ja) * 1992-03-23 1993-10-15 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
TW232065B (ja) * 1992-04-16 1994-10-11 Sharp Kk
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
TW367558B (en) * 1997-02-19 1999-08-21 Sumitomo Metal Mining Co Semiconductor packaging part and method producing the same
US7473586B1 (en) 2007-09-03 2009-01-06 Freescale Semiconductor, Inc. Method of forming flip-chip bump carrier type package
US7745260B2 (en) * 2008-09-22 2010-06-29 Freescale Semiconductor, Inc. Method of forming semiconductor package
US8546169B1 (en) 2012-04-25 2013-10-01 Freescale Semiconductor, Inc. Pressure sensor device and method of assembling same
CN113532336B (zh) * 2020-04-17 2024-01-30 中铝洛阳铜加工有限公司 一种蚀刻用高精度引线框架材料铜带平整度的测试方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US4049903A (en) * 1974-10-23 1977-09-20 Amp Incorporated Circuit film strip and manufacturing method
JPS5237770A (en) * 1975-09-19 1977-03-23 Seiko Instr & Electronics Ltd Semiconductor device
US4052787A (en) * 1975-12-18 1977-10-11 Rockwell International Corporation Method of fabricating a beam lead flexible circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19748075C2 (de) * 1997-03-03 2001-03-08 Hitachi Chemical Co Ltd Klebstoffzusammensetzung für isolierende Klebschichten für Leiterplatten

Also Published As

Publication number Publication date
JPS54141561A (en) 1979-11-02
US4259436A (en) 1981-03-31

Similar Documents

Publication Publication Date Title
JPS5826828B2 (ja) テ−プキヤリアの製造方法
JPH07211836A (ja) リードフレームとその製造方法
JPH0642503B2 (ja) 高密度集積回路の支持体とその製造方法
JPS5988859A (ja) キヤリヤテ−プの製造方法
JP3932689B2 (ja) Tab用フィルムキャリアテープ
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2784569B2 (ja) メッキ回路体、メッキ回路積層体、プリント回路体及びそれらの製造方法
US6540927B2 (en) Semiconductor packaging part and method producing the same
JP2505827B2 (ja) フィルムキャリアの製造方法
JP3136194B2 (ja) リードフレームの製造方法
JP2705263B2 (ja) Tab用テープキャリアの製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JP2958421B2 (ja) Tabテープ製造方法
JP4305199B2 (ja) 半導体装置用基板の製造方法
JPH03250639A (ja) 微小突起電極付接続基板の製造方法
JPS5924544B2 (ja) 集積回路用チップキャリアの製造法
JPH0141034B2 (ja)
JPS5961157A (ja) キヤリヤテ−プの製造方法
JPS6230514B2 (ja)
JPS5917978B2 (ja) 半導体装置の製造方法
JPH0153506B2 (ja)
JPH10294410A (ja) 半導体実装部品およびその製造方法
JPH0435057A (ja) リードフレームの製造方法
JPS61234062A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS5946101B2 (ja) 半導体装置の実装方法