JPH0576226B2 - - Google Patents

Info

Publication number
JPH0576226B2
JPH0576226B2 JP57502960A JP50296082A JPH0576226B2 JP H0576226 B2 JPH0576226 B2 JP H0576226B2 JP 57502960 A JP57502960 A JP 57502960A JP 50296082 A JP50296082 A JP 50296082A JP H0576226 B2 JPH0576226 B2 JP H0576226B2
Authority
JP
Japan
Prior art keywords
output
circuit
counter
signal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57502960A
Other languages
English (en)
Other versions
JPS58501749A (ja
Inventor
Anthony David Newton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23212049&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0576226(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS58501749A publication Critical patent/JPS58501749A/ja
Publication of JPH0576226B2 publication Critical patent/JPH0576226B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Description

請求の範囲 1 テレビジヨン走査線標準方式を自動的に認識
する垂直パルス発生器において、 水平同期信号を計数するカウンタ手段であつ
て、垂直同期信号に関連する信号によつて計数値
がリセツトされるカウンタ手段と、 前記垂直パルス発生器が第1モードを表示する
信号を出力する場合には垂直同期信号に関連する
信号に応答して前記カウンタ手段の計数値を記憶
し、前記垂直パルス発生器が第2モードを表示す
る信号を出力する場合には前記カウンタ手段の計
数値を記憶する動作を行なわないラツチ手段と、 前記カウンタ手段の計数値と前記ラツチ手段に
記憶された計数値とを比較し、一致した場合に一
致信号を出力する比較器と、 前記一致信号の発生回数を計数する論理回路で
あつて、前記垂直同期信号と同時に発生しない前
記一致信号が所定回数連続して発生した場合前記
論理回路の出力を第1モードを表す論理に変更
し、前記垂直同期信号と同時に発生する前記一致
信号が所定回数連続して発生した場合前記論理回
路の出力を第2モードを表す論理に変更する論理
回路と、 から構成されることを特徴とする垂直パルス発生
器。
2 前記論理回路は、前記一致信号を計数する計
数回路と、前記論理回路の出力信号の論理値を記
憶するラツチ手段と、から構成され、 前記第1モードでは、前記一致信号が前記垂直
同期信号と同時に発生する場合に前記計数回路が
1増加し、前記計数回路が前記所定回数に達する
と前記ラツチ手段にモードを変更する信号を与え
ることにより前記ラツチ手段の出力を第2モード
を表す論理に変更し、前記一致信号が前記垂直同
期信号と同時に発生しなと前記計数回路がリセツ
トされ、 前記第2モードでは、前記一致信号が前記垂直
同期信号と同時に発生しない場合に前記計数回路
が1増加し、前記計数回路が前記所定回数に達す
ると前記ラツチ手段にモードを変更する信号を与
えることにより前記ラツチ手段の出力を第1モー
ドを表す論理に変更し、前記一致信号が前記垂直
同期信号と同時に発生すると前記計数回路がリセ
ツトされることを特徴とする請求項1記載の垂直
パルス発生器。
発明の背景 本発明は、テレビジヨン受像機用垂直パルス発
生器に関するものであり、更に具体的に云うと1
画像あたりの走査線が異なるTV方式に対応する
相異なるTV走査線標準方式を自動的に認識でき
る垂直パルス発生器に関する。
一部のTV受像機は、垂直発振器と水平発振器
の両方を具ている。しかし、経済的理由および製
造を簡単にするという理由で、一部のTV受像機
は水平発振器の出力により駆動されるカウンタに
より垂直発振器を置換させている。このことが可
能なのは、垂直周波数と水平周波数との間に一定
の関係があるからである。TV画像の走査線数
は、世界各地により異なるが、一般に2つの主要
な走査線標準方式があり、即ち525本又は625本で
ある。例えば、アメリカ合衆国では、 N.T.S.C.標準方式が実施されており、その場
合には各TV画像は525本の走査線を含む。ヨー
ロツパでは、P.A.L.およびS.E.C.A.M.標準方式
が広く用いられており、各TV画像は625本の走
査線を含む。特に録画(Video recording)およ
び直接衛星放送の利用が高まるにつれて、相異な
る走査線標準方式を認識し受信できるTV受像機
に対する商業上の必要性が増大しつつある。先行
技術の多重標準方式TV受像機は、相異なる走査
線標準方式で送信される画像情報を復号するのに
別々の復号回路を用いてきた。しかしこれらの受
像機は製造費が高くなり、調節および保守が困難
である。本発明により解決された問題は、相異な
るTV走査線標準方式の自動認識である。
従つて、本発明の目的は、いかなるTV走査線
標準方式にも自動的に同期可能な垂直パルス発生
器を含むTV回路を提供することである。
発明の簡単な要約 本発明の目的は、少なくとも垂直カウンタに結
合されそのカウンタによりカウントされる水平同
期パルスを与えるための水平発振器を有するTV
受像機用垂直カウンタを提供することによつて本
発明の好ましい実施例が達成される。受信中の水
平同期信号のパルスは、カウンタ手段により計数
され、垂直同期パルスに関連する信号によりカウ
ンタ手段の計数値は、ラツチ手段に記憶される。
カウンタ手段によりカウントされた計数値は、ラ
ツチ手段に記憶された計数値と比較され、一致す
ると一致信号を出力し、論理回路に与えられる。
論理回路は、一致信号の発生回数を計数し、一致
信号と垂直同期信号とが同時に発生しない状態
が、所定回数連続して発生すると、第1モードと
なり、論理回路の出力は、第1モードを表す信号
が出力される。また、一致信号と垂直同期信号と
が同時に発生する状態が、所定回数連続して発生
すると、第2モードとなり、論理回路の出力は、
第2モードを表す信号が出力される。
【図面の簡単な説明】
第1図および第2図は、TV受像機により受信
された合成ビデオ信号を示す。
第3図は、基本的な先行技術TV受像機のブロ
ツク図を示す。
第4図は、第3図に示した典型的なTV受像機
の水平および垂直掃引部分の一部を更に詳細に示
す。
第5図は、本発明の前提となる構成で、相異な
る2つの走査線標準を判別するための構成を表す
論理図を示す。
第6図は、第5図で示す構成のI2L論理による
実施例を示す。
第7図は、本発明の前提となる構成の動作を説
明するためのタイミング図を示す。
第8図は、本発明に係る実施例を示す論理図
で、いかなる所望のTV走査線標準方式をも自動
的に認識できるカウンタおよびその論理図を示
す。
好ましい実施例の説明 本発明の詳細な説明を始める前に、テレビジヨ
ンの基本原理を簡単に検討することは有用なこと
である。完全なTV画像は毎秒一定回数だけTV
スクリーン上に現われ、2つの飛越しフレーム
(interlaced frames)からなる。フレームとフレ
ームとの間には間隔があり、その間隔の期間中は
スクリーンは暗くなる。しかし、各TVフレーム
は1つの完全な単位として投射されるのではな
く、動く光点の輝度を変化させることによつて作
り出される。即ち、受像管は電子銃を含み、この
電子銃は蛍光体で被覆したスクリーンを横切つて
非常な高速で左右に動く電子ビームを発生させ
る。電子ビームの強さに変えることによつて、相
異なる量の光がいろいろな場所に発生する。さら
に正確に云うと、電子ビームは、左上方の隅から
真直ぐなほぼ水平な線でスクリーンの右側へ動く
非常に小さい点に集束される。
左から右への各移動の後にビーム強度は弱くな
るので、右から左へ戻る動きの間は光は生じな
い。任意の1本の走査線が描かれた(painted)
後に、ビームは受像管面上で1インクレメント
(increment)だけ下つて次の線の位置に移動す
る。電子ビームの動きは、“走査”と呼ばれるが、
それに関連した電子の行動は一般に“掃引”と云
われており、われわれは1画像あたり525本の走
査線を有する走査線標準方式の対する毎秒約
15750サイクルの水平掃引周波数について説明す
る。
離れた場所にあるTVカメラによつて見られる
映像とTVスクリーン上に最終的に示される映像
との間に何らかの同期がなければならないことは
自明である。例えば、受像機が1秒の1/30以上又
は以下で1画像を走査すると、その画像は垂直に
回転して現われる。従つて、各走査線およびフレ
ームの走査で正確に同期させるため慎重な注意が
払われる。これを達成するため、同期信号が音声
情報およびビデオ情報と一緒に受像機に送信され
る。各走査線の開始を制御する信号を与えること
のほかに、電子ビームはその開始場所に戻る時間
の間ターンオフしなければならない。この戻り時
間は、帰線時間(retrace or flyback)と云われ
ることがしばしばあり、その長さは各帰線(水平
帰線)の場合約12マイクロ秒であるが、電子ビー
ムがスクリーンの底部から頂部に戻る時間(垂直
帰線時間)はそれよりかなり長い。
第1図は、水平同期パルス2および水平帰線消
去パルス4を含む白黒ビデオ信号を示す。連続す
る水平帰線消去パルス間には、1画面に対応する
実際の白黒ビデを信号6が置かれている。
第2図を参照すると、垂直走査の各フイールド
の開始は、水平同期パルスよりもはるかに長く続
く垂直同期パルス又は垂直帰線消去パルスによつ
て示されている。垂直帰線期間又は帰線消去期間
中に水平同期が失われるのを避けるために、水平
同期パルスは垂直帰線消去パルスの上に重畳され
ている。最初の6パルスは幅が非常に狭く、等化
パルスと呼ばれる。
次に、幅の広い6パルスがあり、これらのパル
スは水平同期期間によつて分離されている実際の
垂直同期パルスを構成する。この後には更に6つ
の等化パルスが続き、その後には画像頂部で始ま
る4つの規則的な(regular)水平同期パルスが
続く。垂直帰線期間は、この時間を通して延長し
てスクリーンを暗くし、一方ビームは、底部から
頂部へ移動して、画像の最初の4本の線を包含す
ることに注目されたい。垂直帰線消去期間中に発
生する等化パルス、垂直同期パルスおよび水平同
期パルスの実際の数は特定の走査線標準方式によ
つて異なることは当業者によつて理解されるであ
ろう。
第3図は基本的な先行技術白黒TV受像機のブ
ロツク図を示す。アンテナからの伝送線8はアン
テナにより受信されるすべての信号をチユーナ1
0へ伝送し、このチユーナ10の機能は所望する
周波数帯を選択し、他のすべての周波数を除波す
ることである。このチユーナは所望する信号だけ
を中間周波数増幅器12へ通過させる。
テレビジヨン中間波増幅器12は、中間周波数
信号を増幅する複数の中間周波数を含む。伝送信
号のフエージングの間に過負荷を防止し画像変化
を最少にするため、自動利得制御が中間周波信号
の増幅制御に用いられる。
中間周波増幅器12の出力は検波器14に印加
され、この検波器14は振幅変調ビデオ信号を除
去しそれをビデオ周波増幅器16に印加する。音
声信号は除去され、増幅され、クリツプされ、可
聴周波セクシヨン18に限定される。可聴周波検
波器18の出力は無線受信機に見出される可聴周
波増幅器と同様な可聴周波増幅器20に印加され
る。可聴周波増幅器の出力はスピーカに印加され
る。
ビデオ周波増幅器16は可聴周波増幅器20よ
りも広い帯域幅を必要とする。このことは高およ
び低周波数レスポンス用の特殊なピーキング回路
を用いることによつて達成される。ビデオ周波増
幅器16の出力は受像管および同期セパレータ
(分離器)22に印加され、この同期セパレータ
はTV受像機独特のものである。上述したよう
に、水平および垂直同期パルスは、画像信号の走
査線の間にはさまれたそれぞれの帰線消去信号の
頂部に現われる。同期セパレータは、合成ビデオ
信号がビデオ周波増幅器16において増幅された
後にその信号から同期パルスをクリツプする。水
平同期パルスから垂直同期パルスを分離するのに
2つの別個のフイルタを用いてもよい。例えば、
高域フイルタは水平同期パルスだけが水平掃引セ
クシヨン24に達することができるようにし、一
方垂直同期パルスは低域フイルタを通つて垂直掃
引セクシヨン26に達することができる。
垂直掃引セクシヨンは実際の信号を発生させ、
これらの信号は受像管の偏向ヨークを通過して電
子ビームを上下に動かす。同様に、水平掃引セク
シヨンは受像管を横切つて電子ビームを移動させ
る責任を負う。
さて第4図を参照すると、TV受像機の垂直掃
引システムが自走(free−running)水平発振器
28を含み、その水平発振器の出力は2分周
(divide−by−two)回路29によつて半分に分
周された後に水平掃引発振器30に結合されるこ
とが判る。水平発振器28の出力はまたリード線
32により垂直パルス発生器34に入力として結
合される。自走水平発振器28への入力は、受信
したTV信号が存在する場合には水平同期信号で
ある。受信したTV信号から抽出され垂直パルス
発生器34に印加される垂直同期パルスが存在し
ない場合には、垂直パルス発生器34は所定のカ
ウント値上限までカウンテイングを続け、このカ
ウント値上限は好ましい実施例では各フレームの
走査線の最高予測数よりやや多い。第5図に示さ
れる本発明の前提となる構成では、768の上限値
はカウンタ60の「256」段と「512」段の出力を
単に結合することによつてアンドゲート90への
付加的な入力としてアンドゲート(図示せず)を
介して与えられ、その出力はカウンタ60のリセ
ツト端子96となる。カウント値上限を与える理
由はフレームレート(frame rate)が低くなり
すぎるのを防ぐためである。
512のカウント下限は、またリード線97を介
してカウンタ60の“512”段の出力をアンドゲ
ート90へ結びつけることによつて与えられ、受
像管に損傷を与えたり、又は異常な伝送条件下で
望ましくない視覚的効果を与えるおそれのあるあ
まりにも高すぎるフレームレートを防止するよう
にする。再び第4図を参照すると、垂直パルス発
生器34は所定のカウント上限までカウントする
と自動的にリセツトし、垂直出力パルスを垂直掃
引発振器36に与える。垂直掃引発振器36およ
び水平掃引発振器30の出力は受像管(第3図)
に印加され、その上にラスタ走査を与える。受信
したTV信号からの垂直および水平同期パルスが
存在すると、受像管上の画像を周知の方法で送信
される画像と同期させることができる。
さて、第5図を参照すると、本発明の前提とな
る構成によるカウンタ60は、周知の方法で相互
接続された10個のフリツプフロツプA−Jを含
む。
第5図と、第4図との対応について簡単に説明
する。第4図のブロツク34にて示す垂直パルス
発生器は、第5図に図示する回路構成及び論理構
成にて示される。前述したところより、第5図の
入力リード50は、第4図のリード32に相当す
る。また、第4図の前段には(図示せず)、第2
図に図示の同期セパレータ22が接続されている
ので、第4図に図示の入力である水平同期信号は
水平発振器28によりその周波数の2倍の周波数
となりリード32に出力され、垂直パルス発生器
34の1つの入力となる。また垂直パルス発生器
34の他の入力は垂直同期信号(第4図参照)で
あり、これは第5図においてリード53にて示さ
れる。
カウンタ60はリード50、インバータ40お
よびリード51を通つて水平同期信号の2倍の周
波数で受信した水平発振器周波数のパルスをカウ
ントする。
“D”形フリツプフロツプ55はリード52を
介してインバータ40から出力され反転された2
倍水平発振器パルスを受信するためのC入力を有
する。フリツプフロツプ55のD入力は、リード
53、インバータ42およびリード54を介して
受信したTV信号によつて与えられた垂直同期信
号を受信する。Dフリツプフロツプ55は、C入
力において2倍水平発振器パルスが負の方向へ遷
移する度ごとにそのP出力がそのD入力に現われ
る論理レベルに等しくなるように作動する。
4分周(devided−by−four)回路93および
ラツチ回路94はそれらの関連論理ゲートとも
に、後述する方法でカウンタ60を垂直同期パル
スに同期させるのに関して閾値又はフライホイー
ル(fly wheeling)機能を行う。4分周回路93
はラツチ94と同じく周知の方法で実施されてい
る。4分周回路93はリード98を介して正の方
向に向うリセツトパルスによりリセツトされる。
ラツチ94は4分周回路93の追加の2分周段と
考えてもよいが、ラツチ94はセツトリードを有
していないので、その出力Mは、4分周回路93
の段Lが高から低へ遷移する度に、即ち4分周回
路93がカウント4に達する度毎に高論理レベル
になる。
4分周回路95は弁別器機能を行う。即ち、こ
の回路は、更に詳しく後述するように525本の標
準走査線が受信されているか、又は625本の標準
走査線が受信されているかによつて全カウンタ動
作を変化させる。4分周回路95は周知の方法に
よつて実施され、リード99を介してリセツトさ
れる。
アンドゲート81〜83は、カウンタ60がそ
れぞれ625,576および525をカウントすると高論
理レベル信号を発生させる。例えば、アンドゲー
ト81はカウンタ段A,E,F,GおよびJのす
べてが高の場合にのみ高になる。アンドゲート8
1の出力はインバータ43によつて反転され、ナ
ンドゲート84への一方の入力を形成する。アン
ドゲート83の出力はインバータ45によつて反
転され、ナンドゲート84へのもう一方の入力を
形成する。ナンドゲート84の出力は4分周回路
93への1入力として、アンドゲート85への1
入力として、またナンドゲート88への1入力と
して印加される。
Dフリツプフロツプ55のP出力はナンドゲー
ト86への一方の入力を形成する。ラツチ94の
M出力はナンドゲート86へのもう一方の入力な
らびにナンドゲート88への1入力を形成する。
Dフリツプフロツプ55の出力はナンドゲート
92への一方の入力を形成し、そのもう一方の入
力はラツチ94の出力である。ナンドゲート9
2の出力はナンドゲート89への1入力およびア
ンドゲート85への1入力を形成する。アンドゲ
ート85およびナンドゲート86の出力はアンド
ゲート87への2入力を形成し、アンドゲート8
7の出力は4分周カウンタ93へのリセツトリー
ド98を形成する。ナンドゲート88の出力はナ
ンドゲート89への1入力を形成し、ナンドゲー
ト89の出力はアンドゲート90への1入力を形
成する。カウンタ60の512出力はアンドゲート
90へのもう一方の出力を形成し、アンドゲート
90の出力はカウンタ60へのリセツトリード9
6を形成する。
ナンドゲート89の出力はまたナンドゲート9
1への一方の入力を形成する。4分周回路95の
O出力はナンドゲート91へのもう一方の入力を
形成し、ナンドゲート91の出力は4分周回路9
5のN段への入力を表わす。4分周回路95のO
出力はアンドゲート83への1入力を形成する。
第5図に示した回路は、垂直同期カウンタのブ
ール論理図を表わす。この構成は個別部品を用い
て実施してもよく、又はI2L,T2L,ECL,
MOS,CMOSなどの任意の適当な回路技術を用
いて集積回路の形で実施してもよいことは当業者
には明らかなはずである。この構成はI2L論理を
用いて集積回路の形で実施されており、その論理
図は第6図に示されている。
第6図は、ブール論理の形で第5図に示した回
路のI2L実施例を示す。第5図に現われているの
と同じ論理機能を行う第6図に現われている回路
素子には同じ参照数字が与えられている。このI2
L回路実施例は当業者には明らかであろう。一般
的には、I2L回路実施例における基本的論理ゲー
トは、オープンコレクタ多重出力を有するインバ
ータである。1つ又は複数のゲートの出力は“ワ
イヤードオア”機能がオープンコレクタTTLを
用いて達成できるのと同じ方法で別のゲートの入
力に一緒に接続させることができる。
I2L回路の特定の部分を参照することによつて
第5図に示したブール論理に等価のI2Lを理解す
る方が恐らくより容易であると思われる。カウン
タ60の625出力リードを与える第6図のリード
48を考えてみよう。個々の段A,E,F,Gお
よびJの出力は点49において一緒に結合されてい
る。これらの出力の各々はトランジスタコレクタ
を表わしており、これらのコレクタは点49におい
て一緒に結合されている。段A,E,F,Gおよ
びJの出力が全部高である場合にのみ、高信号レ
ベルはリード54を通つてインバータ43に達す
る。これはブール論理的意味では第5図のアンド
ゲート81に対応する。同じように、段A,C,
DおよびJがすべて高であり出力Oも高である場
合にのみ、525出力を表わす高信号レベルが発生
しリード57を介してインバータ45に達する。
このアンド機能は論理的には第5図のアンドゲー
ト83に対応する。第6図のインバータ43およ
び45の出力について云うと、これらのインバー
タは第5図のアンドゲート84に対応する“ワイ
ヤードオア”機能を表わす点47において接続され
ている。普通の実行者にとつて、第6図に示すI2
L実施例のブール論理動作は、直ちに明らかにな
る。
本発明の前提となる構成の動作 525および625本の標準走査線を自動的に区別す
る際の構成の動作を以下に説明する。
第5図に示した構成の動作の理解を助けるため
に、カウンタ60のなかの少なくともAおよびB
段に対する2倍水平発振器クロツクパルスの効果
を先ず第1に考えてみよう。更に、Dフリツプフ
ロツプ55のP出力に対するC入力におけるクロ
ツクパルスとD入力における垂直同期パルスの複
合効果を考えてみよう。第7図を参照すると、D
フリツプフロツプ55のC入力に印加されたパル
ス列(2倍水平発振器信号の反転に等価)が一連
の、規則的に間隔をおいたオンとオフ状態の形で
一番上に示されており、これらの状態の高から低
への遷移には1〜7の数字がつけられている。D
フリツプフロツプ55の動作を思い起こすと、C
信号の高から低への遷移時にD入力に現われてい
るのと同じ論理レベルのP出力がC信号の高から
低への遷移によつてラツチされる。第7図の上か
ら2番目の線はDフリツプフロツプ55へのD入
力に現われる信号レベルを示す。D信号のセグメ
ント41は受信した垂直同期パルスの反転を表わ
し、この垂直同期パルスはかならずしもCパルス
列と同期して起きるとは限らないことが認められ
るであろう。
第7図の次の2本の線はPおよび信号をそれ
ぞれ示す。P信号は44において高から低への遷移
を行う。という訳はC信号が高から低への遷移を
行う場合にはD信号は低であるからである。信号
Pは46において高に戻る。という訳は、この時に
は信号Dは再び高になつているからである。
第7図は、カウンタ60の段AおよびBとCパ
ルスとの関係を示し、段AはC信号が高から低に
遷移する度毎に状態を変える。B段はA段が2回
遷移する度毎に、即ちA段が高から低に遷移する
度毎に状態を変える。C段はA段が4回遷移する
度毎に状態を変え、このようなことはJ段まで同
様に行なわれ、そのJ段はA段が512回高から低
に遷移する度毎に状態を変える。
カウンタ60が525走査線標準又は625走査線標
準で動作していると、回路動作は先ずいわゆる同
期パルスリセツトモードで起き、このモード期間
中にはカウンタ60は垂直同期パルスにより直接
にリセツトされる。同じ走査線標準(即ち525本
又は625本)の垂直同期パルスが4パルス連続し
て受信されると、回路動作はいわゆるカウントダ
ウンリセツトモードに変わり、そのモードではカ
ウンタ60は、それが525走査線標準で動作して
いるか又は625走査線標準で動作しているかによ
つて525又は625をカウントするとリセツトされ
る。
525走査線標準を受信している場合の同期パル
スリセツトモードにおける回路動作を説明する。
このモードが回路が625走査線標準の受信から525
走査線標準に変わりつつある場合、又はカウンタ
60が垂直同期パルスの少なくとも4連続パルス
に対し垂直同期パルスと同期しなくなつた場合、
又はTV受信機を最初にオンにした時に回路が垂
直同期パルスと同期しようとしつつある場合に対
応する。回路は同期パルスリセツトモードで動作
しているので、ラツチ94のM出力は低である。
ラツチ94のM出力は同期パルスリセツトモード
では常に低であり、回路がカウントダウンリセツ
トモードにある場合には常に高である。
4分周回路95の出力Oが低であつてこの回路
が以前に625走査線標準に応答して動作していた
ことを示すと仮定しよう。4分周回路95の出力
Oは、この回路が525走査線標準に応答して動作
している場合には常に高であり、この回路が625
走査線標準に応答して動作している場合には常に
低である。
ラツチ94の低レベルM出力は出力が高であ
ることを意味し、この出力はナンドゲート92に
印加される。垂直同期パルスが低から高へ遷移す
ると、そのようなパルスは第7図の上から2番目
の線に示されるようにインバータ42により反転
されD信号を与える。Cパルス2(第7図)が高
から低へ遷移すると、Dフリツプフロツプ55の
P出力は高になり、従つてナンドゲート92の出
力は低になる。ラツチ94のM出力は低であるの
で、ナンドゲート88の出力は高である。従つて
ナンドゲート92の出力が低になると、ナンドゲ
ート89の出力は高になる。われわれは、垂直同
期パルスが線53上で受信された時には、カウン
タ60は少なくとも512をカウントしていたと仮
定する。従つてアンドゲート90はイネーブル
(enable)され、リード96を介してカウンタ6
0の各段A−Jに対するリセツトパルスを発生さ
せる。従つて、カウンタ60は同期パルスリセツ
トモードで動作している場合には垂直同期パルス
によつてリセツトされることが判る。
4分周回路95が525走査線標準の受信に対応
するようにどのようにして状態を変えるかを理解
するためには、この回路がリード53において4
連続垂直同期パルスを受信すると、ナンドゲート
89はナンドゲート91に対し4回の高から低へ
の遷移を発生させるであろうということが判る。
ナンドゲート91は高になつている4分周回路9
5の出力によつてイネーブルされているので、
ゲート91は4連続パルスを4分周回路95に通
過させ、その最後のパルスは出力Oの状態を低か
ら高に変え、525走査線標準の受信を表わす。
次に、525走査線標準を受信した場合の同期パ
ルスリセツトモードからカウントダウンリセツト
モードへの回路動作の転換を説明する。上述した
ように、この転換はカウンタ60の525カウント
と垂直同期パルスとが4回連続して一致
(match)した後に発生する。この転換が発生す
ると、ラツチ94のM出力は低論理レベルから高
論理レベルへと状態を変える。カウンタ60の
525カウントが、垂直同期パルスと同時に起こる
状態において回路内で発生する種々の論理レベル
を見ることによつてこの転換を詳細に検討する。
実際にはこの一致(match)は525カウントと
Dフリツプフロツプ55の出力の低から高への
遷移との間で行なわれる。垂直同期パルスをDフ
リツプフロツプ55のクロツクする理由は、その
遷移とC信号遷移とを正確に同期させるためであ
る。フリツプフロツプ55の出力が高である場
合にはラツチ94の出力は高であるので、ナン
ドゲート92の出力は低である。アンドゲート8
5への対応する低入力はゲート85の出力を低の
ままにしておき、これはアンドゲート87をデイ
スエーブル(disable)されたままにしておくの
で、4分周回路93はこの時にはリセツトされな
い。
カウンタ60が525カウントにあると、アンド
ゲート83は高である4分周回路95の出力Oに
よつてイネーブル(enable)されるのでアンドゲ
ート83は高になる。アンドゲート83の出力は
インバータ45によつて反転され、ナンドゲート
84に印加される。625カウントを表わすアンド
ゲート81の出力は低であるので、ナンドゲート
84へのもう一方の入力は高となる。従つてカウ
ンタ60が525カウントに達すると、ナンドゲー
ト84は4分周回路93のK段への正パルスを発
生させ、そのカウントを1カウントだけ増分させ
る。
カウンタ60が525カウントを過ぎる(leave)
と、ナンドゲート84の出力は低信号レベルに反
転し、これはアンドゲート85をデイスエーブル
された状態に保ち、従つてリセツトリード98を
介して4分周回路93のリセツテイングを防止す
る。従つて要約すると、回路が525カウントと垂
直同期パルスとの間の連続的一致
(coincidences)をカウントする場合に、各連続
的一致は4分周回路93を1カウントだけ増分さ
せ、これは4回目の連続的一致でラツチ94の出
力Mが高論理レベルにスイツチされるまで続く。
全時間中はこれらの一致はカウントされており、
4分周回路93のリセツテイングは禁止される。
ラツチ94の出力Mが高になつた場合には、この
ことはカウントダウンリセツトモードの動作に到
達したことを示しており、回路動作を同期パルス
リセツトモードに再び戻すには4連続不一致が必
要である。しかし、525カウントと垂直同期パル
スの間に1回の不一致があるとこの回路はカウン
トダウンリセツトモードに到達しようとするが、
4分周回路93は直ちにリセツトされるので、回
路は再び4連続一致を探し始めなければならな
い。
今度はカウントダウンモードで525走査標準方
式を受信する場合の回路動作を説明する。これら
の条件の場合には、上述したようにラツチ94の
出力Mは高でカウントダウンリセツトモードを表
わす。勿論4分周回路95の出力Oは高にとどま
つていて525走査線標準における動作を示し、ア
ンドゲート83をイネーブルさせて525出力を発
生させる。525カウントが垂直パルスと一致する
(実際にはフリツプフロツプ55の出力が低か
ら高へ遷移する)条件の場合には、ナンドゲート
84の出力はナンドゲート92の出力と同様に高
である。従つて、アンドゲート85はアンドゲー
ト87への高レベル出力を発生させる。同時にナ
ンドゲート86はリード98を介して4分周回路
93のKおよびL段へのアンドゲート87によつ
て供給されるリセツトパルスを発生させる。
従つて、4分周回路93は525カウントとパ
ルスとが一致する度に連続的に1だけ増分させよ
うとするが、回路は毎回リセツトされるので、ラ
ツチ94のM出力は高にとどまり、その回路がこ
れらの条件では当然そうなるべきカウントダウン
リセツトモードにとどまつているようにする。こ
の動作は、525走査線標準が受信されている場合
の回路の“正常”動作モードを表わす。
カウントダウンリセツトモードで正常に動作し
ている場合には、必要な掃引信号は、必要に応じ
てカウンタ段A−Jを適当にタツプ引出し(タツ
ピング)することによつてカウンタ60から誘導
される。例えば、好ましい実施例の回路がそのた
めに設計された関連TVタイムベース回路と一緒
に用いる場合には、ランプ電圧ドライブ出力の開
始はカウンタ60へのリセツトパルスにより始ま
り、カウント16までそのままになつている。帰線
消去出力の開始はカウント516(或いは625走査線
標準方式で動作している場合にはカウント616)
で始まり、カウント36まで持続する。
4分周回路95のO出力から誘導された信号
は、525走査線標準が受信されているか、又は625
走査線標準が受信されているかをTV受像機内の
適当な回路に示す。例えばこの信号は色度復号情
報を与えることができ、525走査線標準はNTSC
を示す、625走査線標準はPAL又はSECAMを示
す。また525/625走査線標準出力は画像の高さを
制御するのに用いられるが、625走査線標準の場
合はより低いランプが必要となる。
さらに、同期パルスリセツトモードにおいて回
路をロツクするための装置を備えることもでき
る。このことは、非標準TV伝送信号を例えばビ
デオレコーダから、又は非標準放送伝送から受信
する場合に望ましいことがある。
更に、この回路にラツチ94のM出力から誘導
された出力を与えて、同期パルスリセツトモード
又はカウントダウンリセツトモードを示す。この
信号は例えばTV可聴周波数出力を制御するのに
用いることができる。例えばドイツでは、TV受
像機が妥当なTV画像を受信していないとTV可
聴周波数が遮断(mute)されて、TV受像機によ
る警察報告などの監視を防止することがTV製造
規則で定められている。またこの出力はカウント
ダウンリセツトモードにおいて垂直同期入力をバ
イアスして、回路へより質の高い同期パルス入力
を与えるのに用いることができる。
回路がカウントダウンリセツトモードで動作し
ていてしかも525走査線標準を受信している時に、
走査線標準が625に変わるとどうなるかについて
考えてみよう。
カウンタ60の525カウントはもはやフリツプ
フロツプ55の出力と一致しない。例えば、
525カウントがアンドゲート83から高でありフ
リツプフロツプ55の出力が低であると仮定し
よう。フリツプフロツプ55のP出力は高であ
り、これはナンドゲート86をしてアンドゲート
87への低論理レベルを発生させるので、4分周
回路93はもはや各カウンタサイクルの期間中に
リセツトされない。垂直同期パルスは、今やずつ
と後に(即ちカウンタ60のカウント625に対応
する時間に)発生するが、回路が同期パルスリセ
ツトモードに戻るまでは、カウンタ60の525カ
ウントと走査線間隔で発生する垂直同期パルスと
の間の少なくとも4連続不一致に対して、カウン
タ60はカウント525によつてリセツトされる。
各連続不一致に対して、4分周回路93は1だけ
増分され、これは第4の連続不一致でラツチ94
の出力Mが状態を高から低に変えて回路動作が同
期パルスリセツトモードに戻されたことを示すま
で続く。しかし、出力Mが状態を変える前に走査
線標準が525に戻つて回路が再び同期を達成する
と、4分周回路93は上述したようにリセツトさ
れ、回路動作はカウントダウンリセツトモードに
とどまる。
ラツチ94の出力Mが低になつた後に、その次
にカウンタ60がカウント525に達すると、4分
周回路93はリセツトされる。このことが発生す
るのは、ラツチ94の出力Mが今やナンドゲート
86に低レベル入力を与えつつあり、これがナン
ドゲート86をしてアンドゲート87への高レベ
ル入力を発生させるからである。525カウントに
達すると、アンドゲート83の出力は高になり、
インバータ45はナンドゲート84への低レベル
出力を発生させる。次にはこれがアンドゲート8
5への高レベル入力を発生させる。われわれの仮
定によると、われわれは625走査線標準を受信し
ているので、カウンタ60がカウント525に達し
た時には、リード53に受信される垂直同期パル
スは存在しないはずであるので、フリツプフロツ
プ55の出力は低でありナンドゲート92の出
力は高となつてアンドゲート85をイネーブルさ
せる。同時にフリツプフロツプ55の出力Pは高
となり、ナンドゲート86をしてアンドゲート8
7への高レベル入力を発生させる。従つて、カウ
ント525において、アンドゲート87はリード9
8に高レベル信号を発生させ、4分周回路93の
段KおよびLをリセツトする。同時にカウンタ6
0はリセツトされない。ナンドゲート89への両
方の入力は高である。低になつているラツチ94
の出力Mはナンドゲート88の出力を高に保ち、
一方低になつているフリツプフロツプ55の出
力はナンドゲート92の出力を高に保つ。
現在説明している同じカウントサイクルの期間
中にカウンタ60がカウント576に達すると、ア
ンドゲート82はリード99に高レベル信号を発
生させ4分周回路95をリセツトする。従つて、
回路95のO出力は低信号レベルになり、回路9
5が625走査線標準で動作している限りにおいて
はアンドゲート83がその後高レベル信号を発生
させるのを防止する。これと同じことは、回路が
625走査線標準を受信している場合の各連続動作
サイクルについても云える。という訳は、各576
カウントは4分周回路95をリセツトさせるので
その出力Oは低信号レベルにとゞまつているから
である。
カウンタ60の次のカウントサイクルの期間中
には、上述したようにカウント525に達しても影
響はない。という訳は、回路95の出力Oにおけ
る低レベル信号はアンドゲート83が高信号レベ
ルを発生させるのを抑止するからである。カウン
タ60が576カウントに達すると、4分周回路9
5は上述したように再びリセツトされる。カウン
タ60が625カウントに達した場合、われわれは
このことはリード53上の垂直同期パルスの受信
と同時に起きるものと仮定する。625カウントは
アンドゲート81をして高レベル信号を発生さ
せ、この信号はインバータ43によつて反転さ
れ、ナンドゲート84をして4分周回路93への
高信号レベル入力を発生させ、それを1カウント
だけ増分させる。垂直同期パルスの受信は同時に
フリツプフロツプ55の出力を高にし、これは
ナンドゲート92を低にする。ナンドゲート89
への上方の入力はナンドゲート88に印加される
ラツチ94の低レベルM出力によつて高に保持さ
れているので、ナンドゲート89の出力はこの時
に高になる。われわれは少なくともカウント512
に達しているので、カウンタ60の段Jの出力は
高であり、アンドゲート90をイネーブルさせて
ナンドゲート89の高レベル出力をリード96上
の高レベル信号として通過させてカウンタ60の
各段A−Jをリセツトさせる。
カウンタ60の次に3サイクルに対しては同じ
ことが起こり、各サイクルの期間中に垂直同期パ
ルスがカウンタ60によりカウント625に達する
のと同時に起きるものと考えられる。625カウン
トと垂直同期パルスとのあいだの第4の連続的一
致が起きると、4分周回路93はロールオーバー
(roll over)し、ラツチ94の出力Mは高状態に
セツトされる。ラツチ94の出力Mが高状態にあ
るということは、回路が今やカウントダウンリセ
ツトモードで動作していることを意味し、そこで
はカウントが625に達する度毎にカウンタ60は
リセツトされる。回路が625走査線標準で動作し
つゞけているかぎりにおいては、カウンタ60は
カウント625によつてリセツトされるつゞけ4分
周回路93はリセツトされるつゞけるので、ラツ
チ94の出力Mは高状態にとゞまつている。
ここで、回路が625走査線標準で動作しており
かつカウンタ60が625カウントに達する前に垂
直同期パルスが受信される状況を考える。このよ
うなことが起きても、カウンタ60は早朝に発生
する垂直同期パルスによつてリセツトされない。
また4分周回路93もリセツトされない。カウン
タ60がカウント576に達すると、4分周回路9
5はいつものようにリセツトされる。カウンタ6
0がカウント625に達すると、カウンタ60はリ
セツトされ、4分周回路93は1つだけ増分され
る。これらの条件が4連続サイクルの間続くと、
4分周回路95はロールオーバーし、ラツチ94
の出力Mを低にし、回路動作が同期パルスリセツ
トモードに戻つたことを示す。早期に発生する垂
直同期パルスが525走査線標準への変化を表すも
のとすると、受信された各垂直同期パルスはカウ
ンタ60をリセツトし、そのようなリセツテイン
グはカウンタ60がカウント525に達するのと同
時に起きる。もはやカウント576には達しないの
で、各カウンタサイクルの期間中に4分周回路9
5は、もはやリセツトされず、従つて回路動作が
一度同期パルスリセツトモードに戻ると、4カウ
ンタサイクルの後に4分周回路95は内部カウン
ト4に達してその出力Oを高にする。出力Oが高
であるということは、回路が今や再び525走査線
標準で動作していることを示す。ひとたび出力O
が高になると、525走査線標準を受信する場合の
同期パルスリセツトモードにおける回路動作に関
連して上述したようにアンドゲート83はもう一
度イネーブルされて各525カウントに対して高信
号レベル出力を発生させる。525カウントに達す
るカウンタ60の各連続サイクルは、ラツチ94
の出力Mが高になるまで4分周回路93を1だけ
増分させる。これらの4サイクルの期間中カウン
タ60は線53に受信する垂直同期パルスによつ
て毎回リセツトされる。しかし、ラツチ94の出
力Mが高になると、このことはカウントダウンリ
セツトモードに再び達したことを示し、回路がカ
ウントダウンリセツトモードにある限りその後は
カウンタ60はカウント525に達することによつ
てリセツトされる。
以上説明したとおり、垂直パルス発生器34
(第4図参照)は、第5図に示す回路構成である。
その動作態様を大別するとカウントダウンリセツ
トモード、同期パルスリセツトモードに分けられ
る。同期パルスリセツトモードは、垂直同期パル
スによりカウンタ60(第5図)がリセツトされ
るものであり、カウントダウンリセツトモード
は、525又は625走査線をカウントするとリセツト
されるものである。これらは、4分周回路93と
ラツチ94、4分周回路95の回路動作により、
625又は525走査線標準が決定される。この動作の
論理機能を理解しやすい形でラツチ94の出力
M、4分周回路の出力Oの論理をまとめると次の
ようになる。前述のMの出力M=1の時カウント
ダウンモード、M=0の時同期パルスリセツトモ
ードである。また前述のOの出力O=0の時625
走査線標準、O=1の時525走査線標準である。
従つて、上記の動作の組合せは次のように4通り
になる。
1 カウントダウンリセツトモード及び625走査
線標準 出力M=1であり、出力O=0の時である。
2 カウントダウンリセツトモード及び525走査
線標準 出力M=1であり、出力O=1の時である。
3 同期パルスリセツトモード 出力M=0であり、出力O=0の時 625走
査線標準、出力O=1の時 525走査線標準と
なる。
4 同期パルスリセツトモードよりカウントダウ
ンリセツトモードへの変更 カウント60垂直同期パルスの受信に同期して
リセツトされる。525/625カウント毎に4分周回
路93は1インクリメントする。4回連続525/
625をカウントするとラツチ94の出力M=0か
らM=1となりカウントダウンモードとなる。こ
のカウントダウンモードでは前記の1、2にて説
明したように4分周回路95の出力O=0、O=
1のような動作を実行できる。
本発明に係る実施例の説明および動作 第8図は、任意の所定の走査線標準を自動的に
認識する垂直同期カウンタのI2L実施例を示す。
即ち、第8図に示した垂直同期カウンタは、1
画像あたりの走査線数には関係なく任意の走査線
標準を自動的に認識できる。特定のカウント、即
ち525又は625を垂直同期カウントにハード配線
(hard−wiring)する代わりに、カウンタ60の
段A〜Jの内容は、少なくとも回路が最初の同期
パルスリセツトモードで動作している場合に垂直
同期パルスによつて決定された時に10ビツトバス
23および3を介して10ビツトラツチ5に連結さ
れ平行に格納される。その後のカウンタサイクル
の期間中カウンタ60の10ビツト内容は10ビツト
バス23を介して10ビツト比較器7に転送され
る。10ビツトラツチの内容も同時に10ビツトバス
21を介して10ビツト比較器7に転送される。比
較器7は垂直同期パルスが受信されるとカウンタ
60の10ビツトカウントと10ビツトラツチ5の内
容と比較し、一致が見られるとカウンタ60はリ
セツトされる。
10ビツトラツチ5にカウンタ60の内容を格納
するための条件は、同期パルス、高になつている
クロツクパルスおよび高になつているカウンタ6
0のJ出力が同時に存在することである。このア
ンド機能はイネーブルパルスをリード59を介し
て10ビツトラツチに与え、ラツチにカウンタ60
の内容を格納できるようにする。J出力の存在を
必要とするということは図示した実施例において
は512に等しい、又は512より高いラインカウント
に格納を制限するが、この下限は、10ビツトラツ
チ5へのイネーブル信号を発生させるための条件
としてカウンタ60からの適当なより低い出力を
用いることによつて下げることができる。
カウンタ60が4連続同期パルスによつてリセ
ツトされた後に、ラツチ94は第5図に示した好
ましい実施例に関連して上述した方法により状態
を変える。このことは回路がカウントダウンリセ
ツトモードに入つたことを示し、そこではカウン
タ60は各サイクル期間中にカウンタのカウント
が10ビツトラツチ5の内容に等しい時にリセツト
される。
第8図に示す回路図の動作を以下さらに詳細に
説明する。
まず、カウントダウンリセツトモードにおける
回路動作を説明する。ラツチ94がカウントダウ
ンリセツトモードに設定されているので、出力M
からは高が、出力からは低が出力される。ま
た、10ビツトラツチ5には、カウント525または
625が記憶されている。この状態で、垂直同期パ
ルスがフリツプフロツプ55に与えられると、出
力Pは低に設定される。この信号は、インバータ
を介して4分周回路93に与えられ、4分周回路
93をリセツトする。10ビツトラツチ5に、例え
ば525が記憶されている場合、垂直同期パルスが
入力されるとカウンタ60は、525をカウントし、
その内容は、10ビツト比較器7において10ビツト
ラツチ5の記憶内容と比較される、その結果、10
ビツト比較器7から、高の一致パルスが出力さ
れ、その信号は、4分周回路93に与えられ、4
分周回路93を1だけインクリメントしようとす
るが、前述したようにリセツト信号が与えられて
いるので、4分周回路93はインクリメントされ
ない。したがつて、ラツチ94の状態は変化せ
ず、カウントダウンリセツトモードを維持する。
つぎに、カウントダウンリセツトモードにおい
て、10ビツト比較器7から一致パルスが出力され
たにもかかわらず、垂直同期パルスが入力されな
い場合の回路動作を説明する。垂直同期パルスが
入力されていないので、フリツプフロツプ55の
P出力は高を維持している。ラツチ94の出力M
からは高が出力されているので、4分周回路93
にリセツト入力は、低のままで4分周回路93は
リセツトされない。10ビツト比較器7から一致パ
ルスが出力されると、その信号は、4分周回路9
3に与えられ、4分周回路93を1だけインクリ
メントする。このような状態が4回連続して発生
すると、4分周回路93の出力から高が出力さ
れ、ラツチ94の状態を変更させる。すなわち、
同期パルスリセツトモードに設定され、出力Mか
らは低が、出力からは高が出力される。なお、
垂直同期パルスがフリツプフロツプ55に入力さ
れても4分周回路93はリセツトされない。なぜ
なら、10ビツト比較器7の出力は低であるので、
2つのインバータを介して、低が4分周回路93
のリセツト入力に与えられ、4分周回路93はリ
セツトされない。
さらに、同期パルスリセツトモードにおいて、
10ビツト比較器7から一致パルスが出力されると
き、垂直同期パルスが入力される場合の回路動作
を説明する。同期カウンタリセツトモードである
ので、ラツチ94の出力からは高が出力され、
またフリツプフロツプ55の出力は高であるの
で、4分周回路93のリセツト入力には低が与え
られる。したがつて、同期パルスリセツトモード
中、4分周回路93はリセツトされることはな
い。10ビツト比較器7から一致パルスが出力され
ると、その信号は、4分周回路93に与えられ、
4分周回路93を1だけインクリメントする。そ
して、このような状態が4回連続して発生する
と、4分周回路93の出力から高が出力され、ラ
ツチ94の状態を変更させる。すなわち、カウン
トダウンリセツトモードに設定され、出力Mから
は高が、出力からは低が出力される。
要するに、第8図に示した汎用走査線標準回路
はセルフプログラミングシステムである。その理
由は、選択した下限に等しい、又はそれ以上の任
意の標準走査線数が回路により自動的に認識でき
るからである。
開示したTV走査線標準方式を自動的に認識で
きる垂直パルス発生器は多くの方法で変更するこ
とができ、上記に具体的に説明した好ましい形式
以外の多くの実施例の形をとりうることは当業者
には明らかであろう。従つて、本発明の真の精神
及び範囲内に入る全ての変形を含むことが添付し
た請求の範囲によつて意図されている。
JP57502960A 1981-10-19 1982-09-17 テレビジヨン走査線標準方式を自動的に認識する垂直同期カウンタ Granted JPS58501749A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/312,564 US4402011A (en) 1981-10-19 1981-10-19 Vertical sync counter with automatic recognition of TV line standard
US312564DKFI 1981-10-19

Publications (2)

Publication Number Publication Date
JPS58501749A JPS58501749A (ja) 1983-10-13
JPH0576226B2 true JPH0576226B2 (ja) 1993-10-22

Family

ID=23212049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57502960A Granted JPS58501749A (ja) 1981-10-19 1982-09-17 テレビジヨン走査線標準方式を自動的に認識する垂直同期カウンタ

Country Status (7)

Country Link
US (1) US4402011A (ja)
EP (1) EP0091445B2 (ja)
JP (1) JPS58501749A (ja)
DE (1) DE3279381D1 (ja)
HK (1) HK4492A (ja)
SG (1) SG105491G (ja)
WO (1) WO1983001551A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150083823A (ko) * 2015-06-22 2015-07-20 주식회사 다이나트론 Rf 단자를 포함한 pcb 커넥터

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5986967A (ja) * 1982-11-11 1984-05-19 Seiko Epson Corp 垂直同期制御回路及びテレビジョン受像機
US4586129A (en) * 1983-07-05 1986-04-29 Honeywell Information Systems Inc. Apparatus and method for testing and verifying the timing logic of a cathode ray tube display
GB8324713D0 (en) * 1983-09-15 1983-10-19 Ferranti Plc Circuits
US4605965A (en) * 1985-05-06 1986-08-12 Motorola, Inc. Universal vertical countdown and method for video display
US4675734A (en) * 1985-06-06 1987-06-23 Polaroid Corporation Sync pulse separator circuit
US4760455A (en) * 1985-11-29 1988-07-26 Canon Kabushiki Kaisha Picture output device
DE3921731A1 (de) * 1989-07-01 1991-01-24 Ant Nachrichtentech Anordnung zum auswerten von fernsehsignalen
USRE36508E (en) * 1989-12-21 2000-01-18 Sgs-Thomson Microelectronics S.R.L. Method of automatically measuring the horizontal scan frequency of a composite synchronism signal, and an electronic circuit operating in accordance with the method
IT1236913B (it) * 1989-12-21 1993-04-26 Sgs Thomson Microelectronics Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo
DE19544902A1 (de) * 1995-12-01 1997-06-05 Philips Patentverwaltung Schaltungsanordnung zum automatischen Erkennen der Zeilennorm eines Videosynchronsignals
US5844622A (en) * 1995-12-12 1998-12-01 Trw Inc. Digital video horizontal synchronization pulse detector and processor
DE19652353A1 (de) * 1996-12-17 1998-06-18 Thomson Brandt Gmbh Verfahren zum Schalten von unterschiedlichen Darstellungsformaten
US6972803B2 (en) * 2003-09-10 2005-12-06 Gennum Corporation Video signal format detector and generator system and method
US7321398B2 (en) * 2003-09-10 2008-01-22 Gennum Corporation Digital windowing for video sync separation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104577A (en) * 1980-01-24 1981-08-20 Sony Corp Field distinction circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3797434A (en) * 1972-09-25 1974-03-19 L Matthews Hydrofoil control means
JPS6043709B2 (ja) * 1977-07-13 1985-09-30 日本電気株式会社 垂直同期装置
US4238769A (en) * 1979-06-13 1980-12-09 Matsushita Electric Corp. Of America Vertical synchronization circuit for television receivers
US4303940A (en) * 1980-07-14 1981-12-01 Zenith Radio Corporation Raster manipulated television receiver
US4349839A (en) * 1980-12-29 1982-09-14 Motorola, Inc. Vertical sync counter having multi modes of operation for different TV systems standards

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104577A (en) * 1980-01-24 1981-08-20 Sony Corp Field distinction circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150083823A (ko) * 2015-06-22 2015-07-20 주식회사 다이나트론 Rf 단자를 포함한 pcb 커넥터

Also Published As

Publication number Publication date
SG105491G (en) 1993-02-19
DE3279381D1 (en) 1989-02-23
EP0091445A1 (en) 1983-10-19
EP0091445B1 (en) 1989-01-18
EP0091445B2 (en) 1996-12-27
US4402011A (en) 1983-08-30
WO1983001551A1 (en) 1983-04-28
EP0091445A4 (en) 1985-10-24
JPS58501749A (ja) 1983-10-13
HK4492A (en) 1992-01-17

Similar Documents

Publication Publication Date Title
US4402011A (en) Vertical sync counter with automatic recognition of TV line standard
US4096528A (en) Standard/nonstandard internal vertical sync producing apparatus
US4298890A (en) Digital vertical synchronization system for a television receiver
US3751588A (en) Vertical synchronizing circuitry
US4349839A (en) Vertical sync counter having multi modes of operation for different TV systems standards
US4251833A (en) Television horizontal AFPC with phase detector driven at twice the horizontal frequency
EP0289322B1 (en) Deflection circuit for nonstandard signal source
US4250525A (en) Television horizontal AFPC with phase detector driven at twice the horizontal frequency
JP2645506B2 (ja) テレビ受像機での電子ビームの水平偏向の同期方法
US4468699A (en) Circuit arrangement for the control of the vertical deflection
US3671669A (en) Recovery of horizontal sync pulses from a composite synchronizing format
US4524387A (en) Synchronization input for television receiver on-screen alphanumeric display
EP0067168B1 (en) Horizontal phase detector gain control
JP2002027279A (ja) 画像を垂直方向にパンする方法およびパン機能を具えたテレビジョン装置
US7079192B1 (en) Letter box line blackener for the HDTV/conventional-analog hybrid system
CA1133118A (en) Vertical synchronization circuit for television receivers
US6940934B2 (en) Synchronizing signal processing circuit
GB2050730A (en) Television horizontal oscillator synchronizing phase detector
JP3675050B2 (ja) 同期判定回路及びテレビジョン受像機
JPH0134511B2 (ja)
KR0182433B1 (ko) 복합영상신호의 프런트 포치를 이용한 데이터비트 송수신장치와 이를 이용한 텔레비전 수상기의 화면비 자동조정시스템
KR100211464B1 (ko) 텔레비전 수상기의 화면비 자동조정시스템
JPH08237568A (ja) テレビジョン受像装置
KR940011032B1 (ko) 자동 선국 구동장치
JP3101689B2 (ja) 映像信号処理装置の同期信号発生回路