JPH057664B2 - - Google Patents

Info

Publication number
JPH057664B2
JPH057664B2 JP62279824A JP27982487A JPH057664B2 JP H057664 B2 JPH057664 B2 JP H057664B2 JP 62279824 A JP62279824 A JP 62279824A JP 27982487 A JP27982487 A JP 27982487A JP H057664 B2 JPH057664 B2 JP H057664B2
Authority
JP
Japan
Prior art keywords
video
signal
clutter
circuit
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62279824A
Other languages
Japanese (ja)
Other versions
JPH01121781A (en
Inventor
Masami Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62279824A priority Critical patent/JPH01121781A/en
Publication of JPH01121781A publication Critical patent/JPH01121781A/en
Publication of JPH057664B2 publication Critical patent/JPH057664B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、1次レーダ装置における映像信号を
レーダ表示装置上に表示させる表示回路に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a display circuit for displaying a video signal in a primary radar device on a radar display device.

(従来の技術) 従来、この種のレーダ映像表示方式は、レーダ
受信機にて受信処理された信号をそのまま表示装
置に送出し表示装置に表示される映像信号の強度
を制御する方式となつていた。即ち、ノーマルビ
デオ信号についてもMTIビデオ信号についても
クラツタ領域の内外の区別なく一律に映像信号の
強度が制御されるようになつている。
(Prior Art) Conventionally, this type of radar image display method has been a method in which a signal received and processed by a radar receiver is sent as is to a display device, and the intensity of the video signal displayed on the display device is controlled. Ta. That is, the intensity of the video signal is uniformly controlled for both the normal video signal and the MTI video signal, regardless of whether they are inside or outside the clutter area.

(発明が解決しようとする問題点) レーダ映像を観測する場合、例えば、ノーマル
映像の場合クラツタ領域外ではノイズがやや見え
る程度まで映像利得を上げ目標の輝度を保ちつつ
クラツタ領域内ではクラツタ信号自体のレベルが
強いので映像利得を下げたいとか、また、MTI
映像の場合にはクラツタ領域内ではクラツタの消
え残りが或る程度見える程度に映像利得を上げて
小さな目標の輝度を上げて観測したいという場合
がある。即ち、ノーマルビデオ信号についても、
MTIビデオ信号についてもクラツタ領域の内と
外とで独立に映像利得を制御すると観測し易い映
像が得られる場合がある。
(Problem to be Solved by the Invention) When observing a radar image, for example, in the case of a normal image, the image gain is increased to the extent that noise is slightly visible outside the clutter area, and the target brightness is maintained, while within the clutter area, the clutter signal itself is If you want to lower the video gain because the level of MTI is strong,
In the case of images, there are cases where it is desired to increase the image gain and increase the brightness of a small target for observation in a clutter area so that some residual clutter can be seen. That is, for normal video signals as well,
For MTI video signals as well, if the video gain is controlled independently inside and outside the clutter area, an easily observable video may be obtained.

しかしながら、上記従来の技術においてはクラ
ツタ領域の内外を問わず1個の利得制御回路で映
像利得を制御するようになつているので目標映像
信号が観測しくくなる場合があるという問題があ
つた。
However, in the above-mentioned conventional technology, since the video gain is controlled by a single gain control circuit regardless of whether it is inside or outside the clutter area, there is a problem that the target video signal may become difficult to observe.

本発明の目的は、上記従来の問題点に鑑みて、
ノーマルビデオ、MTIビデオの両者についてク
ラツタ領域内とクラツタ領域外とで別個独立に映
像利得の調整ができるようにし、併せて、クラツ
タ領域外においてはノーマル映像とMTI映像を
重ねた状態で観測できるようにして目標映像の観
測が一層確実にできるレーダ映像表示回路を提供
しようとするものである。
In view of the above-mentioned conventional problems, an object of the present invention is to
The video gain can be adjusted independently for both normal video and MTI video inside the clutter area and outside the clutter area, and at the same time, it is possible to observe the normal video and MTI video in a superimposed state outside the clutter area. The present invention aims to provide a radar image display circuit that allows target images to be observed more reliably.

(問題点を解決するための手段) 本発明は上記の目的を達成するために次の手段
構成を有する。即ち、本発明のレーダ映像表示回
路は、クラツタ領域内であることを示すクラツタ
ゲート信号を受けてクラツタ領域内のビデオ信号
に対する利得を制御する利得制御信号を出力する
クラツタ領域内利得制御回路と;ノーマルビデオ
信号と前記利得制御信号を受けてクラツタ領域内
のノーマルビデオ信号の出力レベルを制御する第
1の可変利得ビデオ回路と;MTIビデオ信号と
前記利得制御信号を受けてクラツタ領域内の
MTIビデオ信号の出力レベルを制御する第2の
可変利得ビデオ回路と;第1の可変利得ビデオ回
路の出力信号と前記クラツタゲート信号とを受け
てクラツタ領域外のビデオ信号を抽出する第1の
ビデオ選択回路と;第2の可変利得ビデオ回路の
出力信号と前記クラツタゲート信号とを受けてク
ラツタ領域外のビデオ信号を抽出する第2のビデ
オ選択回路と;第1の可変利得ビデオ回路の出力
信号と第2のビデオ選択回路の出力信号を受けて
これらを加算し出力する第1のビデオ加算器と;
第2の可変利得ビデオ回路の出力信号と第1のビ
デオ選択回路の出力信号を受けてこれらを加算し
出力する第2のビデオ加算器と;を具備すること
を特徴とするレーダ映像表示回路である。
(Means for Solving the Problems) The present invention has the following means configuration to achieve the above object. That is, the radar image display circuit of the present invention includes an intra-clutter area gain control circuit that receives a clutter gate signal indicating that the video signal is within the clutter area and outputs a gain control signal for controlling the gain for a video signal within the clutter area; a first variable gain video circuit that receives a video signal and the gain control signal to control the output level of the normal video signal in the clutter area;
a second variable gain video circuit for controlling the output level of the MTI video signal; a first video selection for receiving the output signal of the first variable gain video circuit and the clutter gate signal to extract a video signal outside the clutter region; a second video selection circuit that receives the output signal of the second variable gain video circuit and the clutter gate signal and extracts a video signal outside the clutter area; a first video adder that receives the output signals of the two video selection circuits, adds them together, and outputs the results;
A radar image display circuit comprising: a second video adder that receives the output signal of the second variable gain video circuit and the output signal of the first video selection circuit, adds them together, and outputs the sum; be.

(作用) 以下、上記手段構成を有する本発明のレーダ映
像表示回路の作用を説明する。
(Function) Hereinafter, the function of the radar image display circuit of the present invention having the above means configuration will be explained.

上記構成中のクラツタ領域内利得制御回路はク
ラツタゲート信号を受け、入力ビデオ信号のうち
クラツタ領域内にあるビデオ信号に対してだけ利
得制御を行う利得制御信号を第1および第2の可
変利得ビデオ回路へ送出している。利得制御それ
自体は自動であつても手動であつてもよい。
The clutter area gain control circuit configured as described above receives the clutter gate signal and transmits a gain control signal to the first and second variable gain video circuits for performing gain control only on the video signal within the clutter area among the input video signals. is being sent to. The gain control itself may be automatic or manual.

第1の可変利得ビデオ回路にはノーマルビデオ
信号が入力されているからその出力はクラツタ領
域内のクラツタビデオレベルが制御されたノーマ
ルビデオ信号である。
Since a normal video signal is input to the first variable gain video circuit, its output is a normal video signal in which the clutter video level in the clutter area is controlled.

同様にして、第2の可変利得ビデオ回路には
MTIビデオ信号が入力されているからその出力
はクラツタ領域内のクラツタ消え残りビデオレベ
ルが制御されたMTIビデオ信号である。
Similarly, the second variable gain video circuit
Since the MTI video signal is input, the output is an MTI video signal in which the clutter in the clutter area is eliminated and the video level is controlled.

一方、第1および第2のビデオ選択回路はそれ
ぞれ第1および第2の可変利得回路からノーマル
ビデオ或いはMTIビデオを受けるとともにクラ
ツタゲート信号を受けて、入力されたビデオ信号
のうちクラツタ領域外のビデオ信号を抽出する。
On the other hand, the first and second video selection circuits receive the normal video or MTI video from the first and second variable gain circuits, respectively, and also receive the clutter gate signal, and select the video signals outside the clutter area from among the input video signals. Extract.

即ち、第1のビデオ選択回路はノーマルビデオ
信号のうちクラツタ領域外のビデオ信号を抽出
し、第2のビデオ選択回路はMTIビデオ信号の
うちクラツタ領域外のビデオ信号を抽出する。
That is, the first video selection circuit extracts the video signal outside the clutter area from the normal video signal, and the second video selection circuit extracts the video signal outside the clutter area from the MTI video signal.

第1の可変利得ビデオ回路のノーマルビデオ出
力信号はまた第1のビデオ加算器にも入力され、
この第1のビデオ加算器には動議に第2のビデオ
選択回路からのMTIビデオ信号が入力されて両
信号が加算される。従つて、第1のビデオ加算器
の出力信号は、クラツタ領域内ではレベル調整が
可能なノーマルクラツタビデオ信号であり、クラ
ツタ領域外ではノーマルビデオ信号とMTIビデ
オ信号の合成された信号となる。
The normal video output signal of the first variable gain video circuit is also input to the first video adder;
The first video adder receives the motion and the MTI video signal from the second video selection circuit, and adds both signals. Therefore, the output signal of the first video adder is a normal clutter video signal whose level can be adjusted within the clutter area, and a signal obtained by combining the normal video signal and the MTI video signal outside the clutter area.

また、第2のビデオ加算器の出力信号は、クラ
ツタ領域内ではレベル調整が可能なMTIクラツ
タ消え残りビデオ信号であり、クラツタ領域外で
はMTIビデオ信号とノーマルビデオ信号の合成
された信号となる。クラツタ領域外のビデオ信号
のレベル調整は第1および第2のビデオ選択回路
で行つてもよいし、或いは第1および第2のビデ
オ加算器で行つてもよい。いずれにしてもクラツ
タ領域内のビデオ信号レベルを独立に調整できる
からビデオ加算器の出力においてそれぞれ最適の
レベルになるように調整することができる。
Further, the output signal of the second video adder is an MTI clutter remaining video signal whose level can be adjusted within the clutter area, and a signal obtained by combining the MTI video signal and the normal video signal outside the clutter area. Level adjustment of the video signal outside the clutter area may be performed by the first and second video selection circuits, or by the first and second video adders. In any case, since the video signal level within the clutter area can be adjusted independently, the output of the video adder can be adjusted to the optimum level.

(実施例) 以下、本発明のレーダ映像表示回路の実施例を
図面に基づいて説明する。
(Example) Hereinafter, an example of the radar image display circuit of the present invention will be described based on the drawings.

第1図は本発明のレーダ映像表示回路の実施例
の構成を示す図である。
FIG. 1 is a diagram showing the configuration of an embodiment of a radar image display circuit according to the present invention.

第1図においては、受信機から送出されるノー
マルビデオ信号1およびMTIビデオ信号15の
各々は、受信機にてクラツタ領域を判別したクラ
ツタゲート信号8により、可変利得ビデオ回路2
にて、クラツタ領域のみ利得調整が行われる。
In FIG. 1, each of a normal video signal 1 and an MTI video signal 15 sent out from a receiver is sent to a variable gain video circuit 2 by a clutter gate signal 8 in which a clutter area is determined by the receiver.
Gain adjustment is performed only in the clutter region.

利得調整の割合は、クラツタ領域内利得制御回
路10により送出される利得制御信号9、同16
により各ビデオ信号に応じて設定される。
The rate of gain adjustment is determined by the gain control signals 9 and 16 sent out by the gain control circuit 10 in the clutter region.
is set according to each video signal.

クラツタ領域のみ利得制御された、ビデオ信号
3および同7は、ビデオ分配器4により2分配さ
れビデオ加算器6にて各々加算された後、レーダ
表示装置14に送られ、表示画面上に表示され
る。
Video signals 3 and 7, whose gain is controlled only in the clutter region, are divided into two parts by a video distributor 4 and added together by a video adder 6, and then sent to a radar display device 14 and displayed on a display screen. Ru.

次に各ビデオ系について詳細説明を行う。 Next, each video system will be explained in detail.

受信機から送出されたノーマルビデオ信号1
は、可変利得ビデオ回路2に入力され、クラツタ
領域内利得制御回路10から送出される利得制御
信号9によりクラツタ領域にあるビデオ信号のみ
利得制御され利得制御されたビデオ信号3はビデ
オ分配器4に加えられて2分され、一方のビデオ
信号5はビデオ加算器6に加えられる。又、他方
のビデオ信号5は、ビデオ選択回路12に加えら
れ、クラツタ領域内利得制御回路10から送出さ
れた領域選択信号11によりクラツタ領域外のビ
デオ信号19のみ抽出され、MTIビデオ系のビ
デオ加算器6に加えられMTIビデオ信号18と
混合した信号20として表示装置14の表示画面
上に表示される。
Normal video signal 1 sent from receiver
is input to the variable gain video circuit 2, and only the video signal in the clutter area is gain controlled by the gain control signal 9 sent from the clutter area gain control circuit 10, and the gain-controlled video signal 3 is sent to the video distributor 4. One video signal 5 is added to a video adder 6. The other video signal 5 is applied to the video selection circuit 12, and only the video signal 19 outside the clutter area is extracted by the area selection signal 11 sent from the clutter area gain control circuit 10, and the video signal 19 outside the clutter area is extracted. The signal 20 mixed with the MTI video signal 18 is displayed on the display screen of the display device 14.

又、受信機から送出されたMTIビデオ信号1
5は可変利得ビデオ回路2に入力され、クラツタ
領域内利得制御回路10から送出される利得制御
信号16によりクラツタ領域にあるビデオ信号の
み利得制御され利得制御されたビデオ信号17は
ビデオ分配器4に加えられて2分され、一方のビ
デオ信号18はビデオ加算器6に加えられる。
Also, the MTI video signal 1 sent from the receiver
5 is input to the variable gain video circuit 2, and only the video signal in the clutter area is gain controlled by the gain control signal 16 sent from the clutter area gain control circuit 10, and the gain-controlled video signal 17 is sent to the video distributor 4. One of the video signals 18 is added to the video adder 6.

又、他方のビデオ信号18は、ビデオ選択回路
12に加えられ、クラツタ領域内利得制御回路1
0から送出された、領域選択信号11によりクラ
ツタ領域外のビデオ信号13のみ抽出され、ノー
マルビデオ系のビデオ加算器6に加えられ、ノー
マルビデオ信号5と混合した信号7として表示装
置14の表示面上に表示される。
Further, the other video signal 18 is applied to the video selection circuit 12, and the clutter area gain control circuit 1
Only the video signal 13 outside the clutter area is extracted by the area selection signal 11 sent from 0, and is added to the normal video system video adder 6, and is displayed on the display screen of the display device 14 as a signal 7 mixed with the normal video signal 5. displayed above.

なお上記実施例において、ビデオ選択回路12
はクラツタゲート信号を直接受けずクラツタ領域
内利得制御回路10から領域選択信号11を受け
ているがこれは利得制御回路とビデオ選択回路に
共用できる部分回路がクラツタ領域内利得制御回
路10内に設けられているからであつて、クラツ
タ領域内利得制御もクラツタ領域外ビデオの選択
も共にクラツタゲート信号を受けることによつて
可能となる動作である。また、ビデオ選択回路1
2は手段構成にいう第1および第2のビデオ選択
回路を含むものである。
Note that in the above embodiment, the video selection circuit 12
does not directly receive the clutter gate signal but receives the area selection signal 11 from the clutter area gain control circuit 10. This is because a partial circuit that can be shared by the gain control circuit and the video selection circuit is provided in the clutter area gain control circuit 10. Both the gain control within the clutter area and the selection of the video outside the clutter area are operations that are made possible by receiving the clutter gate signal. In addition, the video selection circuit 1
2 includes first and second video selection circuits referred to in the means configuration.

第2図は表示装置におけるPPI表示例を示す図
であり、図aはクラツタ領域を示す図、図bはノ
ーマル信号系の信号による表示例を示す図、図c
はMTI信号系による表示例を示す図である。図
bおよび図cにおいてはクラツタ領域外ではノー
マル映像とMTI映像が重畳して現れる。
Figure 2 is a diagram showing an example of PPI display on a display device, where Figure a shows a clutter area, Figure b shows an example of display using normal signal system signals, and Figure c
FIG. 2 is a diagram showing an example of display using the MTI signal system. In Figures b and c, normal images and MTI images appear superimposed outside the clutter area.

(発明の効果) 以上説明したように、本発明のレーダ映像表示
回路は、ノーマルビデオ信号およびMTIビデオ
信号のそれぞれについてクラツタ領域内のビデオ
信号のレベルを別個に制御できるようになつてい
るのでクラツタ領域内、クラツタ領域外のそれぞ
れについて、従来より一層的確な目標観測が可能
な輝度・強度に調整することができ、またクラツ
タ領域外の部分についてはノーマルビデオによる
映像とMTIビデオによる映像を重ねた状態で観
測できるのでより確実に目標映像を視認できると
いう利点がある。
(Effects of the Invention) As explained above, the radar image display circuit of the present invention is capable of separately controlling the level of the video signal in the clutter area for each of the normal video signal and the MTI video signal. The brightness and intensity can be adjusted to enable more accurate target observation than before, both within the Kuratsuta region and outside the Kuratsuta region.For areas outside the Kuratsuta region, images from normal video and MTI video are overlapped. This has the advantage that the target image can be seen more reliably since it can be observed in the same state.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のレーダ映像表示回路の実施例
の構成を示す図、第2図は本発明のレーダ映像表
示回路を用いた場合のPPI表示例を示す図であ
る。 1……ノーマルビデオ信号、2……可変利得ビ
デオ回路、4……ビデオ分配器、6……ビデオ加
算器、8……クラツタゲート信号、10……クラ
ツタ領域内利得制御回路、12……ビデオ選択回
路、14……表示装置、15……MTIビデオ信
号。
FIG. 1 is a diagram showing the configuration of an embodiment of the radar video display circuit of the present invention, and FIG. 2 is a diagram showing an example of PPI display when the radar video display circuit of the present invention is used. 1... Normal video signal, 2... Variable gain video circuit, 4... Video distributor, 6... Video adder, 8... Clutter gate signal, 10... Clutter area gain control circuit, 12... Video selection Circuit, 14...Display device, 15...MTI video signal.

Claims (1)

【特許請求の範囲】[Claims] 1 クラツタ領域内であることを示すクラツタゲ
ート信号を受けてクラツタ領域内のビデオ信号に
対する利得を制御する利得制御信号を出力するク
ラツタ領域内利得制御回路と;ノーマルビデオ信
号と前記利得制御信号を受けてクラツタ領域内の
ノーマルビデオ信号の出力レベルを制御する第1
の可変利得ビデオ回路と;MTIビデオ信号と前
記利得制御信号を受けてクラツタ領域内のMTI
ビデオ信号の出力レベルを制御する第2の可変利
得ビデオ回路と;第1の可変利得ビデオ回路の出
力信号と前記クラツタゲート信号とを受けてクラ
ツタ領域外のビデオ信号を抽出する第1のビデオ
選択回路と;第2の可変利得ビデオ回路の出力信
号と前記クラツタゲート信号とを受けてクラツタ
領域外のビデオ信号を抽出する第2のビデオ選択
回路と;第1の可変利得ビデオ回路の出力信号と
第2のビデオ選択回路の出力信号を受けてこれら
を加算し出力する第1のビデオ加算器と;第2の
可変利得ビデオ回路の出力信号と第1のビデオ選
択回路の出力信号を受けてこれらを加算し出力す
る第2のビデオ加算器と;を具備することを特徴
とするレーダ映像表示回路。
1 a clutter area gain control circuit that receives a clutter gate signal indicating that the clutter area is within the clutter area and outputs a gain control signal for controlling the gain for the video signal within the clutter area; The first control unit controls the output level of the normal video signal within the clutter area.
a variable gain video circuit; receiving the MTI video signal and the gain control signal;
a second variable gain video circuit that controls the output level of the video signal; a first video selection circuit that receives the output signal of the first variable gain video circuit and the clutter gate signal and extracts the video signal outside the clutter area; a second video selection circuit that receives the output signal of the second variable gain video circuit and the clutter gate signal and extracts a video signal outside the clutter area; a first video adder that receives the output signals of the second variable gain video circuit and the output signals of the first video selection circuit and adds them; A radar image display circuit comprising: a second video adder for outputting a video signal;
JP62279824A 1987-11-05 1987-11-05 Radar video display circuit Granted JPH01121781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62279824A JPH01121781A (en) 1987-11-05 1987-11-05 Radar video display circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62279824A JPH01121781A (en) 1987-11-05 1987-11-05 Radar video display circuit

Publications (2)

Publication Number Publication Date
JPH01121781A JPH01121781A (en) 1989-05-15
JPH057664B2 true JPH057664B2 (en) 1993-01-29

Family

ID=17616426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62279824A Granted JPH01121781A (en) 1987-11-05 1987-11-05 Radar video display circuit

Country Status (1)

Country Link
JP (1) JPH01121781A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04190184A (en) * 1990-11-22 1992-07-08 Nec Corp Radar image display circuit

Also Published As

Publication number Publication date
JPH01121781A (en) 1989-05-15

Similar Documents

Publication Publication Date Title
US6628299B2 (en) Display system
EP0334475B1 (en) Video switcher with independent processing of selected video signals
DE69517994T2 (en) MULTIPLE IMAGE TELEVISION RECEIVER
DE69507716T2 (en) GRAPHIC MENU FOR TELEVISION RECEIVERS
US5570134A (en) Multilingual display device and method thereof
JPS58171177A (en) Key signal generating method and video converter with key signal generator
JPS63198485A (en) Key signal generator
US4630101A (en) Chromakey signal producing apparatus
CA2083312A1 (en) Beam current limiting arrangement for a televison system with picture-in-picture provisions
US5305108A (en) Switcher mixer priority architecture
JPH057664B2 (en)
JP3289892B2 (en) Signal switching output device
US5459472A (en) Device for displaying at least one image delivered in particular by a radar
JPS5620390A (en) Controlling circuit of television superimposition screen
GB1349188A (en) Picture generating unit responsive to a video signal
JP2743550B2 (en) Radar image display circuit
GB1307112A (en) Method and apparatus for electrical signals
JPH01241276A (en) Video camera
US3507990A (en) Long range target
US3031656A (en) System for controlling unwanted received radar signals
JPH07294633A (en) Radar signal processing device
JPH0324857B2 (en)
JPH025072B2 (en)
JPH04190184A (en) Radar image display circuit
JPS5741734A (en) Crt controlling system