JPH0576806B2 - - Google Patents
Info
- Publication number
- JPH0576806B2 JPH0576806B2 JP16028084A JP16028084A JPH0576806B2 JP H0576806 B2 JPH0576806 B2 JP H0576806B2 JP 16028084 A JP16028084 A JP 16028084A JP 16028084 A JP16028084 A JP 16028084A JP H0576806 B2 JPH0576806 B2 JP H0576806B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- voltage
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダイオード、トランジスタを使用した
アンプ及びスイツチング回路の非直線性出力を直
線性出力に改善するための非直線出力補償回路に
関する。
アンプ及びスイツチング回路の非直線性出力を直
線性出力に改善するための非直線出力補償回路に
関する。
ダイオード、トランジスタを使用したアンプ及
びスイツチング回路等では非直線性部分を使用し
ないかあるいは、非直線性が回路目的に影響を与
えない場合は別として半導体の導通開始及び飽和
附近の非直線性を改善するには増幅された出力を
負帰還させて直線性を改善するのが一般的であ
る。
びスイツチング回路等では非直線性部分を使用し
ないかあるいは、非直線性が回路目的に影響を与
えない場合は別として半導体の導通開始及び飽和
附近の非直線性を改善するには増幅された出力を
負帰還させて直線性を改善するのが一般的であ
る。
〔発明が解決しようとする問題点〕
出力を負帰還させて直線性を改善する方法では
入力を増幅して出力するための信号処理が高速化
するにしたがつて位相のずれ、極端な場合に回路
の発振等の問題があり、特に半導体の動作領域を
越えて、未導通から飽和迄直線性が要求され且つ
高速性も要求される場合、出力を入力側に負帰還
させることなく直線性を改善しなければならな
い。本発明は上記問題点を解決することを目とす
るものである。
入力を増幅して出力するための信号処理が高速化
するにしたがつて位相のずれ、極端な場合に回路
の発振等の問題があり、特に半導体の動作領域を
越えて、未導通から飽和迄直線性が要求され且つ
高速性も要求される場合、出力を入力側に負帰還
させることなく直線性を改善しなければならな
い。本発明は上記問題点を解決することを目とす
るものである。
上記目的を達成するため、本発明は一対のトラ
ンジスタ２，４が対称となるように該一対のトラ
ンジスタ２，４のコレクタどうし及びエミツタど
うしをそれぞれ接続し、該一対のトランジスタ
２，４の中、一方のトランジスタ２のベースに、
レベルが２段階に変化する第１の電圧信号Vi1を
印加し、他方のトランジスタ４のベースに前記第
１の電圧信号Vi1の中間の電位に対して前記第１
の電圧信号Vi1と対称な第２の電圧信号Vi2を印
加し、該第１と第２の電圧信号Vi1，Vi2が交差
する時に、前記トランジスタ２，４のコレクタ電
流波形がＶ字状に変化するようにしたものであ
る。
ンジスタ２，４が対称となるように該一対のトラ
ンジスタ２，４のコレクタどうし及びエミツタど
うしをそれぞれ接続し、該一対のトランジスタ
２，４の中、一方のトランジスタ２のベースに、
レベルが２段階に変化する第１の電圧信号Vi1を
印加し、他方のトランジスタ４のベースに前記第
１の電圧信号Vi1の中間の電位に対して前記第１
の電圧信号Vi1と対称な第２の電圧信号Vi2を印
加し、該第１と第２の電圧信号Vi1，Vi2が交差
する時に、前記トランジスタ２，４のコレクタ電
流波形がＶ字状に変化するようにしたものであ
る。
上記した構成において、一対のトランジスタ
２，４のうちの一方のベースに、レベルが２段階
に変化する互いに対称な一対の電圧信号Vi1，
Vi2のうちの一方の電圧信号Vi1を印加し、前記
トランジスタ２，４のうちの他方のベースに、上
記一対の電圧信号のうちの他方の電圧信号Vi2を
印加すると、上記一対の電圧信号Vi1，Vi2が交
差するときに前記トランジスタ２，４のコレクタ
電流がＶ字状に変化する。従つてこのＶ字状出力
を、スイツチング回路等の出力の非直線部に付加
すれば、該非直線部を改善することができる。
２，４のうちの一方のベースに、レベルが２段階
に変化する互いに対称な一対の電圧信号Vi1，
Vi2のうちの一方の電圧信号Vi1を印加し、前記
トランジスタ２，４のうちの他方のベースに、上
記一対の電圧信号のうちの他方の電圧信号Vi2を
印加すると、上記一対の電圧信号Vi1，Vi2が交
差するときに前記トランジスタ２，４のコレクタ
電流がＶ字状に変化する。従つてこのＶ字状出力
を、スイツチング回路等の出力の非直線部に付加
すれば、該非直線部を改善することができる。
以下に本発明の構成を添付図面に示す実施例に
基いて詳細に説明する。
基いて詳細に説明する。
第１図ａ，ｂは、非直線補償回路を示してい
る。ａにおいて、２個のNPNトランジスタ２，
４のそれぞれのコレクタは互いに接続し、且つ
NPNトランジスタ２，４のそれぞれのエミツタ
が互いに接続している。ｂに示す補償回路も同様
に一対のPNPトランジスタ６，８の互いのコレ
クタ及びエミツタどうしが接続している。ａ，ｂ
のそれぞれの２個のトランジスタ２と４及び６と
８は、互いに対称に接続している。図中、１０，
１２は基準電圧供給端子、１４，１６，１８，２
０は入力端である。上記補償回路ａ，ｂのそれぞ
れのベース入力端１４，１８に第２図に示すレベ
ルが２段階に変化する制御電圧信号Vi1が入力さ
れ、ベース入力端１６，２０に前記Vi1に対称な
制御電圧信号Vi2が入力されると、補償回路ａ，
ｂのコレクタ電流ID，IUの波形に第２図ｂ，ｃ
に示す如く上記Vi1とVi2が交差する時期２１に
急激に電流値がＶ字状に減少するＶ字状部２２，
２４が形成される。この出力波形特性を利用し
て、アンプ、スイツチング回路の非直線部を改善
することができる。この原理を第１１図及び第１
２図を参照して説明する。負荷抵抗RLに電流が
流れ込むライン２６にPNPトランジスタから成
る補償回路ｂを接続し、負荷抵抗RLに対して電
流が流れ出すライン２８にNPNトランジスタか
ら成る補償回路ａを接続した場合、ライン２６を
流れる電流をIP、ライン２８を流れる電流をIN
とすると、 （IP−IN）RL＝Vout 従つて、INがＶ字状に変化すると、Voutは第
１２図ａに示す如く逆Ｖ字状に変化し、IPがＶ
字状に変化すると、Voutは第１２図ｂに示す如
くＶ字状に変化する。これにより、NPNトラン
ジスタ型補償回路とPNPトランジスタ型補償回
路を負荷抵抗に対して適宜接続することにより、
Ｖ字状出力電圧と逆Ｖ字状の出力電圧を得ること
が理解できる。この出力電圧をアンプ、スイツチ
ング回路非直線部に付加すれば、該非直線部を直
線状に改善することができる。
る。ａにおいて、２個のNPNトランジスタ２，
４のそれぞれのコレクタは互いに接続し、且つ
NPNトランジスタ２，４のそれぞれのエミツタ
が互いに接続している。ｂに示す補償回路も同様
に一対のPNPトランジスタ６，８の互いのコレ
クタ及びエミツタどうしが接続している。ａ，ｂ
のそれぞれの２個のトランジスタ２と４及び６と
８は、互いに対称に接続している。図中、１０，
１２は基準電圧供給端子、１４，１６，１８，２
０は入力端である。上記補償回路ａ，ｂのそれぞ
れのベース入力端１４，１８に第２図に示すレベ
ルが２段階に変化する制御電圧信号Vi1が入力さ
れ、ベース入力端１６，２０に前記Vi1に対称な
制御電圧信号Vi2が入力されると、補償回路ａ，
ｂのコレクタ電流ID，IUの波形に第２図ｂ，ｃ
に示す如く上記Vi1とVi2が交差する時期２１に
急激に電流値がＶ字状に減少するＶ字状部２２，
２４が形成される。この出力波形特性を利用し
て、アンプ、スイツチング回路の非直線部を改善
することができる。この原理を第１１図及び第１
２図を参照して説明する。負荷抵抗RLに電流が
流れ込むライン２６にPNPトランジスタから成
る補償回路ｂを接続し、負荷抵抗RLに対して電
流が流れ出すライン２８にNPNトランジスタか
ら成る補償回路ａを接続した場合、ライン２６を
流れる電流をIP、ライン２８を流れる電流をIN
とすると、 （IP−IN）RL＝Vout 従つて、INがＶ字状に変化すると、Voutは第
１２図ａに示す如く逆Ｖ字状に変化し、IPがＶ
字状に変化すると、Voutは第１２図ｂに示す如
くＶ字状に変化する。これにより、NPNトラン
ジスタ型補償回路とPNPトランジスタ型補償回
路を負荷抵抗に対して適宜接続することにより、
Ｖ字状出力電圧と逆Ｖ字状の出力電圧を得ること
が理解できる。この出力電圧をアンプ、スイツチ
ング回路非直線部に付加すれば、該非直線部を直
線状に改善することができる。
上記Vi1とVi2の電圧信号は第３図に示す差動
型スイツチ回路によつて造出することができる。
第３図において、３０，３２はNPNトランジス
タであり、これらは対称的に接続している。３４
は定電流回路を構成するNPNトランジスタ、３
６，３８はコレクタ電源である。トランジスタ３
２のベースには、基準電圧V′SIが印加されてい
る。上記した構成において、第４図に示す入力電
圧V′iがトランジスタ３０のベースに供給される
と、ライン４０，４２にVi1とVi2の電圧信号が
発生する。上記Vi1とVi2の交点Ｘは上記基準電
圧V′SIのレベルを調整することによつて所望の
時期に設定することができる。次に、NPNトラ
ンジスタ型非直線補償回路を用いて差動型スイツ
チング回路の非直線性を改善した例を第５図を参
照して説明する。
型スイツチ回路によつて造出することができる。
第３図において、３０，３２はNPNトランジス
タであり、これらは対称的に接続している。３４
は定電流回路を構成するNPNトランジスタ、３
６，３８はコレクタ電源である。トランジスタ３
２のベースには、基準電圧V′SIが印加されてい
る。上記した構成において、第４図に示す入力電
圧V′iがトランジスタ３０のベースに供給される
と、ライン４０，４２にVi1とVi2の電圧信号が
発生する。上記Vi1とVi2の交点Ｘは上記基準電
圧V′SIのレベルを調整することによつて所望の
時期に設定することができる。次に、NPNトラ
ンジスタ型非直線補償回路を用いて差動型スイツ
チング回路の非直線性を改善した例を第５図を参
照して説明する。
図中、NPNトランジスタ４４，４６は差動型
スイツチング回路を構成し、トランジスタ４６の
ベースには基準電圧VSIが印加されている。端子
４８，５０はコレクタ電源に接続している。第６
図に示す入力電圧Viがトランジスタ２のベース
に入力されると、非直線補償回路５２のＶ字状の
補償特性によつてトランジスタ４４，４６のコレ
クタ電流の波形ａ，ｂの部分５６の非直線性が改
善され、該部分は直線的に変化する。
スイツチング回路を構成し、トランジスタ４６の
ベースには基準電圧VSIが印加されている。端子
４８，５０はコレクタ電源に接続している。第６
図に示す入力電圧Viがトランジスタ２のベース
に入力されると、非直線補償回路５２のＶ字状の
補償特性によつてトランジスタ４４，４６のコレ
クタ電流の波形ａ，ｂの部分５６の非直線性が改
善され、該部分は直線的に変化する。
次に、第８図に示す余り出力変換回路５８の出
力の非直線性を改善した実施例について説明す
る。余り出力変換回路５８のスイツチ回路部６０
は複数の並列に接続された差動型スイツチ回路に
より構成され、該差動型スイツチ回路は一対の
NPNトランジスタによつて構成されている。一
対のNPNトランジスタ６２，６４のうちの一方
のトランジスタ６２のベースにはそれぞれ基準電
位Vsが印加されている。この基準電位Vsは、ラ
インＬに設けられた多数の分割抵抗６６によつて
設定されている。複数の差動型スイツチ回路の出
力ラインは制限付き定電流回路６８に接続し、該
回路６８の出力ラインには常に一定の電流例えば
1mAが流れている。抵抗６７を1KΩとすると抵
抗６７に1mAの電流が流れると、抵抗６７の両
端には１ボルトの電圧が生じる。今、 (1) Vs−VIN＞１ボルト の状態にあると、トランジスタ６２のエミツタ・
コレクタ間即ちA′ラインに電流が流れ、トラン
ジスタ６４のエミツタ・コレクタ間即ちＢライン
の電流はゼロ（OFF）となる。このときVout（出
力）の電圧は上昇する。
力の非直線性を改善した実施例について説明す
る。余り出力変換回路５８のスイツチ回路部６０
は複数の並列に接続された差動型スイツチ回路に
より構成され、該差動型スイツチ回路は一対の
NPNトランジスタによつて構成されている。一
対のNPNトランジスタ６２，６４のうちの一方
のトランジスタ６２のベースにはそれぞれ基準電
位Vsが印加されている。この基準電位Vsは、ラ
インＬに設けられた多数の分割抵抗６６によつて
設定されている。複数の差動型スイツチ回路の出
力ラインは制限付き定電流回路６８に接続し、該
回路６８の出力ラインには常に一定の電流例えば
1mAが流れている。抵抗６７を1KΩとすると抵
抗６７に1mAの電流が流れると、抵抗６７の両
端には１ボルトの電圧が生じる。今、 (1) Vs−VIN＞１ボルト の状態にあると、トランジスタ６２のエミツタ・
コレクタ間即ちA′ラインに電流が流れ、トラン
ジスタ６４のエミツタ・コレクタ間即ちＢライン
の電流はゼロ（OFF）となる。このときVout（出
力）の電圧は上昇する。
(2) ０＜Vs−VIN＜１ボルト
となるとA′ライン，B′ラインともに導通し、
A′ラインを流れる電流値とB′ラインを流れる電
流値との和は1mAとなる。このとき、Voutの電
圧は下降する。
A′ラインを流れる電流値とB′ラインを流れる電
流値との和は1mAとなる。このとき、Voutの電
圧は下降する。
(3) Vs−VIN＜０
となるとA′ラインがOFFとなつて電流がゼロと
なり、B′ラインには1mAの電流が流れる。
なり、B′ラインには1mAの電流が流れる。
上記(1)(2)(3)の動作を行う差動型スイツチ回路が
多数並列に接続されているため、第６図に示す入
力アナログ電圧Viは、第７図に示す交番２進用
の余り出力６８に変換される。この余り出力６８
の非直線部７０，７２，７４に補償回路による逆
Ｖ字状の電圧信号８４を付加し、非直線部７６，
７８に補償回路によるＶ字状の電圧８８を付加す
れば、上記余り出力６８の波形の非直線部７０，
７２，７４，７６，７８が改善される。補償回路
は、第８図の定電流回路６８の部分８０に、該定
電流回路６８の替りに第９図に示す如く接続す
る。第９図において、余り出力変換回路５８の
VINの入力信号はレベルコンバータ８２を介し
て、トランジスタ３０のベースに供給される。上
記構成によつてNPNトランジスタ型補償回路ａ
による逆Ｖ字状電圧８４が余り出力変換回路５８
のVout電圧に付加され、余り出力６８の部分７
０，７２，７４の非直線部が改善される。第９図
中のＡ，Ｂ，Ｃは第８図中のＡ，Ｂ，Ｃに対応し
ている。NPNトランジスタ型補償回路は上記差
動型スイツチ回路と同数設ける。尚、補償回路は
余り出力変換回路５８とは別個に設けるようにし
ても良い。余り出力６８の部分７６，７８の非直
線部を改善する回路は、第１０図に示されてい
る。PNPトランジスタ型補償回路ｂは、PNPト
ランジスタ６，８によつて構成され、そのライン
８６は、第８図のVout端子に接続される。この
PNPトランジスタ型補償回路は上記差動型スイ
ツチ回路と同数設ける。この補償回路によるＶ字
状電圧８８は、第７図に示す如く余り出力６８の
部分７６，７８の非直線部に付加され、該部分が
改善される。尚、第１０図中、９０は定電流回
路、９２はレベルコンバータ、９４は第３図の制
御信号発生回路に対応する、PNPトランジスタ
から成る制御信号発生回路である。
多数並列に接続されているため、第６図に示す入
力アナログ電圧Viは、第７図に示す交番２進用
の余り出力６８に変換される。この余り出力６８
の非直線部７０，７２，７４に補償回路による逆
Ｖ字状の電圧信号８４を付加し、非直線部７６，
７８に補償回路によるＶ字状の電圧８８を付加す
れば、上記余り出力６８の波形の非直線部７０，
７２，７４，７６，７８が改善される。補償回路
は、第８図の定電流回路６８の部分８０に、該定
電流回路６８の替りに第９図に示す如く接続す
る。第９図において、余り出力変換回路５８の
VINの入力信号はレベルコンバータ８２を介し
て、トランジスタ３０のベースに供給される。上
記構成によつてNPNトランジスタ型補償回路ａ
による逆Ｖ字状電圧８４が余り出力変換回路５８
のVout電圧に付加され、余り出力６８の部分７
０，７２，７４の非直線部が改善される。第９図
中のＡ，Ｂ，Ｃは第８図中のＡ，Ｂ，Ｃに対応し
ている。NPNトランジスタ型補償回路は上記差
動型スイツチ回路と同数設ける。尚、補償回路は
余り出力変換回路５８とは別個に設けるようにし
ても良い。余り出力６８の部分７６，７８の非直
線部を改善する回路は、第１０図に示されてい
る。PNPトランジスタ型補償回路ｂは、PNPト
ランジスタ６，８によつて構成され、そのライン
８６は、第８図のVout端子に接続される。この
PNPトランジスタ型補償回路は上記差動型スイ
ツチ回路と同数設ける。この補償回路によるＶ字
状電圧８８は、第７図に示す如く余り出力６８の
部分７６，７８の非直線部に付加され、該部分が
改善される。尚、第１０図中、９０は定電流回
路、９２はレベルコンバータ、９４は第３図の制
御信号発生回路に対応する、PNPトランジスタ
から成る制御信号発生回路である。
本発明は上述の如く、一対のトランジスタを対
称的に接続し、該一対のトランジスタのベースに
レベルが２段階に変化する互いに対称的な入力電
圧を入力することによつて、該一対の入力電圧の
波形が交差する点でコレクタ電流がＶ字状に変化
するようにしたのでこのＶ字状に変化する特性に
よりダイオード，トランジスタを使用したアンプ
及びスイツチング回路等の非直線性部分を出力を
負帰還させることなく、補償することができる効
果が存する。
称的に接続し、該一対のトランジスタのベースに
レベルが２段階に変化する互いに対称的な入力電
圧を入力することによつて、該一対の入力電圧の
波形が交差する点でコレクタ電流がＶ字状に変化
するようにしたのでこのＶ字状に変化する特性に
よりダイオード，トランジスタを使用したアンプ
及びスイツチング回路等の非直線性部分を出力を
負帰還させることなく、補償することができる効
果が存する。
第１図は回路図、第２図は波形図、第３図は回
路図、第４図は波形図、第５図は回路図、第６図
は波形図、第７図は波形図、第８図は回路図、第
９図は回路図、第１０図は回路図、第１１図は説
明回路図、第１２図は説明図である。 ２，４……トランジスタ、６，８……トランジ
スタ、１０，１２……電流、１４，１６，１８，
２０……入力端、２２，２４……Ｖ字状部、２
６，２８……ライン、３０，３２……NPNトラ
ンジスタ、３４……定電流回路、３６，３８……
コレクタ電源、４０，４２……ライン、４４，４
６……トランジスタ、４８，５０……端子、５２
……非直線補償回路、５６……部分、５８……余
り出力変換回路、６０……スイツチ回路部、６
２，６４……トランジスタ、６６……分割抵抗、
６８……余り出力、７０，７２，７４，７６，７
８……非直線部、８０……部分、８２……レベル
コンバータ、８４……ライン、８６……ライン。
路図、第４図は波形図、第５図は回路図、第６図
は波形図、第７図は波形図、第８図は回路図、第
９図は回路図、第１０図は回路図、第１１図は説
明回路図、第１２図は説明図である。 ２，４……トランジスタ、６，８……トランジ
スタ、１０，１２……電流、１４，１６，１８，
２０……入力端、２２，２４……Ｖ字状部、２
６，２８……ライン、３０，３２……NPNトラ
ンジスタ、３４……定電流回路、３６，３８……
コレクタ電源、４０，４２……ライン、４４，４
６……トランジスタ、４８，５０……端子、５２
……非直線補償回路、５６……部分、５８……余
り出力変換回路、６０……スイツチ回路部、６
２，６４……トランジスタ、６６……分割抵抗、
６８……余り出力、７０，７２，７４，７６，７
８……非直線部、８０……部分、８２……レベル
コンバータ、８４……ライン、８６……ライン。
Claims (1)
- １ 一対のトランジスタ２，４が対称となるよう
に該一対のトランジスタ２，４のコレクタどうし
及びエミツタどうしをそれぞれ接続し、該一対の
トランジスタ２，４の中、一方のトランジスタ２
のベースに、レベルが２段階に変化する第１の電
圧信号Vi1を印加し、他方のトランジスタ４のベ
ースに前記第１の電圧信号Vi1の中間の電位に対
して前記第１の電圧信号Vi1と対称な第２の電圧
信号Vi2を印加し、該第１と第２の電圧信号Vi1，
Vi2が交差する時に、前記トランジスタ２，４の
コレクタ電流波形がＶ字状に変化するようにした
ことを特徴とする非直線出力補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16028084A JPS6141211A (ja) | 1984-08-01 | 1984-08-01 | 非直線出力補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16028084A JPS6141211A (ja) | 1984-08-01 | 1984-08-01 | 非直線出力補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6141211A JPS6141211A (ja) | 1986-02-27 |
| JPH0576806B2 true JPH0576806B2 (ja) | 1993-10-25 |
Family
ID=15711575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16028084A Granted JPS6141211A (ja) | 1984-08-01 | 1984-08-01 | 非直線出力補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6141211A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2344689A (en) * | 1998-12-07 | 2000-06-14 | Ericsson Telefon Ab L M | Analogue switch |
-
1984
- 1984-08-01 JP JP16028084A patent/JPS6141211A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6141211A (ja) | 1986-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0666604B2 (ja) | プログラマブル利得計測増幅器 | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| KR940006337A (ko) | 광범위 주파수 증폭장치 | |
| JP3492891B2 (ja) | 出力回路装置 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH0576806B2 (ja) | ||
| KR900019256A (ko) | 왜곡 보상 기능을 가진 바이폴라 트랜지스터 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH04369105A (ja) | 増幅器 | |
| WO1989003612A1 (en) | Linearity differential amplifier | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH0543533Y2 (ja) | ||
| SU1280406A1 (ru) | Нелинейный преобразователь | |
| JP2985815B2 (ja) | 定電圧回路及びそれを利用したｄａ変換回路 | |
| EP0090104B1 (en) | Dual polarity switchable operational amplifier circuit | |
| JPS63280517A (ja) | 論理回路 | |
| JPH0127298Y2 (ja) | ||
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| US6307434B1 (en) | Circuit for ensuring full saturation of amplifiers of a single input configured bridge amplifier | |
| JPH018027Y2 (ja) | ||
| JP2536047Y2 (ja) | 増幅器 | |
| JPS6119547Y2 (ja) | ||
| SU320913A1 (ru) | УСИЛИТЕЛЬ МОЩНОСТИ посто нного ТОКА |