JPH0127298Y2 - - Google Patents
Info
- Publication number
- JPH0127298Y2 JPH0127298Y2 JP1984152494U JP15249484U JPH0127298Y2 JP H0127298 Y2 JPH0127298 Y2 JP H0127298Y2 JP 1984152494 U JP1984152494 U JP 1984152494U JP 15249484 U JP15249484 U JP 15249484U JP H0127298 Y2 JPH0127298 Y2 JP H0127298Y2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- power supply
- voltage
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
「産業上の利用分野」
この考案はデジタル入力に応じた正相アナログ
出力と、逆相アナログ出力とを出力する差動出力
DA変換器に関する。
出力と、逆相アナログ出力とを出力する差動出力
DA変換器に関する。
「従来技術」
従来のこの種の差動出力DA変換器は第４図に
示すように、入力端子１１からの入力デジタル信
号はDA変換器１２，１３へ入力される。DA変
換器１２は入力デジタル信号に応じた大きさの正
のアナログ電流を出力するものであり、DA変換
器１３は入力デジタル信号に応じた大きさの負の
アナログ電流を出力するものである。これらDA
変換器１２，１３の各出力電流はそれぞれ電流電
圧変換器１４，１５で電圧に変換されて出力端子
１６，１７に出力される。出力端子１６及び１７
には入力端子１１の入力デジタル信号に応じた負
のアナログ電圧及び正のアナログ電圧が得られ
る。この従来のものはDA変換器１２，１３の２
個を用いるため回路規模が大きくなる欠点があつ
た。
示すように、入力端子１１からの入力デジタル信
号はDA変換器１２，１３へ入力される。DA変
換器１２は入力デジタル信号に応じた大きさの正
のアナログ電流を出力するものであり、DA変換
器１３は入力デジタル信号に応じた大きさの負の
アナログ電流を出力するものである。これらDA
変換器１２，１３の各出力電流はそれぞれ電流電
圧変換器１４，１５で電圧に変換されて出力端子
１６，１７に出力される。出力端子１６及び１７
には入力端子１１の入力デジタル信号に応じた負
のアナログ電圧及び正のアナログ電圧が得られ
る。この従来のものはDA変換器１２，１３の２
個を用いるため回路規模が大きくなる欠点があつ
た。
第５図に示すように入力デジタル信号の各ビツ
トと対応してスイツチ回路１1…１oが設けられ、
各スイツチ回路はそれぞれトランジスタ１８，１
９のエミツタが互に接続されてなり、この各エミ
ツタは定電流源２1…２oに接続され、各一方のト
ランジスタ１８のコレクタは共通の定電流源２１
に接続され、各トランジスタ１９のコレクタは共
通の定電流源２２に接続される。定電流源２1…
２oの各定電流値は……2n-1であり、スイツ
チ回路１1…１oはそれぞれ入力デジタル信号の最
下位ビツト、…最上位ビツトにより対応トランジ
スタ１８，１９が互に逆にオン、オフ制御され
る。定電流源２１，２２の各スイツチ回路１1…
１oとの接続点はそれぞれ電流電圧変換器１４，
１５を通じて出力端子１６，１７に接続される。
この従来の差動出力DA変換器は入力デジタル信
号の各ビツトについて二つのスイツチ素子を必要
とし、第４図に示した従来のものと同様に回路規
模が大きくなる。
トと対応してスイツチ回路１1…１oが設けられ、
各スイツチ回路はそれぞれトランジスタ１８，１
９のエミツタが互に接続されてなり、この各エミ
ツタは定電流源２1…２oに接続され、各一方のト
ランジスタ１８のコレクタは共通の定電流源２１
に接続され、各トランジスタ１９のコレクタは共
通の定電流源２２に接続される。定電流源２1…
２oの各定電流値は……2n-1であり、スイツ
チ回路１1…１oはそれぞれ入力デジタル信号の最
下位ビツト、…最上位ビツトにより対応トランジ
スタ１８，１９が互に逆にオン、オフ制御され
る。定電流源２１，２２の各スイツチ回路１1…
１oとの接続点はそれぞれ電流電圧変換器１４，
１５を通じて出力端子１６，１７に接続される。
この従来の差動出力DA変換器は入力デジタル信
号の各ビツトについて二つのスイツチ素子を必要
とし、第４図に示した従来のものと同様に回路規
模が大きくなる。
「考案の目的」
この考案の目的は簡易な構成、特にスイツチ部
の構成が簡単な差動出力DA変換器を提供するこ
とにある。
の構成が簡単な差動出力DA変換器を提供するこ
とにある。
「考案の構成」
この考案によれば第１定電流源と第２定電流源
との間に抵抗網が接続され、その抵抗網は入力デ
ジタル信号の各ビツトによりそれぞれ開閉制御さ
れるスイツチと抵抗素子との直列回路が並列に接
続されて構成される。その各抵抗素子は対応スイ
ツチに対する入力ビツトの重みに応じた抵抗値に
選定されている。その抵抗網と第１、第２定電流
源との各接続点は必要に応じてそれぞれ電流電圧
変換器を通じて、第１、第２出力端子に接続され
る。
との間に抵抗網が接続され、その抵抗網は入力デ
ジタル信号の各ビツトによりそれぞれ開閉制御さ
れるスイツチと抵抗素子との直列回路が並列に接
続されて構成される。その各抵抗素子は対応スイ
ツチに対する入力ビツトの重みに応じた抵抗値に
選定されている。その抵抗網と第１、第２定電流
源との各接続点は必要に応じてそれぞれ電流電圧
変換器を通じて、第１、第２出力端子に接続され
る。
「実施例」
第１図はこの考案による差動出力DA変換器の
一例を示す。電流I1の定電流源２３の一端は電圧
＋Ｖの電源端子２４に接続され、他端は抵抗網２
５を通じて電流I2の定電流源２６の一端に接続さ
れる。定電流源２６の他端は電圧−Ｖの電源端子
２７に接続される。抵抗網２５は、抵抗素子３1
…３oとスイツチ４1…４oとがそれぞれ直列に接
続されたものが並列に接続されて構成される。抵
抗素子３1…３oの各抵抗値はそれぞれR1…2n-1R1
であり、スイツチ４1…４oはそれぞれ入力デジタ
ル信号の最上位ビツト…最下位ビツトにより制御
される。
一例を示す。電流I1の定電流源２３の一端は電圧
＋Ｖの電源端子２４に接続され、他端は抵抗網２
５を通じて電流I2の定電流源２６の一端に接続さ
れる。定電流源２６の他端は電圧−Ｖの電源端子
２７に接続される。抵抗網２５は、抵抗素子３1
…３oとスイツチ４1…４oとがそれぞれ直列に接
続されたものが並列に接続されて構成される。抵
抗素子３1…３oの各抵抗値はそれぞれR1…2n-1R1
であり、スイツチ４1…４oはそれぞれ入力デジタ
ル信号の最上位ビツト…最下位ビツトにより制御
される。
定電流源２３と抵抗網２５との接続点２８は必
要に応じて電流電圧変換器２９を通じて出力端子
３１に接続される。抵抗網２５及び定電流源２６
の接続点３２は必要に応じて電流電圧変換器３３
を通じて出力端子３４に接続される。電流電圧変
換器２９の演算増幅器３５の非反転入力側にオフ
セツト電圧＋V01が電源３６により与えられ、電
流電圧変換器３３の演算増幅器３７の非反転入力
側にオフセツト電圧−V02が電源３８より与えら
れている。演算増幅器３５，３７はそれぞれ負帰
還抵抗素子３９，４４が接続され、その反転入力
側が接続点２８，３２にそれぞれ接続されてい
る。
要に応じて電流電圧変換器２９を通じて出力端子
３１に接続される。抵抗網２５及び定電流源２６
の接続点３２は必要に応じて電流電圧変換器３３
を通じて出力端子３４に接続される。電流電圧変
換器２９の演算増幅器３５の非反転入力側にオフ
セツト電圧＋V01が電源３６により与えられ、電
流電圧変換器３３の演算増幅器３７の非反転入力
側にオフセツト電圧−V02が電源３８より与えら
れている。演算増幅器３５，３７はそれぞれ負帰
還抵抗素子３９，４４が接続され、その反転入力
側が接続点２８，３２にそれぞれ接続されてい
る。
従つて電流電圧変換器２９，３３における負帰
還作用により接続点２８，３２はそれぞれオフセ
ツト電圧V01，−V02と常に等しくなるように作用
し、接続点２８，３２間の電圧、つまり抵抗網２
５の両端間電圧VRはV01＋V02となる。抵抗網２
５の抵抗値、即ちスイツチ４1…４o中のオンとな
つているものと直列の抵抗素子の並例抵抗値で
VRを割つた値の電流IRが接続点２８，３２間に流
れる。従つて電流電圧変換器２９に流れる電流
I01はI1−IRとなり、接続点３２から電流電圧変換
器３３へ流れる電流I02はIR−I2となる。よつてI1
＝I2であればI01＝I1−IR＝I2−IR＝−（IR−I2）＝−
I02となる。つまり電流電圧変換器２９，３３に
供給される電流I01，I02は相反出力となる。出力
端子３１の出力電圧V1は−I01・R1＋V01、出力
端子３４の出力電圧V2は−I02・R2−V02となる。
R1，R2は抵抗素子３９，４４の各抵抗値である。
還作用により接続点２８，３２はそれぞれオフセ
ツト電圧V01，−V02と常に等しくなるように作用
し、接続点２８，３２間の電圧、つまり抵抗網２
５の両端間電圧VRはV01＋V02となる。抵抗網２
５の抵抗値、即ちスイツチ４1…４o中のオンとな
つているものと直列の抵抗素子の並例抵抗値で
VRを割つた値の電流IRが接続点２８，３２間に流
れる。従つて電流電圧変換器２９に流れる電流
I01はI1−IRとなり、接続点３２から電流電圧変換
器３３へ流れる電流I02はIR−I2となる。よつてI1
＝I2であればI01＝I1−IR＝I2−IR＝−（IR−I2）＝−
I02となる。つまり電流電圧変換器２９，３３に
供給される電流I01，I02は相反出力となる。出力
端子３１の出力電圧V1は−I01・R1＋V01、出力
端子３４の出力電圧V2は−I02・R2−V02となる。
R1，R2は抵抗素子３９，４４の各抵抗値である。
電源３６，３８は接続点２８，３２間に電圧差
をもたせるために用いたものであり、第２図に示
すように第１図の構成において、電源３６，３８
を省略し、出力端子３４を演算増幅器３５の非反
転入力側に接続し、演算増幅器３７の非反転入力
側を接地してもよい。第１図において、電流源２
３，２６、第２図において電流源２６はそれぞれ
１個の抵抗素子でもよい。
をもたせるために用いたものであり、第２図に示
すように第１図の構成において、電源３６，３８
を省略し、出力端子３４を演算増幅器３５の非反
転入力側に接続し、演算増幅器３７の非反転入力
側を接地してもよい。第１図において、電流源２
３，２６、第２図において電流源２６はそれぞれ
１個の抵抗素子でもよい。
第２図の構成では出力端子３４の出力は正電圧
に限られる。第３図に示すように第２図の構成に
対し、出力端子３４と演算増幅器３５との間に減
衰器４２を挿入し、また演算増幅器３７の非反転
入力側に電源４３を接続してもよい。電源４３の
電圧V0の極性及び大きさを選び、例えばV0＜０
とし、出力端子３４の出力電圧V2をV2＞−V0と
し、V2＜０を出力できる。
に限られる。第３図に示すように第２図の構成に
対し、出力端子３４と演算増幅器３５との間に減
衰器４２を挿入し、また演算増幅器３７の非反転
入力側に電源４３を接続してもよい。電源４３の
電圧V0の極性及び大きさを選び、例えばV0＜０
とし、出力端子３４の出力電圧V2をV2＞−V0と
し、V2＜０を出力できる。
スイツチ４1…４oは例えばＣ−MOSで構成さ
れる。
れる。
「考案の効果」
以上述べたようにこの考案の差動出力DA変換
器によれば使用スイツチの数は入力デジタル信号
のビツト数と等しければよく、第４図、第５図に
示した従来のものと比較して簡単に構成すること
ができる。
器によれば使用スイツチの数は入力デジタル信号
のビツト数と等しければよく、第４図、第５図に
示した従来のものと比較して簡単に構成すること
ができる。
第１図乃至第３図はそれぞれこの考案による差
動出力DA変換器の一例を示す接続図、第４図及
び第５図はそれぞれ従来の差動出力DA変換器を
示す接続図である。 ２３，２６……定電流源、２５……抵抗網、２
９，３３……電流電圧変換器、３１，３４……出
力端子。
動出力DA変換器の一例を示す接続図、第４図及
び第５図はそれぞれ従来の差動出力DA変換器を
示す接続図である。 ２３，２６……定電流源、２５……抵抗網、２
９，３３……電流電圧変換器、３１，３４……出
力端子。
Claims (1)
- 【実用新案登録請求の範囲】 第１電源端子に一端が接続された第１定電流源
と、 上記第１電源端子の電位よりも低い電位が与え
られた第２電源端子に一端が接続された第２定電
流電源と、 これら第１、第２定電流源の各他端間に接続さ
れ、２進ｎ（ｎは２以上の整数）桁の入力デジタ
ル信号の第上位ビツト（＝１，２…ｎ）によ
り開閉制御される第スイツチ及び抵抗値2-1
R1をもつ第抵抗素子（ここでR1は第１抵抗素
子の抵抗値）の第直列回路が＝１〜ｎに亘つ
てｎ個並列に接続されて成る抵抗網と、 その抵抗網と上記第１及び第２電流源との接続
点にそれぞれ接続された第１及び第２出力端子
と、 その第１及び第２出力端子間に所定の電圧を設
定する電圧設定回路と、 上記第１及び第２出力端子からの電流をそれぞ
れ電圧に変換する第１及び第２電流電圧変換器
と、 を具備する差動出力DA変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984152494U JPH0127298Y2 (ja) | 1984-10-08 | 1984-10-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984152494U JPH0127298Y2 (ja) | 1984-10-08 | 1984-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6168534U JPS6168534U (ja) | 1986-05-10 |
| JPH0127298Y2 true JPH0127298Y2 (ja) | 1989-08-15 |
Family
ID=30710553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984152494U Expired JPH0127298Y2 (ja) | 1984-10-08 | 1984-10-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0127298Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121343U (ja) * | 1980-02-18 | 1981-09-16 |
-
1984
- 1984-10-08 JP JP1984152494U patent/JPH0127298Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6168534U (ja) | 1986-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0541163B1 (en) | Multiplying digital-to-analogue converter | |
| JPH0127298Y2 (ja) | ||
| EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
| US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
| JPH033508A (ja) | 歪み補償付きバイポーラトランジスタ回路 | |
| JPH04506289A (ja) | ディジタルアナログ変換器 | |
| JPS6382119A (ja) | コンパレ−タ | |
| AU608179B2 (en) | Current split circuit having a digital to analog converter | |
| KR970031231A (ko) | 큰 변화 범위를 갖고 있는 전압 증폭기와 그 증폭기로 구성된 A/D 변환기(Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier) | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JPH0136363Y2 (ja) | ||
| SU964656A1 (ru) | Устройство дл смещени выходного напр жени операционного усилител | |
| SU1292184A1 (ru) | Бипол рный цифро-аналоговый преобразователь | |
| JPH0478044B2 (ja) | ||
| JP2859015B2 (ja) | Ｄ／ａ変換回路 | |
| RU2024916C1 (ru) | Стабилизатор постоянного тока | |
| JPH01284121A (ja) | ディジタル・アナログ変換回路 | |
| JPS61232723A (ja) | Ｄ／ａ変換器 | |
| JP2952954B2 (ja) | 直並列型ａ／ｄ変換器 | |
| JPH0576806B2 (ja) | ||
| RU1838876C (ru) | Дифференциальный усилитель тока | |
| SU1193771A1 (ru) | Усилительное устройство | |
| SU1280406A1 (ru) | Нелинейный преобразователь | |
| JPH06164402A (ja) | Ｄ／ａコンバータ | |
| SU1042156A1 (ru) | Двухтактный усилитель мощности |