JPH0577291B2 - - Google Patents
Info
- Publication number
- JPH0577291B2 JPH0577291B2 JP1161187A JP1161187A JPH0577291B2 JP H0577291 B2 JPH0577291 B2 JP H0577291B2 JP 1161187 A JP1161187 A JP 1161187A JP 1161187 A JP1161187 A JP 1161187A JP H0577291 B2 JPH0577291 B2 JP H0577291B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric film
- capacitor
- electrode
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に集積化コンデ
ンサを有する半導体装置に関する。
ンサを有する半導体装置に関する。
集積化コンデンサとしては接合コンデンサと薄
膜コンデンサがあり、薄膜コンデンサはMIS構造
をとり誘電体膜としてSiO2、SiO3N4、Ta2O5等
の絶縁膜が用いられている。
膜コンデンサがあり、薄膜コンデンサはMIS構造
をとり誘電体膜としてSiO2、SiO3N4、Ta2O5等
の絶縁膜が用いられている。
第２図は従来の半導体装置の一例を示す半導体
チツプの断面図である。
チツプの断面図である。
第２図に示すように、Ｐ型シリコン基板１の一
主面にＮ型拡散領域２が設けられ、Ｐ型シリコン
基板１の表面にＮ型拡散領域２上のコンデンサ形
成領域とコンタクト形成領域とを区画する絶縁膜
３が設けられ、前記コンデンサ形成領域と前記コ
ンタクト形成領域との表面には熱酸化法による酸
化シリコン膜４が設けられる。酸化シリコン膜４
の上に窒素シリコン膜５が設けられ、前記コンタ
クト形成領域に設けられた窒化シリコン膜５と酸
化シリコン膜４を貫通してコンタクト窓が設けら
れ、該コンタクト窓を通してＮ型拡散領域２とコ
ンタクトしコンデンサの一方の電極となる電極７
と前記コンデンサ形成領域の窒化シリコン膜５の
上に設けてコンデンサの他方の電極となる電極８
とがそれぞれ選択的に設けられる。
主面にＮ型拡散領域２が設けられ、Ｐ型シリコン
基板１の表面にＮ型拡散領域２上のコンデンサ形
成領域とコンタクト形成領域とを区画する絶縁膜
３が設けられ、前記コンデンサ形成領域と前記コ
ンタクト形成領域との表面には熱酸化法による酸
化シリコン膜４が設けられる。酸化シリコン膜４
の上に窒素シリコン膜５が設けられ、前記コンタ
クト形成領域に設けられた窒化シリコン膜５と酸
化シリコン膜４を貫通してコンタクト窓が設けら
れ、該コンタクト窓を通してＮ型拡散領域２とコ
ンタクトしコンデンサの一方の電極となる電極７
と前記コンデンサ形成領域の窒化シリコン膜５の
上に設けてコンデンサの他方の電極となる電極８
とがそれぞれ選択的に設けられる。
上述した従来の半導体装置は、コンデンサの所
定の容量を保ちながら半導体素子を微細化するた
めには誘電体膜の厚さをより薄くする必要がある
が薄膜化に従い膜の均一化が難しくなり、ピンホ
ールが生じ、耐圧が低下して製造歩留や品質の信
頼性が低下するという問題点があつた。
定の容量を保ちながら半導体素子を微細化するた
めには誘電体膜の厚さをより薄くする必要がある
が薄膜化に従い膜の均一化が難しくなり、ピンホ
ールが生じ、耐圧が低下して製造歩留や品質の信
頼性が低下するという問題点があつた。
本発明の目的は、誘電体膜の改善により品質の
信頼性低下を招くことなく微細化を可能とする半
導体装置を提供することにある。
信頼性低下を招くことなく微細化を可能とする半
導体装置を提供することにある。
本発明の半導体装置は、半導体基板上に形成さ
れた拡散領域と、前記拡散領域上に形成された第
１の誘電体膜と、前記第１の誘電体膜上に形成さ
れた第２の誘電体膜と、前記第２の誘電体膜表面
に不純物を導入して形成された導電層と、前記導
電層上に形成された電極とを含んで構成される。
れた拡散領域と、前記拡散領域上に形成された第
１の誘電体膜と、前記第１の誘電体膜上に形成さ
れた第２の誘電体膜と、前記第２の誘電体膜表面
に不純物を導入して形成された導電層と、前記導
電層上に形成された電極とを含んで構成される。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は、本発明の一実施例を示す半導体チツ
プの図面である。
プの図面である。
第１図に示すように、Ｐ型シリコン基板１の一
主面にＮ型拡散領域２を設け、Ｎ型拡散領域２上
にコンデンサ形成領域とコンタクト形成領域とを
区画する絶縁膜３を設け、前記コンデンサ形成領
域とコンタクト形成領域の表面には熱酸化法によ
る酸化シリコン膜４を設ける。酸化シリコン膜４
の上に気相成長法により窒化シリコン膜５を設
け、窒化シリコン膜５の表面の前記コンデンサ形
成領域に相当する部分にヒ素、ホウ素、リン等の
不純物の少なくとも１種を選択的にイオン注入し
た導電層６を形成する。前記コンタクト形成領域
に設けた窒化シリコン膜５と酸化シリコン膜４を
貫通してコンタクト窓を設け、該コンタクト窓を
通してＮ型拡散領域２とコンタクトしコンデンサ
の一方の電極となる電極７と導電層６を被覆しコ
ンデンサの他方の電極となる電極８とを窒化シリ
コン膜５の上にそれぞれ選択的に設ける。
主面にＮ型拡散領域２を設け、Ｎ型拡散領域２上
にコンデンサ形成領域とコンタクト形成領域とを
区画する絶縁膜３を設け、前記コンデンサ形成領
域とコンタクト形成領域の表面には熱酸化法によ
る酸化シリコン膜４を設ける。酸化シリコン膜４
の上に気相成長法により窒化シリコン膜５を設
け、窒化シリコン膜５の表面の前記コンデンサ形
成領域に相当する部分にヒ素、ホウ素、リン等の
不純物の少なくとも１種を選択的にイオン注入し
た導電層６を形成する。前記コンタクト形成領域
に設けた窒化シリコン膜５と酸化シリコン膜４を
貫通してコンタクト窓を設け、該コンタクト窓を
通してＮ型拡散領域２とコンタクトしコンデンサ
の一方の電極となる電極７と導電層６を被覆しコ
ンデンサの他方の電極となる電極８とを窒化シリ
コン膜５の上にそれぞれ選択的に設ける。
以上説明したように本発明は、コンデンサを構
成する誘電体膜の表面にイオン注入法で不純物を
導入して形成した導電層により実効的にコンデン
サの容量を増加させることで半導体素子の微細化
が可能となり高密度集積化が得られる効果があ
る。
成する誘電体膜の表面にイオン注入法で不純物を
導入して形成した導電層により実効的にコンデン
サの容量を増加させることで半導体素子の微細化
が可能となり高密度集積化が得られる効果があ
る。
また、誘電体膜の実効的なコンデンサの容量は
不純物のイオン注入のエネルギーおよびドーズ量
により容易に制御できるため均一性にも優れ、ピ
ンホールの発生を制御し、耐圧の低下を防ぐこと
が可能で、製造歩留および品質の信頼性を向上さ
せる効果がある。
不純物のイオン注入のエネルギーおよびドーズ量
により容易に制御できるため均一性にも優れ、ピ
ンホールの発生を制御し、耐圧の低下を防ぐこと
が可能で、製造歩留および品質の信頼性を向上さ
せる効果がある。
第１図は本発明の一実施例を示す半導体チツプ
の断面図、第２図は従来の半導体装置の一例を示
す半導体チツプの断面図である。 １……Ｐ型シリコン基板、２……Ｎ型拡散領
域、３……絶縁膜、４……酸化シリコン膜、５…
…窒化シリコン膜、６……導電層、７，８……電
極。
の断面図、第２図は従来の半導体装置の一例を示
す半導体チツプの断面図である。 １……Ｐ型シリコン基板、２……Ｎ型拡散領
域、３……絶縁膜、４……酸化シリコン膜、５…
…窒化シリコン膜、６……導電層、７，８……電
極。
Claims (1)
- １ 半導体基板上に形成された拡散領域と、前記
拡散領域上に形成された第１の誘電体膜と、前記
第１の誘電体膜上に形成された第２の誘電体膜
と、前記第２の誘電体膜表面に不純物を導入して
形成された導電層と、前記導電層上に形成された
電極とを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161187A JPS63179561A (ja) | 1987-01-20 | 1987-01-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161187A JPS63179561A (ja) | 1987-01-20 | 1987-01-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63179561A JPS63179561A (ja) | 1988-07-23 |
| JPH0577291B2 true JPH0577291B2 (ja) | 1993-10-26 |
Family
ID=11782704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161187A Granted JPS63179561A (ja) | 1987-01-20 | 1987-01-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63179561A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2737654B2 (ja) * | 1994-07-28 | 1998-04-08 | 日本電気株式会社 | 集積回路の製造方法 |
-
1987
- 1987-01-20 JP JP1161187A patent/JPS63179561A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63179561A (ja) | 1988-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406447A (en) | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film | |
| KR950005969B1 (ko) | 적층형 용량을 갖는 반도체 메모리와 그의 제조방법 | |
| JP2633650B2 (ja) | 半導体記憶装置およびその製造方法 | |
| EP0130736A2 (en) | Processes for making integrated circuit single FET and storage capacitor memory cells | |
| JPH0457109B2 (ja) | ||
| US4971926A (en) | Method of manufacturing a semiconductor device | |
| EP0028654B1 (en) | Semiconductive memory device and fabricating method therefor | |
| JPH0577291B2 (ja) | ||
| JPH01220856A (ja) | 半導体装置 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JPS62193275A (ja) | ３次元１トランジスタ・セル装置およびその製造方法 | |
| JPS625344B2 (ja) | ||
| JP3373772B2 (ja) | 半導体装置 | |
| JPH06132477A (ja) | Ｍｏｓコンデンサを有する半導体装置 | |
| JP2797451B2 (ja) | 半導体装置の製造方法 | |
| JPS61239661A (ja) | 半導体記憶装置 | |
| JP2826239B2 (ja) | コンデンサ | |
| JP3411370B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100218311B1 (ko) | 반도체장치의 소자격리구조 및 그 제조방법 | |
| JPH01192157A (ja) | 半導体装置 | |
| JP2722506B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61150376A (ja) | 半導体装置 | |
| JP3057707B2 (ja) | 半導体メモリセルの製造方法 | |
| JP2987850B2 (ja) | 半導体集積回路 | |
| JP2917428B2 (ja) | 半導体集積回路装置 |