JPH057816Y2

JPH057816Y2 -

Info

Publication number: JPH057816Y2
Application number: JP6164587U
Authority: JP
Priority date: 1987-04-22
Filing date: 1987-04-22
Publication date: 1993-02-26
Anticipated expiration: 2002-04-22
Also published as: JPS63169763U

Description

【考案の詳細な説明】以下の順序で本考案を説明する。

Ａ産業上の利用分野Ｂ考案の概要Ｃ従来の技術Ｄ考案が解決しようとする問題点（第６図及び
第７図）Ｅ問題点を解決するための手段（第１図）Ｆ作用（第１図）Ｇ実施例（第１図〜第５図）Ｈ効果Ａ産業上の利用分野本考案は画像変換装置に関し、特に特殊効果装
置に適用して好適なものである。

Ｂ考案の概要本考案は画像変換装置において、出力画像の画
素毎に、重み付けして分配した入力画像の画像デ
ータを加算して出力する際に、正規化して出力す
ることにより、全体として簡易な構成で画質の劣
化を未然に防止した画像変換装置を得ることがで
きる。

Ｃ従来の技術従来、この種の画像変換装置は、読出方式及び
書込方式の２種類がある。

すなわち書込方式は、入力画像を拡大、縮小、
移動、変形等の種々の態様で画像変換する際に、
入力画像を構成する各画素の画像データを、順次
当該画像変換の態様に応じて直接出力画像にマツ
ピングするもので、書込方式に比して入力画像を
自由に変形することができる長所を有している。

しかし、直接出力画像に画像データをマツピン
グするために、出力画像側に変換した入力画像の
画素の表示位置が、出力画像の画素の表示位置と
一致しない場合が生じ、その分出力画像の画像デ
ータに誤差が生じて画質が劣化する問題がある。

このため書込方式においては、自由に入力画像
を拡大することが困難な問題があつた。

これに対して読出方式は、書込方式とは逆に予
め出力画像の各画素を入力画像側に逆変換して入
力画像上での表示位置を求めることにより、出力
画像の各画素及び入力画像との対応関係を得、当
該対応関係に基づいて補間演算で出力画像の各画
素の画像データを得るものである。

当該読出方式によれば、入力画像の拡大が比較
的容易に行なえると共に書込方式に比して画質の
劣化が少ないので、従来、この種の特殊効果装置
としては、読出方式が用いられるようになされて
いる。

Ｄ考案が解決しようとする問題点ところが、読出方式の画像変換装置において
は、予め出力画像の各画素を入力画像側に逆変換
しなければならないため、入力画像を複雑な形状
に変形させる場合、かかる逆変換に要する演算処
理が複雑になり、その結果書込方式に比して、入
力画像の変形が自由に行なえない問題がある。

この問題を解決するためには、画像変換装置の
演算能力を大きくしなければならず、その分画像
変換装置全体の構成が煩雑になると共に高価にな
ることを避け得ない。

さらに、このような読出方式の画像変換装置に
おいては、入力画像を縮小し、さらに移動させな
がら表示させる場合、入力画像の移動に伴つて、
出力画像が周期的に変化するおそれがある。

すなわち第６図及び第７図に示すように、入力
画像IM_INを縮小して表示すると、その分入力画
像IM_IN側に逆変換した出力画像の各画素の表示
位置P_x1,y1，P_x2,y2、…、P_xn,yn，P_xo,yo…間の間隔
が入力画像IM_INの画素に対して広くなる。

従つて例えば、入力画像IM_INにおいて、白色
の背景の中に小さな黒色の表示部分I_Bが表示され
ている場合、入力画像IM_INの移動に伴つて、逆
変換した画素の表示位置P_x1,y1，P_x2,y2、…、
P_xn,yn，P_xo,yo…の１つが当該黒色の表示部分I_Bに
かかる場合（第７図）及びいづれの表示位置
P_x1,y1，P_x2,y2、…、P_xn,yn，P_xo,yo…にもかからな
い場合（第６図）とが順次交互に繰り返される。

この場合、逆変換した表示位置P_x1,y1，P_x2,y2、
…、P_xn,yn，P_xo,yo…の１つでも当該黒色の表示部
分I_Bにかかると、当該黒色の表示部分I_Bの画像デ
ータを得ることができるのに対し、いずれの表示
位置にもかからないと、白色の背景の画像データ
だけしか得ることができない。このため出力画像
においては、入力画像IM_INの移動に伴つて縮小
された黒色の表示部分が周期的に点滅して表示さ
れるようになる（以下エリアシングと呼ぶ）。

このため従来、入力画像IM_INの画像データを
フイルタリングして、面積の小さな表示部分を表
す画像データの高周波成分を除去することによ
り、エリアシングの発生を未然に防止すると共に
画質の劣化を未然に防止するようになされてい
る。

ところが画像データをフイルタリングしようと
すると、入力画像を縮小する割合に応じて空間フ
イルタ回路の周波数特性を切り換えなければなら
ず、このため空間フイルタ回路の構成が複雑にな
ると共にその分画像変換装置全体の構成が煩雑に
なる問題があつた。

本考案は以上の点を考慮してなされたもので、
全体として簡易な構成で、画質の劣化を未然に防
止することができる画像変換装置を提案しようと
するものである。

Ｅ問題を解決するための手段かかる問題点を解決するため本考案において
は、入力画像の各画素の画像データD_I,Jを出力画
像IM_OUT上にマツピングすることにより、入力画
像を画像変換した出力画像IM_OUTを出力するよう
になされた画像変換装置１において、入力画像の
各画素の、出力画像IM_OUT上における表示位置
Q_I,Jを表すアドレス情報を出力するアドレス変換
回路５と、入力画像の各画素の画像データD_I,Jを、
当該画素のアドレス情報で表される出力画像
IM_OUT上の表示位置Q_I,Jを囲む出力画像IM_OUTの複
数の画素Pw_I,J，Pw_I+1,J，Pw_I,J+1，Pw_I+1,J+1に、
順次重付けして分配する重付け回路５，６，７，
８，９と、重付け回路５，６，７，８，９を介し
て得られる分配した画像データを、出力画像
IM_OUTの各画素Pw_I,J、Pw_I+1,J、Pw_I,J+1、Pw_I+1,J+1
毎に加算する第１の加算回路５，１０と、重み付
けに要した重付け量K_I,J、K_I+1,JK_I,J+1、K_I+1,J+1を
出力画像IM_OUTの各画素Pw_I,J、Pw_I+1,J、Pw_I,J+1、
Pw_I+1,J+1毎に加算する第２の加算回路５，１２
と、第１の加算回路５，１０を介して得られる画
像データDw_I,Jを、当該画像データDw_I,Jに対応し
て第２の加算回路５，１２を介して得られる重付
け量K_I,J、K_I+1,JK_I,J+1、K_I+1,J+1の加算結果に応じ
て除算して出力する割算回路１５とを具えるよう
にする。

Ｆ作用入力画像の画像データD_I,Jを出力画像IM_OUTに
おける周囲の画素Pw_I,J、Pw_I+1,J、Pw_I,J+1、
Pw_I+1,J+1に重み付けして分配することにより出力
画像IM_OUT側に変換した入力画像の画素の表示位
置Q_I,J及び出力画像IM_OUTの画素Pw_I,J、Pw_I+1,J、
Pw_I,J+1、Pw_I+1,J+1の表示位置とが一致しない場
合でも、もれなく画像データD_I,Jをマツピングす
ることができる。

さらに、出力画像IM_OUTの画素Pw_I,J、Pw_I+1,J、
Pw_I,J+1、Pw_I+1,J+1毎に重付けした画像データ及
び重付け量K_I,J、K_I+1,JK_I,J+1、K_I+1,J+1を加算して
除算することにより、拡大率、縮小率が変化して
も、所定の信号レベルの画像データDw_I,Jを得る
ことができ、かくして画質の劣化を未然に防止す
ることができる。

Ｇ実施例以下図面について、本考案の一実施例を詳述す
る。

第１図において、１は全体として書込方式の画
像処理装置を示し、入力画像を構成する各画素の
画像データD_I,Jが連続する入力画像情報VD_INを入
力画像メモリ回路２に与える。

書込アドレス情報発生回路３は、画像データ
D_I,Jに対応して値が変化して、当該画像データD_I,J
を有する各画素の入力画像上での水平方向及び垂
直方向の表示位置を表す書込アドレス情報AD_WI
を、入力画像メモリ回路２に出力する。

従つて入力画像メモリ回路２においては、当該
書込アドレス情報AD_WIに応じて順次画像データ
D_I,Jが格納される。

これに対して、読出アドレス発生回路４は、書
込アドレス情報、AD_WIと同様に、画像データD_I,J
を有する画素の入力画像上での水平方向及び垂直
方向の表示位置を表す読出アドレス情報AD_RIを、
入力画像メモリ回路２及びアドレス変換回路５に
出力する。

その結果、当該読出アドレス情報AD_RIに基づ
いて入力画像メモリ回路２から順次画像データ
D_I,Jが乗算回路６，７，８及び９を介して出力画
像メモリ回路１０に出力される。

制御回路１１は、オペレータが設定入力した画
像変換の態様に応じて、制御信号DCをアドレス
変換回路５に出力する。

アドレス変換回路５は第２図に示すように、当
該制御信号DC及び読出アドレス情報AD_RIに基づ
いて、当該読出アドレス情報AD_RIで表される入
力画像の画素の出力画像IM_OUT上における水平方
向及び垂直方向の表示位置を表す変換アドレス情
報を求めた後、当該変換アドレス情報で表される
出力画像IM_OUT上の表示位置Q_I,Jを、水平方向及
び垂直方向に囲む出力画像IM_OUTの４つの画素
Pw_I,J、Pw_I+1,J、Pw_I,J+1及びPw_I+1,J+1の書込アド
レス情報Aw_I,J、Aw_I+1,J、Aw_I,J+1及びAw_I+1,J+1を
重付け係数メモリ回路１２及び出力画像メモリ回
路１０に出力する。

従つて第３図に示すように、例えば入力画像に
対して等倍の画像変換をした出力画像IM_OUTを得
る場合、変換アドレス情報に応じて隣接する４つ
の画素で囲まれる領域（以下出力画面格子と呼
ぶ）が選定され、読出アドレス情報AD_RIの変化
に伴つて順次当該出力画面格子が水平方向及び垂
直方向に移動して選定されることにより、１つの
出力画面格子に対して１つの画像データD_I,Jが割
り当てられるようになる。

これに対して第４図に示すように、例えば水平
方向だけに1/2倍に縮小した出力画像IM_OUTを得
る場合、１つの出力画面格子に対して、それぞれ
水平方向に２つの画像データD_I,Jが割り当てられ
るようになる。

逆に、第５図に示すように、例えば水平方向及
び垂直方向に２倍に拡大した出力画像IM_OUTを得
る場合、水平方向及び垂直方向に、それぞれ１つ
おきの出力画面格子に対して、１つの画像データ
D_I,Jが割り当てられるようになる。

さらにアドレス変換回路５は、乗算回路６，
７，８及び９と重付け係数メモリ回路１２に書込
アドレス情報Aw_I,J、Aw_I+1,J、Aw_I,J+1及び
Aw_I+1,J+1に対応する重付け係数K_I,J、K_I+1,JK_I,J+1
及びK_I+1,J+1を出力し、変換アドレス情報で表さ
れる表示位置Q_I,Jから当該表示位置Q_I,Jを囲む各画
素Pw_I,J，Pw_I+1,J，Pw_I,J+1及びPw_I+1,J+1の点まで
の距離r₁，r₂，r₃及びr₄に応じて画像データD_I,Jを
重み付けする。

すなわち変換アドレス情報で表される表示位置
Q_I,Jから各画素Pw_I,J、Pw_I+1,J、Pw_I,J+1及び
Pw_I+1,J+1までの距離r₁，r₂，r₃及びr₄が等しいと
きは、各重付け係数K_I,J、K_I+1,JK_I,J+1及びK_I+1,J+1
の値が等しく、かつその合計が１になるように出
力する。

これに対して、距離r₁、r₂、r₃及びr₄の値が異
なるときは、距離r₁，r₂、r₃及びr₄のうち値の小
さな距離r₁、r₂、r₃又はr₄に対応する重付け係数
K_I,J〜K_I+1、_J+1の値を大きくすると供に値の大き
な距離r₁，r₂，r₃又はr₄に対応する重付け係数K_I,J
〜K_I+1,J+1の値を小さくして、重付け係数K_I,J〜
K_I+1,J+1の値の合計が１になるように重み付けを
する。

かくしてアドレス変換回路５は、出力画像
IM_OUT上における入力画像の画素の表示位置を表
すアドレス情報を得るアドレス変換回路として動
作すると共に、乗算回路６，７，８，９と共に画
像データD_I,Jを重付けして分配する重付け回路を
構成する。

従つて、出力画像メモリ回路１０においては、
読出アドレス情報AD_RIの変化に伴つて順次書込
アドレス情報Aw_I,J、Aw_I+1,J、Aw_I,J+1及び
Aw_I+1,J+1で表される各画素Pw_I,J，Pw_I+1,J、
Pw_I,J+1，Pw_I+1,J+1に対応して、重み付けされた
画像データを得ることができる。

その結果、第３図に示すように、入力画像に対
して等倍の画像変換を行う場合には、出力画像
IM_OUTの１つの画素Pw_I,Jに対してそれを囲む４つ
の出力画面格子の中の表示位置Q_I-1,J-1、Q_I,J-1、
Q_I-1,J及びQ_I,Jの画像データからそれぞれ重み付け
された４つの画像データを読出アドレス情報
AD_RIの変化に伴つて順次得ることができる。

これに対して第４図に示すように、水平方向に
対して1/2倍に縮小した画像変換の場合は、出力
画像IM_OUTの１つの画素Pw_I,Jに対してこれを囲む
４つの出力画面格子の中の８個の表示位置
Q_I-1,J-1１、Q_I-1,J-1２、Q_I,J-1１、Q_I,J-1２、Q_I-1,J
１、Q_I-1,J２、Q_I,J１及びQ_I,J２の画像データから
それぞれ重付けされた８個の画像データを得るこ
とができる。

これに対して第５図に示すように、水平方向及
び垂直方向に２倍に拡大した画像変換の場合は、
出力画像IM_OUTの１つの画像Pw_I,Jに対してこれを
囲む４つの出力画面格子の中の１個の表示位置
Q_I-1,J-1の画像データから重み付けされた１個の
画像データを読出アドレス情報AD_RIの変化に伴
つて順次得ることができる。

かくして、画像データD_I,Jを重み付けして分配
することにより、出力画像の画素の表示位置に対
して、出力画像側に変換した入力画像の画素の表
示位置が一致しない場合でも、出力画像IM_OUTの
各画素に対してもれなく画像データをマツピング
することができ、その分画質の劣化を未然に防止
することができる。

従つてその分、自由に入力画像を拡大変形する
ことができる。

出力画像メモリ回路１０は、書込アドレス情報
ADw_I,J、ADw_I+1,J、ADw_I,J+1、ADw_I+1,J+1に基づ
いて、重み付けされた画像データを当該書込アド
レス情報ADw_I,J、ADw_I+1,J、ADw_I,J+1、
ADw_I+1,J+1に対応する出力画像IM_OUTの各画素
Pw_I,J、Pw_I+1,J、Pw_I,J+1、Pw_I+1,J+1の画像データ
して、順次格納する。

このとき、第３図及び第４図に示すように、１
つの画素Pw_I,Jに対して複数の表示位置Q_I-1,J-1、
Q_I,J-1，Ｊ、Q_I-1,J、Q_I,J又はQ_I-1,J-1１、Q_I-1,J-1
２、Q_I,J-1１、Q_I,J-1２、Q_I-1,J１、Q_I-1,J２、Q_I,J
１、Q_I,J２から重付けされた画像データが得られ
る場合は、すでに出力画像メモリ回路１０に格納
されている各画素Pw_I,Jの画像データを順次加算
して格納する。

かくして、出力画像IM_OUTの１つの画素Pw_I,Jに
対して、これを囲む４つの出力画面格子に割り当
てられた複数の画像データが、重み付けされて、
和情報として出力画像メモリ回路１０に順次格納
される。

因に当該出力画像メモリ回路１０及びアドレッ
ス変換回路５は、重み付けして分配された画像デ
ータを出力画像の画素毎に加算する第１の加算回
路を構成する。

これに対して、重付係数メモリ回路１２は、書
込アドレス情報ADw_I,J、ADw_I+1,J、ADw_I,J+1及
びADw_I+1,J+1に基づいて、当該書込アドレス情報
ADw_I,J、ADw_I+1,J、ADw_I,J+1及びADw_I+1,J+1に対
応する出力画像IM_OUTの各画素Pw_I,J、Pw_I+1,J、
Pw_I,J+1及びPw_I+1,J+1の重付け係数K_I,J、K_I+1,J
K_I,J+1及びK_I+1,J+1を順次格納する。

このとき、出力画像メモリ回路１０と同様に、
１つの画素Pw_I,Jに対して複数の表示位置Q_I-1,J-1
〜Q_I,J又はQ_I-1,J-1１〜Q_I,J２から重付け係数K_I,J〜
K_I+1,J+1が得られる場合は、対応する各画素の重
付け係数を順次加算して格納する。

かくして、重付けメモリ回路１２及びアドレス
変換回路５は、画像データの重み付けに要した重
付け係数を、出力画像の画素毎に加算する第２の
加算回路を構成する。

実際上、縮小した画像変換の場合、第４図に示
すように、出力画像IM_OUTの１つの画素に対して
周囲の複数の表示位置から得られる重み付けした
画像データの和情報Dw_I,Jを求めることにより、
当該複数の表示位置（すなわち入力画像上におい
て、隣接する画素に対応する）の間で変化するよ
うな高い周波数成分の画像データを打ち消すこと
ができる。

さらに縮小率を小さくすればする程、１つの出
力画面格子に対して、多くの入力画像の画像デー
タがマツピングされるようになり、その結果、打
ち消し合う周波数成分も、入力画像の画像データ
に対して低い周波数成分が打ち消されるようにな
る。

従つてその分、空間フイルタ回路を用いなくて
も、出力画像の画像データの周波数特性が補正さ
れるようになり、その分全体として簡易な構成で
画質の劣化の少ない画像変換装置を得ることがで
きる。

読出アドレス発生回路１３は、出力画像IM_OUT
の各画素に対応する読出アドレス情報AD_ROを出
力画像メモリ回路１０及び重付け係数メモリ回路
１２に出力する。

その結果当該読出アドレス情報AD_ROに基づい
て、順次出力画像IM_OUTの各画素の重付け係数の
和情報及び画像データの和情報Dw_I,Jが出力され
る。

重付係数検出回路１４は、重付け係数の和情報
を受け、当該和情報の値が０以外のとき当該和情
報を割算回路１５に出力する。

割算回路１４は画像データの和情報Dw_I,Jを、
重付け係数の和情報の値で除算し、その結果得ら
れる画像データを出力画像情報VD_OUTとして順次
出力する。

このように除算することにより、出力画像の１
つの画素に対して複数の入力画像の画素の画像デ
ータがマツピングされた場合でも、逆にただ１つ
の画素の画像データがマツピングされた場合で
も、画像データの信号レベルを所定の信号レベル
に正規化することができる。

かくして、重み付けされた画像データの和情報
Dw_I,Jを正規化して出力することにより、局所的
に拡大又は縮小するような画像変換の場合でも、
入力画像の画像データに対して当該拡大又は縮小
の割合に応じて信号レベルが一定の値に正規化さ
れた画像データでなる出力画像情報VD_OUTを得る
ことができる。

さらに、重付係数検出回路１４は、重付け係数
の和情報の値が０のとき（例えば、入力画像を縮
小した場合で、出力画像上において入力画像の画
像データがマツピングされない部分）、切換情報
S_Kを出力して、当該画素の画像データとして出
力画面の背景を表す画像データを割算回路１５を
介して出力するようになされている。

かくして、入力画像を変化した画像データ及び
背景の画像データとを切り換える切換情報S_Kと
して重付け係数の和情報を利用することができる
のでその分全体の構成を簡略化することができ
る。

以上の構成において、入力画像の画像データ
は、制御回路１１から画像変換の態様に応じて出
力される制御信号SCに基づいて、出力画像上の
表示位置Q_I,Jを表す変換アドレス情報が得られ、
当該変化アドレス情報に基づいて当該表示位置の
周囲の画素Pw_I,J、Pw_I+1,J、Pw_I,J+1及びPw_I+1,J+1
に入力画像の画像データD_I,Jが、重み付けされて
分配される。

分配された画像データは、各画素毎に加算され
た後、重み付け係数の和情報の値によつて割り算
されることにより正規化されて割算回路１５から
出力される。

以上の構成によれば、出力画像の各画素に対し
て入力画像の各画素の画像データをもれなくマツ
ピングすることができると共に空間フイルタ回路
を設けないでも周波数特性が補正され、信号レベ
ルが正規化された画像データを得ることができ
る。

従つてその分全体として簡易な構成で、画質の
劣化の少ない画像変換装置を得ることができる。

なお、上述の実施例においては、入力画像の画
像データを出力画像の４つの画素の重み付けして
割り当てるようにした場合について述べたが、本
考案はこれに限らず、例えば表示位置の周囲の８
点、16点…の画素に入力画像の画像データを重み
付けして割り当てるようにしても良い。

実際上上述の実施例においては、２倍以上に入
力画像を拡大すると、出力画像の画素の中には、
入力画像の画像データが割り当てられないものが
生じるおそれがある。

ところが、例えば16点の画素に入力画像を割り
当てるようにすると、その分入力画像を拡大して
も、もれなく画像データをマツピングすることが
できる。

また上述の実施例においては重付け係数検出回
路１４において、重付け係数の和情報の値が０の
とき、背景画像を表示するようにした場合につい
て述べたが本考案はこれに限らず、例えば和情報
の値が所定の値以下の場合に背景画像を表示する
ようにしても良い。

このようにすると、出力画像上において、変換
画像の端部において生じるおそれのあるエリアシ
ングを、簡易な構成で未然に防止することができ
る。

Ｈ考案の効果上述のように本考案によれば、画像データを重
み付けして出力画像の各画素に割り当てた後、各
画素毎に加算すると共に正規化することにより、
全体として簡易な構成で画質の劣化を未然に防止
した画像変換装置を得ることができる。

【図面の簡単な説明】

第１図は本考案による画像変換装置の一実施例
を示すブロツク図、第２図、第３図、第４図及び
第５図はその動作の説明に供する略線図、第６図
及び第７図は従来の画像変換装置の動作の説明に
供する略線図である。１……画像変換装置、２……入力画像メモリ回
路、５……アドレス変換回路、６，７，８，９…
…乗算回路、１０……出力画像メモリ回路、１２
……重付け係数メモリ回路、１５……割算回路。

Claims

【実用新案登録請求の範囲】入力画像の各画素の画像データを出力画像上に
マツピングすることにより、上記入力画像を画像
変換した上記出力画像を出力するようになされた
画像変換装置において、上記入力画像の各画素の、上記出力画像上にお
ける表示位置を表すアドレス情報を出力するアド
レス変換回路と、上記入力画像の各画素の画像データを、当該画
素の上記アドレス情報で表される上記出力画像上
の表示位置を囲む上記出力画像の複数の画素に、
順次重付けして分配する重付け回路と、上記重付け回路を介して得られる上記分配した
画像データを、上記出力画像の各画素毎に加算す
る第１の加算回路と、上記重み付けに要した重付け量を、上記出力画
像の各画素毎に加算する第２の加算回路と、上記第１の加算回路を介して得られる画像デー
タを、当該画像データに対応して上記第２の加算
回路を介して得られる重付け量の加算結果に応じ
て除算して出力する割算回路とを具えたことを特徴とする画像変換装置。