JPH0578210B2 - - Google Patents
Info
- Publication number
- JPH0578210B2 JPH0578210B2 JP62150723A JP15072387A JPH0578210B2 JP H0578210 B2 JPH0578210 B2 JP H0578210B2 JP 62150723 A JP62150723 A JP 62150723A JP 15072387 A JP15072387 A JP 15072387A JP H0578210 B2 JPH0578210 B2 JP H0578210B2
- Authority
- JP
- Japan
- Prior art keywords
- gto thyristor
- gto
- group
- command
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個のゲートターンオフサイリス
タ（以下GTOサイリスタと称す）を並列接続し、
これらのGTOサイリスタを同一のゲート信号で
オン、オフさせる半導体しや断器の異常検出方法
に関する。
タ（以下GTOサイリスタと称す）を並列接続し、
これらのGTOサイリスタを同一のゲート信号で
オン、オフさせる半導体しや断器の異常検出方法
に関する。
第５図は従来の異常検出回路を示すもので、図
中１は直流電源、２は半導体しや断器を構成する
並列接続された複数個のGTOサイリスタ群、３
は負荷、６はGTOサイリスタ群２のオン、オフ
を制御する制御回路、７はゲートロジツク部、８
はゲートドライブユニツトである。
中１は直流電源、２は半導体しや断器を構成する
並列接続された複数個のGTOサイリスタ群、３
は負荷、６はGTOサイリスタ群２のオン、オフ
を制御する制御回路、７はゲートロジツク部、８
はゲートドライブユニツトである。
従来は、GTOサイリスタ群２のアノード電圧
を監視することによりGTOサイリスタ群２の素
子故障検出を行うもので、電圧検出器４を設け、
その出力をコンパレータ５に導入して、このコン
パレータ５の出力と制御回路６からの出力を要素
に素子故障検出出力９を得る。
を監視することによりGTOサイリスタ群２の素
子故障検出を行うもので、電圧検出器４を設け、
その出力をコンパレータ５に導入して、このコン
パレータ５の出力と制御回路６からの出力を要素
に素子故障検出出力９を得る。
第６図に示すように時刻t1においてGTOサイ
リスタ群２のゲートのオフ指令が切れオン指令が
入力されるとGTOサイリスタ群２がオンし、
GTOサイリスタ群２のアノード電圧VAが降下す
る。
リスタ群２のゲートのオフ指令が切れオン指令が
入力されるとGTOサイリスタ群２がオンし、
GTOサイリスタ群２のアノード電圧VAが降下す
る。
素子が正常な場合は時刻t2においてGTOサイ
リスタ群２のゲートのオン指令が切れ、オフ指令
が入力されるとGTOサイリスタ群２がオフし、
GTOサイリスタ群２のアノード電圧VAが電源電
圧まで上昇し、素子故障検出出力９は出力されな
い。
リスタ群２のゲートのオン指令が切れ、オフ指令
が入力されるとGTOサイリスタ群２がオフし、
GTOサイリスタ群２のアノード電圧VAが電源電
圧まで上昇し、素子故障検出出力９は出力されな
い。
一方、素子が異常な場合は、第７図に示すよう
に時刻t2においてGTOサイリスタ群２へのゲー
トのオン指令が切れ、オフ指令が入力されても異
常なGTOサイリスタはオフせず、GTOサイリス
タ群２のアノード電圧は零のままで素子故障検出
出力９が出力される。
に時刻t2においてGTOサイリスタ群２へのゲー
トのオン指令が切れ、オフ指令が入力されても異
常なGTOサイリスタはオフせず、GTOサイリス
タ群２のアノード電圧は零のままで素子故障検出
出力９が出力される。
また、すべての素子がオン状態で異常な場合、
第８図に示すように時刻t3においてGTOサイリ
スタ群２のゲートのオン指令が切れ、オフ指令が
入力されるとGTOサイリスタ群２がオフし、
GTOサイリスタ群２のアノード電圧VAが電源電
圧まで上昇するが、時刻t4においてGTOサイリ
スタ群２のゲートのオフ指令が切れ、オン指令が
入力されてもGTOサイリスタ群２はすべてオン
せずそのアノード電圧は電源電圧のままで素子故
障検出出力９が出力される。
第８図に示すように時刻t3においてGTOサイリ
スタ群２のゲートのオン指令が切れ、オフ指令が
入力されるとGTOサイリスタ群２がオフし、
GTOサイリスタ群２のアノード電圧VAが電源電
圧まで上昇するが、時刻t4においてGTOサイリ
スタ群２のゲートのオフ指令が切れ、オン指令が
入力されてもGTOサイリスタ群２はすべてオン
せずそのアノード電圧は電源電圧のままで素子故
障検出出力９が出力される。
一方、一部の素子がオン状態で異常な場合は、
時刻t3においては前記第８図と同じであるが、時
刻t4においてGTOサイリスタ群２のゲートのオ
フ指令が切れ、オン指令が入力されると一部の異
常な素子がオンしなくても他の正常な素子がオン
するためGTOサイリスタ群２のアノード電圧VA
は零に降下し素子故障検出出力９は出力されな
い。
時刻t3においては前記第８図と同じであるが、時
刻t4においてGTOサイリスタ群２のゲートのオ
フ指令が切れ、オン指令が入力されると一部の異
常な素子がオンしなくても他の正常な素子がオン
するためGTOサイリスタ群２のアノード電圧VA
は零に降下し素子故障検出出力９は出力されな
い。
このように第５図に示す従来の回路では、複数
個並列接続したGTOサイリスタの中の一部がオ
ン状態で故障した場合には素子の故障を検出でき
ないという欠点がある。
個並列接続したGTOサイリスタの中の一部がオ
ン状態で故障した場合には素子の故障を検出でき
ないという欠点がある。
また、素子故障が検出できなければ負荷電流は
他の正常な素子を分流して流れるため素子の定格
電流を超え、素子の許容接合部温度の上昇を超え
素子が劣化するという問題がある。
他の正常な素子を分流して流れるため素子の定格
電流を超え、素子の許容接合部温度の上昇を超え
素子が劣化するという問題がある。
本発明の目的は前記従来例の不都合を解消し、
並列接続したGTOサイリスタの中の一部がオン
状態で故障（ゲートドライブユニツトなどの故障
を含む）した場合でもこれを検知できる半導体し
や断器の異常検出方法を提供することにある。
並列接続したGTOサイリスタの中の一部がオン
状態で故障（ゲートドライブユニツトなどの故障
を含む）した場合でもこれを検知できる半導体し
や断器の異常検出方法を提供することにある。
本発明は前記目的を達成するため、複数個の
GTOサイリスタを並列接続し、これらのGTOサ
イリスタを共通のゲート信号でオン、オフさせる
半導体しや断器において、GTOサイリスタを２
つ以上のグループに分割し、各グループ毎に電流
検出器を設け、その出力で各グループを流れる電
流の不平衝を検出することによりGTOサイリス
タの故障を判断することを要旨とするものであ
る。
GTOサイリスタを並列接続し、これらのGTOサ
イリスタを共通のゲート信号でオン、オフさせる
半導体しや断器において、GTOサイリスタを２
つ以上のグループに分割し、各グループ毎に電流
検出器を設け、その出力で各グループを流れる電
流の不平衝を検出することによりGTOサイリス
タの故障を判断することを要旨とするものであ
る。
〔作用〕
本発明によれば、GTOサイリスタを２つ以上
のグループに分割し、各グループを流れる電流の
不平衝を検出することにより、GTOサイリスタ
の素子故障検出をできるようにしたので、GTO
サイリスタのゲートがオン状態でも一部のGTO
サイリスタの故障（ゲートドライブユニツトなど
の故障を含む）を検出できる。
のグループに分割し、各グループを流れる電流の
不平衝を検出することにより、GTOサイリスタ
の素子故障検出をできるようにしたので、GTO
サイリスタのゲートがオン状態でも一部のGTO
サイリスタの故障（ゲートドライブユニツトなど
の故障を含む）を検出できる。
また、その複数個の電流検出器の出力の和をと
ることにより事故電流を検出することも可能であ
る。
ることにより事故電流を検出することも可能であ
る。
以下、図面について本発明の実施例を詳細に説
明する。
明する。
第１図は本発明の半導体しや断器の異常検出方
法の１実施例を示す回路図で、図中１０は直流電
源、１３は負荷であり、その間に設けるGTOサ
イリスタの並列接続で構成する半導体しや断器は
該GTOサイリスタを２以上のグループ（本実施
例ではGTOサイリスタ群１１，１２の２グルー
プ）に分けた。これらGTOサイリスタ群１１，
１２は共通のゲート信号でオン、オフされるもの
で、図中２２はオン、オフ指令を行う制御回路、
２３はゲートロジツク部、２４はゲートドライブ
ユニツトである。
法の１実施例を示す回路図で、図中１０は直流電
源、１３は負荷であり、その間に設けるGTOサ
イリスタの並列接続で構成する半導体しや断器は
該GTOサイリスタを２以上のグループ（本実施
例ではGTOサイリスタ群１１，１２の２グルー
プ）に分けた。これらGTOサイリスタ群１１，
１２は共通のゲート信号でオン、オフされるもの
で、図中２２はオン、オフ指令を行う制御回路、
２３はゲートロジツク部、２４はゲートドライブ
ユニツトである。
前記GTOサイリスタ群１１，１２の各々にそ
の流れる電流を観測する電流検出器１４，１５を
取付け、その出力をバツフア回路１６，１７を介
してGTOサイリスタ群１１，１２を流れる電流
の差（Δi＝i1−i2）をとる差動アンプ１８とGTO
サイリスタ群１１，１２を流れる電流の和（ｉ＝
i1＋i2）をとる加算回路１９に導入する。
の流れる電流を観測する電流検出器１４，１５を
取付け、その出力をバツフア回路１６，１７を介
してGTOサイリスタ群１１，１２を流れる電流
の差（Δi＝i1−i2）をとる差動アンプ１８とGTO
サイリスタ群１１，１２を流れる電流の和（ｉ＝
i1＋i2）をとる加算回路１９に導入する。
差動アンプ１８の出力は絶対値｜Δi｜をとる
絶対値回路２０を介して、GTOサイリスタ群１
１を流れる電流とGTOサイリスタ群１２を流れ
る電流の不平衝をみて素子故障を判定するコンパ
レータ２１に導入する。
絶対値回路２０を介して、GTOサイリスタ群１
１を流れる電流とGTOサイリスタ群１２を流れ
る電流の不平衝をみて素子故障を判定するコンパ
レータ２１に導入する。
また、前記加算回路１９の出力は制御回路２２
とすべての素子が異常な場合を検出するコンパレ
ータ２６とに導入する。
とすべての素子が異常な場合を検出するコンパレ
ータ２６とに導入する。
図中２５は、コンパレータ２１，２６と制御回
路２２の出力を要素として得る異常検出出力であ
る。
路２２の出力を要素として得る異常検出出力であ
る。
第２図、第３図は動作波形を示すもので、時刻
t5においてGTOサイリスタ群１１，１２のゲー
トのオフ指令が切れオン指令が入力されると
GTOサイリスタがオンし、GTOサイリスタ群１
１，１２のアノード電圧VAが零に降下し、GTO
サイリスタ群１１，１２を負荷電流が等しく分流
する。時刻t6においてGTOサイリスタ群１１，
１２のゲートのオン指令が切れ、オフ指令が入力
されると素子が正常な場合は第２図に示すように
すべてのGTOサイリスタがオフし、GTOサイリ
スタ群１１，１２のアノード電圧は電源電圧まで
上昇し、GTOサイリスタ群１１，１２を流れる
電流は零になる。従つてGTOサイリスタ群１１，
１２を流れる電流の不平衝はなく、素子故障を内
容とする異常検出出力２５は出力されない。
t5においてGTOサイリスタ群１１，１２のゲー
トのオフ指令が切れオン指令が入力されると
GTOサイリスタがオンし、GTOサイリスタ群１
１，１２のアノード電圧VAが零に降下し、GTO
サイリスタ群１１，１２を負荷電流が等しく分流
する。時刻t6においてGTOサイリスタ群１１，
１２のゲートのオン指令が切れ、オフ指令が入力
されると素子が正常な場合は第２図に示すように
すべてのGTOサイリスタがオフし、GTOサイリ
スタ群１１，１２のアノード電圧は電源電圧まで
上昇し、GTOサイリスタ群１１，１２を流れる
電流は零になる。従つてGTOサイリスタ群１１，
１２を流れる電流の不平衝はなく、素子故障を内
容とする異常検出出力２５は出力されない。
GTOサイリスタオフ時にGTOサイリスタ群１
２の素子の一部まはたすべてが異常な場合は、第
３図に示すように時刻t6においてGTOサイリス
タ群１１，１２のゲートのオン指令が切れ、オフ
指令が入力されても異常なGTOサイリスタはオ
フせずGTOサイリスタ群１１，１２のアノード
電圧は零のままで、GTOサイリスタ群１１を流
れる電流は零、異常なGTOサイリスタ群１２の
電流は零にならず流れ続ける。従つてGTOサイ
リスタ群１１，１２を流れる電流に不平衝が発生
し、異常検出出力２５が出力される。これは
GTOサイリスタ群１２の一部が異常の場合も同
様に検出される。
２の素子の一部まはたすべてが異常な場合は、第
３図に示すように時刻t6においてGTOサイリス
タ群１１，１２のゲートのオン指令が切れ、オフ
指令が入力されても異常なGTOサイリスタはオ
フせずGTOサイリスタ群１１，１２のアノード
電圧は零のままで、GTOサイリスタ群１１を流
れる電流は零、異常なGTOサイリスタ群１２の
電流は零にならず流れ続ける。従つてGTOサイ
リスタ群１１，１２を流れる電流に不平衝が発生
し、異常検出出力２５が出力される。これは
GTOサイリスタ群１２の一部が異常の場合も同
様に検出される。
一方、GTOサイリスタ群１２の素子がオン状
態で一部またはすべてが異常な場合の動作は第４
図に示すようになる。
態で一部またはすべてが異常な場合の動作は第４
図に示すようになる。
時刻t7においてGTOサイリスタ群１１，１２
のゲートのオン指令が切れ、オフ指令が入力され
るとGTOサイリスタがオフしGTOサイリスタ群
１１，１２のアノード電圧VAが電源電圧まで上
昇する。次に時刻t8においてGTOサイリスタ群
１１，１２のゲートのオフ指令が切れオン指令が
入力されてもGTOサイリスタ群１２の素子の一
部またはすべてが異常な場合は異常な素子がオン
しなくとも他の正常な素子がオンするためGTO
サイリスタ群１１，１２のアノード電圧VAは零
に降下する。しかし、異常でオンしない素子があ
るGTOサイリスタ群１２を流れる電流は正常な
GTOサイリスタ群１１を流れる電流よりも小さ
くなる。これは、異常でオンしない素子がある
GTOサイリスタ群１２の方が正常なGTOサイリ
スタ群よりもインピーダンスが大きいためであ
る。
のゲートのオン指令が切れ、オフ指令が入力され
るとGTOサイリスタがオフしGTOサイリスタ群
１１，１２のアノード電圧VAが電源電圧まで上
昇する。次に時刻t8においてGTOサイリスタ群
１１，１２のゲートのオフ指令が切れオン指令が
入力されてもGTOサイリスタ群１２の素子の一
部またはすべてが異常な場合は異常な素子がオン
しなくとも他の正常な素子がオンするためGTO
サイリスタ群１１，１２のアノード電圧VAは零
に降下する。しかし、異常でオンしない素子があ
るGTOサイリスタ群１２を流れる電流は正常な
GTOサイリスタ群１１を流れる電流よりも小さ
くなる。これは、異常でオンしない素子がある
GTOサイリスタ群１２の方が正常なGTOサイリ
スタ群よりもインピーダンスが大きいためであ
る。
従つて、GTOサイリスタ群１１，１２を流れ
る電流が発生し、素子故障を内容とした異常検出
出力２５が出力される。その結果、複数個並列接
続されたGTOサイリスタのゲートがオン状態で
も一部のGTOサイリスタの故障（ゲートドライ
ブユニツトなどの故障も含む）を検出できる。
る電流が発生し、素子故障を内容とした異常検出
出力２５が出力される。その結果、複数個並列接
続されたGTOサイリスタのゲートがオン状態で
も一部のGTOサイリスタの故障（ゲートドライ
ブユニツトなどの故障も含む）を検出できる。
また、電流検出器１４，１５の出力をバツフア
回路１６，１７を介して加算回路１９に導入し、
GTOサイリスタ群１１，１２を流れる電流の和
（ｉ＝i1＋i2）を算出し、これをコンパレータ２６
に導入して設定値と比較すれば、半導体しや断器
を流れる事故電流を検出でき、これも異常検出出
力２５として出力される。
回路１６，１７を介して加算回路１９に導入し、
GTOサイリスタ群１１，１２を流れる電流の和
（ｉ＝i1＋i2）を算出し、これをコンパレータ２６
に導入して設定値と比較すれば、半導体しや断器
を流れる事故電流を検出でき、これも異常検出出
力２５として出力される。
以上述べたように本発明の半導体しや断器の異
常検出方法は、複数個のGTOサイリスタを並列
接続し、これらのGTOサイリスタを共通のゲー
ト信号でオン、オフさせる半導体しや断器におい
て、GTOサイリスタのゲートがオン状態でも一
部のGTOサイリスタの故障（ゲートドライブユ
ニツトなどの故障を含む）を容易に検出できるも
のであり、従来のように一部の素子の故障を検出
できず、負荷電流が他の正常な素子に流れるため
素子の定格電流を超え、許容接合部温度の上限を
超え素子が劣化するという問題もなくなるもので
ある。
常検出方法は、複数個のGTOサイリスタを並列
接続し、これらのGTOサイリスタを共通のゲー
ト信号でオン、オフさせる半導体しや断器におい
て、GTOサイリスタのゲートがオン状態でも一
部のGTOサイリスタの故障（ゲートドライブユ
ニツトなどの故障を含む）を容易に検出できるも
のであり、従来のように一部の素子の故障を検出
できず、負荷電流が他の正常な素子に流れるため
素子の定格電流を超え、許容接合部温度の上限を
超え素子が劣化するという問題もなくなるもので
ある。
第１図は本発明の半導体しや断器の異常検出方
法の１実施例を示す回路図、第２図〜第４図は第
１図回路の動作波形図、第５図は従来例を示す回
路図、第６図〜第９図は第５図回路の動作波形図
である。 １，１０……直流電源、２，１１，１２……
GTOサイリスタ群、３，１３……負荷、４……
電圧検出器、５，２１，２６……コンパレータ、
６，２２……制御回路、７，２３……ゲートロジ
ツク部、８，２４……ゲートドライブユニツト、
９……素子故障検出出力、１４，１５……電流検
出器、１６，１７……バツフア回路、１８……差
動アンプ、１９……加算回路、２０……絶対値回
路、２５……異常検出出力。
法の１実施例を示す回路図、第２図〜第４図は第
１図回路の動作波形図、第５図は従来例を示す回
路図、第６図〜第９図は第５図回路の動作波形図
である。 １，１０……直流電源、２，１１，１２……
GTOサイリスタ群、３，１３……負荷、４……
電圧検出器、５，２１，２６……コンパレータ、
６，２２……制御回路、７，２３……ゲートロジ
ツク部、８，２４……ゲートドライブユニツト、
９……素子故障検出出力、１４，１５……電流検
出器、１６，１７……バツフア回路、１８……差
動アンプ、１９……加算回路、２０……絶対値回
路、２５……異常検出出力。
Claims (1)
- １ 複数個のゲートターンオフサイリスタを並列
接続し、これらのゲートターンオフサイリスタを
共通のゲート信号でオン、オフさせる半導体しや
断器において、ゲートターンオフサイリスタを２
つ以上のグループに分割し、各グループ毎に電流
検出器を設け、その出力で各グループを流れる電
流の不平衝を検出することによりゲートターンオ
フサイリスタの故障を判断することを特徴とする
半導体しや断器の異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150723A JPS63313913A (ja) | 1987-06-16 | 1987-06-16 | 半導体しゃ断器の異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150723A JPS63313913A (ja) | 1987-06-16 | 1987-06-16 | 半導体しゃ断器の異常検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63313913A JPS63313913A (ja) | 1988-12-22 |
| JPH0578210B2 true JPH0578210B2 (ja) | 1993-10-28 |
Family
ID=15503001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62150723A Granted JPS63313913A (ja) | 1987-06-16 | 1987-06-16 | 半導体しゃ断器の異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63313913A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109557479A (zh) * | 2017-09-25 | 2019-04-02 | 沃尔缇夫能源系统公司 | 一种过压电源模块的定位方法、装置及系统 |
-
1987
- 1987-06-16 JP JP62150723A patent/JPS63313913A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63313913A (ja) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879624A (en) | Power controller | |
| KR101131030B1 (ko) | 3 개의 전압 레벨을 배선하는 컨버터 회로에서 에러를처리하는 방법 | |
| CA2563457A1 (en) | Inverter bridge controller implementing short-circuit protection scheme | |
| JPS6337575B2 (ja) | ||
| JPH0638694B2 (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| US9369035B2 (en) | Power converter and method of operation | |
| JPH0363309B2 (ja) | ||
| EP2878964B1 (en) | Detecting shorted diodes | |
| JPH0578210B2 (ja) | ||
| JPS6210109B2 (ja) | ||
| US12431732B2 (en) | Uninterruptible power supply apparatus | |
| WO2025099873A1 (ja) | 電力変換装置 | |
| JP7824720B2 (ja) | 電力変換装置 | |
| KR0121268Y1 (ko) | 회로 차단기 | |
| JP7485472B1 (ja) | エレベータシステム | |
| JPS62156575A (ja) | 回路内の制御タ−ンオフ半導体の試験方式 | |
| JPH053680A (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| JP7038648B2 (ja) | 制御装置 | |
| JP2735364B2 (ja) | 転流失敗検出装置 | |
| JPH0628916Y2 (ja) | Ｐｗｍインバ−タの素子故障検出保護装置 | |
| JPS6310650B2 (ja) | ||
| CN109980899A (zh) | 电流检测电路、变频器及电流检测方法 | |
| JPS59230463A (ja) | 電力変換装置の制御系の異常検出方法 | |
| JP2018007516A (ja) | 電力変換装置及びその制御方法 | |
| JPH10304554A (ja) | 交直変換器の異常検出装置および保護装置 |