JPH0578272B2 - - Google Patents

Info

Publication number
JPH0578272B2
JPH0578272B2 JP17872587A JP17872587A JPH0578272B2 JP H0578272 B2 JPH0578272 B2 JP H0578272B2 JP 17872587 A JP17872587 A JP 17872587A JP 17872587 A JP17872587 A JP 17872587A JP H0578272 B2 JPH0578272 B2 JP H0578272B2
Authority
JP
Japan
Prior art keywords
voltage
output
error amplifier
circuit
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17872587A
Other languages
Japanese (ja)
Other versions
JPS6423763A (en
Inventor
Yoshio Oguma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP17872587A priority Critical patent/JPS6423763A/en
Publication of JPS6423763A publication Critical patent/JPS6423763A/en
Publication of JPH0578272B2 publication Critical patent/JPH0578272B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、広範囲の出力電圧を効率良く、低リ
ツプルで安定に制御して出力することのできる電
圧制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a voltage control device that can efficiently control and output a wide range of output voltages with low ripple and stability.

〔従来の技術〕[Conventional technology]

例えば、標準電圧発生器等においては高安定で
かつ広範囲の電圧制御を必要とする。このような
電圧制御装置として、シリーズ・レギユレータ或
いはDC/DCコンバータ方式が知られている。
For example, standard voltage generators require highly stable and wide-range voltage control. A series regulator or a DC/DC converter system is known as such a voltage control device.

しかし、シリーズ・レギユレータ方式では入力
電圧以上の出力は得られない。一方、DC/DCコ
ンバータは、直流入力をスイツチングしてトラン
スで昇圧した後整流・平滑するようにしているの
で、入力電圧以上の直流高電圧を容易に取り出す
ことが出来るという利点がある反面、整流・平滑
した出力を直接取り出すようにしている為に原理
的にリツプルが残り、シリーズ・レギユレータに
よる直結制御方式に比して応答が劣る。更に、
DC/DCコンバータでは出力制御の為に、帰還量
もシリーズ・レギユレータ方式ほど十分に取れ
ず、出力安定度の点で標準電圧発生器として要求
されるレベルに対して不十分である。
However, with the series regulator method, it is not possible to obtain an output higher than the input voltage. On the other hand, a DC/DC converter switches the DC input, boosts the voltage in a transformer, and then rectifies and smooths it. This has the advantage of easily extracting a high DC voltage that is higher than the input voltage.・Because the smoothed output is taken out directly, ripples remain in principle, and the response is inferior to the direct control method using a series regulator. Furthermore,
In order to control output, DC/DC converters cannot provide sufficient feedback as compared to series regulator systems, and in terms of output stability, they are inadequate to the level required for standard voltage generators.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明は、シリーズ・レギユレータ及びDC/
DCコンバータが有する上記のような問題点を解
決し、以て標準電圧発生器等に用いて好適な電圧
制御装置を簡単な構成によつて得たものである。
The present invention provides a series regulator and a DC/
The above-mentioned problems of DC converters are solved, and a voltage control device suitable for use in standard voltage generators and the like is obtained with a simple configuration.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記の目的を達成するために、可変の
基準電圧と出力回路より得られる帰還電圧との差
を増幅する誤差増幅器よりなり、出力電圧を基準
電圧に比例して制御する電圧制御回路、及び、 前記誤差増幅器の出力をコンパレータの入力と
しこの入力が設定電圧を越えると開閉されるトラ
ンジスタスイツチにその一次側が接続された昇圧
用変圧器の二次側出力を整流して得られる高圧直
流電圧を制御してなり、この高圧直流電圧を前記
電圧制御回路の出力に加算して前記出力回路より
取出すようにした直流−直流コンバータとで構成
したものである。以下、実施例について詳細に説
明する。
In order to achieve the above object, the present invention includes a voltage control circuit that includes an error amplifier that amplifies the difference between a variable reference voltage and a feedback voltage obtained from an output circuit, and that controls the output voltage in proportion to the reference voltage; and a high-voltage DC voltage obtained by rectifying the secondary side output of a step-up transformer whose primary side is connected to a transistor switch that uses the output of the error amplifier as an input of a comparator and opens and closes when this input exceeds a set voltage. and a DC-DC converter which adds this high-voltage DC voltage to the output of the voltage control circuit and extracts it from the output circuit. Examples will be described in detail below.

〔実施例〕 第1図は本発明装置の一実施例の接続図であ
る。図において、foの矩形波パルス、Gはゲー
ト、COPはコンパレータ、Ecはこのコンパレー
タの設定電圧を示すものである。コンパレータ
COPはこれに入力される電圧V1と設定電圧Ec
とを比較し、V1>Ecでその出力は“H”レベ
ルとなり、このとき矩形波パルスfoがゲートGを
通過する。QはゲートGを通過した矩形波パルス
foの繰返し周期でオン・オフされるトランジス
タ、PTはオン・オフ信号を昇圧するトランス、
D1,C1は整流回路REを構成するダイオード
及びキヤパシタである。昇圧トランスPTの一次
巻線N1はトランジスタQに直列に接続され、二
次巻線N2にはダイオードD1及びキヤパシタC
1が接続されている。O1,O2は出力端子で、
出力端子O2は基準電位点COMに接続されてい
る。RLは負荷、Rvは出力端子O1,O2より得
られる出力電圧Eoを分圧比βで分圧する分圧抵
抗器、A1は誤差増幅器、Erはその値が可変可
能な基準電圧である。誤差増幅器A1は基準電圧
Erと出力電圧Eoの分圧電圧βEoとを比較し、そ
の差分を増幅する。誤差増幅器A1の出力電圧を
V1とすると、電圧V1は前記したコンパレータ
COPに加えられてその設定電圧Ecと比較される
と共に、整流回路REにおいてキヤパシタC1に
より得られる直流の高電圧V2に加算される。こ
のような構成において、その動作を第2図の波形
図を用いて説明すると次の如くなる。
[Embodiment] FIG. 1 is a connection diagram of an embodiment of the device of the present invention. In the figure, fo is a rectangular wave pulse, G is a gate, COP is a comparator, and Ec is a set voltage of this comparator. comparator
COP is the voltage V1 input to this and the set voltage Ec
When V1>Ec, the output becomes "H" level, and the rectangular wave pulse fo passes through the gate G at this time. Q is the square wave pulse that passed through gate G
A transistor that is turned on and off at the repetition period of fo, PT is a transformer that boosts the on/off signal,
D1 and C1 are diodes and capacitors that constitute the rectifier circuit RE. The primary winding N1 of the step-up transformer PT is connected in series with the transistor Q, and the secondary winding N2 has a diode D1 and a capacitor C.
1 is connected. O1 and O2 are output terminals,
The output terminal O2 is connected to the reference potential point COM. RL is a load, Rv is a voltage dividing resistor that divides the output voltage Eo obtained from the output terminals O1 and O2 at a voltage dividing ratio β, A1 is an error amplifier, and Er is a reference voltage whose value is variable. Error amplifier A1 is the reference voltage
Er and the divided voltage βEo of the output voltage Eo are compared and the difference is amplified. If the output voltage of the error amplifier A1 is V1, the voltage V1 is
It is added to COP and compared with its set voltage Ec, and is added to the DC high voltage V2 obtained by the capacitor C1 in the rectifier circuit RE. In such a configuration, the operation will be explained using the waveform diagram of FIG. 2 as follows.

コンパレータCOPは第2図イに示す設定電圧
Ecと第2図ロに示す誤差増幅器A1の出力電圧
V1とを比較し、V1>EcのときCOPの出力は
“H”レベルとなり、第2図ハに示す矩形波パル
スfoがゲートGを通過し、トランジスタQをオ
ン・オフさせる。その結果、昇圧トランスPTの
二次巻線N2には高電圧が発生し、この高電圧は
ダイオードD1で整流されたのちキヤパシタC1
でろ波され、第2図ニの如く直流高電圧V2とな
る。このような直流高電圧V2に誤差増幅器A1
の発生電圧V1が加算され、第2図ヘに示す如く
出力電圧Eoとして端子O1,O2より取出され
る。これと共に出力電圧Eoは端子O1,O2間
に接続された分圧抵抗器Rvで分圧される。この
分圧電圧βEoは誤差増幅器A1において第2図ホ
で示す基準電圧Erとの差電圧(誤差電圧)がと
られ、この差分を増幅した出力V1が前記したよ
うに直流高電圧V2に加算される。このとき、誤
差増幅器A1のゲインが十分に大であれば差分
(誤差電圧)は零に近ずき、分圧電圧βEoが基準
電圧Erと等しくなるように出力電圧Eoが制御さ
れるが、制御しようとする出力電圧Eoの大、小
により、以下に示す2つの動作モードがある。
The comparator COP has a set voltage shown in Figure 2 A.
Compare Ec with the output voltage V1 of the error amplifier A1 shown in Fig. 2B, and when V1>Ec, the output of COP becomes "H" level, and the rectangular wave pulse fo shown in Fig. 2C passes through the gate G. and turns transistor Q on and off. As a result, a high voltage is generated in the secondary winding N2 of the step-up transformer PT, and this high voltage is rectified by the diode D1 and then transferred to the capacitor C1.
It is filtered and becomes a DC high voltage V2 as shown in FIG. 2D. An error amplifier A1 is connected to such a DC high voltage V2.
The generated voltage V1 is added and taken out from terminals O1 and O2 as an output voltage Eo as shown in FIG. At the same time, the output voltage Eo is divided by a voltage dividing resistor Rv connected between terminals O1 and O2. The difference voltage (error voltage) between this divided voltage βEo and the reference voltage Er shown in FIG. Ru. At this time, if the gain of the error amplifier A1 is sufficiently large, the difference (error voltage) approaches zero, and the output voltage Eo is controlled so that the divided voltage βEo becomes equal to the reference voltage Er. There are two operating modes depending on the desired output voltage Eo:

即ち、 (a) 出力電圧Eoを低い値に制御しようとする場
合には、電圧V1の値が低く、V1<Ec−eh
(ehはコンパレータCOPのヒステリシス幅)の
状態においてはコンパレータCOP及びゲート
Gよりなるスツチング回路は作動せず、この電
圧V1はダイオードD2を通して出力電圧Eo
として取り出され、第3図に示す如く誤差増幅
器A1のみで出力電圧Eoが制御される。なお
第3図においてVは電池電源である。
That is, (a) When trying to control the output voltage Eo to a low value, the value of voltage V1 is low and V1<Ec-eh
(eh is the hysteresis width of the comparator COP), the switching circuit consisting of the comparator COP and the gate G does not operate, and this voltage V1 is passed through the diode D2 to the output voltage Eo.
As shown in FIG. 3, the output voltage Eo is controlled only by the error amplifier A1. Note that in FIG. 3, V is a battery power source.

(b) 出力電圧Eoを大きな値に制御しようとする
と、誤差増幅器A1の出力V1の値が大きく、
V1>Ecになると、コンパレータCOPとトラ
ンジスタQよりスイツチング回路が作動し、出
力電圧EoはV1+V2で制御される。スイツ
チング動作の作動制御はコンパレータCOPの
ヒステリシス幅ehの範囲で作動、停止をくり
返す。その結果、電圧V1は定常状態では第2
図ロに示す如くEc〜Ec−ehのレベルに留まる。
このレベルを越える出力はスイツチング回路よ
り供給されることになる。即ち、電圧V1はV
2に加算され、第2図ヘに示す如くその加算さ
れた出力電圧Eoは基準電圧Erに比例して制御
されることになる。
(b) When trying to control the output voltage Eo to a large value, the value of the output V1 of the error amplifier A1 becomes large,
When V1>Ec, a switching circuit is activated by the comparator COP and the transistor Q, and the output voltage Eo is controlled by V1+V2. The switching operation is repeatedly activated and stopped within the range of the hysteresis width eh of the comparator COP. As a result, the voltage V1 is at the second level in the steady state.
As shown in Figure B, it remains at the level of Ec to Ec-eh.
Outputs exceeding this level will be supplied by the switching circuit. That is, the voltage V1 is V
2, and the added output voltage Eo is controlled in proportion to the reference voltage Er, as shown in FIG.

第1図は電圧制御方式の回路であるが、第4図
はこれを電流制御方式にした場合の本発明の実施
例の回路図で、第1図と同一部分は第1図と同一
符号を付してそれらの再説明は省略する。第4図
において、Rsは抵抗器で、出力端子O2と共通
電位点COMとの間に接続されている。出力端子
O2と抵抗器Rsの接続点は誤差増幅器A1に接
続されている。
Figure 1 shows a voltage control type circuit, while Figure 4 is a circuit diagram of an embodiment of the present invention in which the current control type is used. Therefore, their re-explanation will be omitted. In FIG. 4, Rs is a resistor connected between the output terminal O2 and the common potential point COM. The connection point between the output terminal O2 and the resistor Rs is connected to the error amplifier A1.

このような構成の第4図の回路においては、第
1図と同様にV1>Ecのときスイツチング回路、
即ち直流(DC)−直流(DC)コンバータが動作
して直流高電圧V2が得られ、この電圧V2とV
1の加算電圧が負荷RLに供給される。この加算
電圧によつて負荷RLを流れる電流により、抵抗
器Rsには電圧降下Vsが生じ、このVsは誤差増幅
器A1に加えられて基準電圧Erとの差電圧が零
に近ずくように制御される。V1<Ecのときス
イツチング回路の作動は停止し、出力電圧Eoは
誤差増幅器A1によつて制御される。
In the circuit of FIG. 4 having such a configuration, as in FIG. 1, when V1>Ec, the switching circuit,
That is, a direct current (DC)-direct current (DC) converter operates to obtain a high DC voltage V2, and this voltage V2 and V
An additional voltage of 1 is supplied to the load RL. The current flowing through the load RL due to this added voltage causes a voltage drop Vs across the resistor Rs, and this Vs is applied to the error amplifier A1 and is controlled so that the voltage difference from the reference voltage Er approaches zero. Ru. When V1<Ec, the switching circuit stops operating and the output voltage Eo is controlled by the error amplifier A1.

第5図は本発明の更に別の実施例の回路図であ
る。第1図及び第4図では誤差増幅器で制御され
る電圧制御回路を「A1」で示したが、第1図及
び第4図に示す定電圧及び定電流方式とも第5図
に示す如く誤差増幅器A1の出力端にトランジス
タQ1,Q2を従属的に接続し、Q2のコレクタ
電極をコンパレータCOPとキヤパシタC1に接
続すると共に、エミツタ電極に+Vの電源を加え
るようにしてもよい。このように構成した第5図
の回路においては第1図、第4図の如く電圧V1
の負側の飽和が無く、出力の設定値を下げた場合
の出力応答特性が改善される。
FIG. 5 is a circuit diagram of yet another embodiment of the present invention. In FIGS. 1 and 4, the voltage control circuit controlled by the error amplifier is shown as "A1", but in both the constant voltage and constant current systems shown in FIGS. 1 and 4, the error amplifier is controlled by the error amplifier as shown in FIG. Transistors Q1 and Q2 may be connected in a subordinate manner to the output terminal of A1, the collector electrode of Q2 may be connected to the comparator COP and the capacitor C1, and a +V power source may be applied to the emitter electrode. In the circuit of FIG. 5 constructed in this way, the voltage V1 is as shown in FIGS. 1 and 4.
There is no saturation on the negative side of , and the output response characteristics are improved when the output setting value is lowered.

〔本発明の効果〕[Effects of the present invention]

以上説明したように、電池駆動で例えばキヤリ
ブレータ(標準電圧発生器)を構成するような場
合、本発明によれば比較的簡単な構成で、設定電
圧、即ち出力電圧Eoが低いときには電池の電源
より直接安定に出力を制御することができる。こ
れはシリーズレギユレータと等価である。又、出
力電圧Eoの設定が高い場合には自動的にスイツ
チング回路よりなるDC/DCコンバータが動作す
る。これにより、直流の低電圧から高電圧まで連
続した出力電圧を得ることができる。このDC/
DCコンバータの動作時に整流・平滑した出力電
圧V2には一般のDC/DCコンバータのようにリ
ツプルを含んでいる。しかし、本発明の装置にお
いては、整流・平滑した出力V2を出力電圧V2
として取り出すと共に、誤差増幅器A1に帰還す
るように構成しているので、この誤差増幅器部分
でそのリツプルが打ち消され、出力電圧Eoには
リツプルが表れないようになつている。
As explained above, when configuring a battery-powered calibrator (standard voltage generator), for example, according to the present invention, the configuration is relatively simple, and when the set voltage, that is, the output voltage Eo is low, the battery power supply Output can be directly and stably controlled. This is equivalent to a series regulator. Furthermore, when the output voltage Eo is set high, a DC/DC converter consisting of a switching circuit automatically operates. This makes it possible to obtain a continuous output voltage from low DC voltage to high voltage. This DC/
The output voltage V2, which is rectified and smoothed during operation of the DC converter, includes ripples like a general DC/DC converter. However, in the device of the present invention, the rectified and smoothed output V2 is converted into the output voltage V2
Since the configuration is such that the ripple is taken out and fed back to the error amplifier A1, the ripple is canceled in this error amplifier portion, and no ripple appears in the output voltage Eo.

しかも、この誤差増幅器A1のゲインを十分大
きく取ることで不安定要素が取り除かれ、安定し
た出力を取り出すことができる。更に、応答は誤
差増幅器A1がカバーする範囲内では即応となる
等、スイツチング・昇圧・整流回路と誤差増幅器
A1の複合構成とした本発明においては、高安定
で、且つ広範囲の電圧制御を必要とする標準電圧
発生器に用いて極めて好適な電圧制御装置を簡単
な構成によつて得ることができる。
Moreover, by setting the gain of the error amplifier A1 sufficiently large, unstable elements can be removed and a stable output can be obtained. Furthermore, the present invention, which has a composite configuration of the switching/boosting/rectifier circuit and the error amplifier A1, requires highly stable and wide-range voltage control, such as the response being immediate within the range covered by the error amplifier A1. An extremely suitable voltage control device for use in standard voltage generators can be obtained with a simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る装置の一実施例の接続
図、第2図は第1図装置の動作を説明する為の波
形図、第3図は第1図装置の動作を説明する為の
図、第4図及び第5図は夫々本発明装置の他の実
施例の接続図である。 A1……誤差増幅器、Er……基準電圧、Rv…
…分圧抵抗器、COP……コンパレータ、Ec……
設定電圧、Q……トランジスタ、PT……変圧器、
C1……キヤパシタ、D1,D2……ダイオー
ド。
Fig. 1 is a connection diagram of an embodiment of the device according to the present invention, Fig. 2 is a waveform diagram for explaining the operation of the device shown in Fig. 1, and Fig. 3 is a waveform diagram for explaining the operation of the device shown in Fig. 1. 4 and 5 are connection diagrams of other embodiments of the device of the present invention, respectively. A1...Error amplifier, Er...Reference voltage, Rv...
...Voltage dividing resistor, COP... Comparator, Ec...
Set voltage, Q...transistor, PT...transformer,
C1...capacitor, D1, D2...diode.

Claims (1)

【特許請求の範囲】 1 可変の基準電圧と出力回路より得られる帰還
電圧との差を増幅する誤差増幅器を有し、出力電
圧を基準電圧に比例して制御する電圧制御回路、 前記誤差増幅器の出力をコンパレータの入力と
しこの入力がコンパレータの設定電圧を越えると
開閉されるトランジスタスイツチを有し、このト
ランジスタスイツチにその一次側が接続された昇
圧用変圧器の二次側出力を整流して得られる高圧
直流電圧を制御してなり、この高圧直流電圧に前
記電圧制御回路の出力を加算して前記出力回路よ
り取出すようにした直流−直流コンバータ、 とで構成した電圧制御装置。
[Scope of Claims] 1. A voltage control circuit that includes an error amplifier that amplifies the difference between a variable reference voltage and a feedback voltage obtained from an output circuit, and that controls the output voltage in proportion to the reference voltage. The output is the input of a comparator, and it has a transistor switch that opens and closes when the input exceeds the set voltage of the comparator, and is obtained by rectifying the secondary output of a step-up transformer whose primary side is connected to this transistor switch. A voltage control device comprising: a DC-DC converter that controls a high-voltage DC voltage, adds an output of the voltage control circuit to the high-voltage DC voltage, and extracts the result from the output circuit.
JP17872587A 1987-07-17 1987-07-17 Voltage controller Granted JPS6423763A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17872587A JPS6423763A (en) 1987-07-17 1987-07-17 Voltage controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17872587A JPS6423763A (en) 1987-07-17 1987-07-17 Voltage controller

Publications (2)

Publication Number Publication Date
JPS6423763A JPS6423763A (en) 1989-01-26
JPH0578272B2 true JPH0578272B2 (en) 1993-10-28

Family

ID=16053480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17872587A Granted JPS6423763A (en) 1987-07-17 1987-07-17 Voltage controller

Country Status (1)

Country Link
JP (1) JPS6423763A (en)

Also Published As

Publication number Publication date
JPS6423763A (en) 1989-01-26

Similar Documents

Publication Publication Date Title
US11664734B2 (en) Flyback converter for controlling on time variation
EP3729623A1 (en) Voltage converter arrangement comprising an input control element, and method for operating a voltage converter arrangement
JPS6013469A (en) Dc/dc converter
JPH08317637A (en) Soft start circuit for switching power-supply device
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
JPH0578272B2 (en)
JP2735918B2 (en) Positive and negative output power supply
JP3475691B2 (en) DC stabilized power supply
JP2968670B2 (en) DC-DC converter with protection circuit
JP2911558B2 (en) Inverter device
JPH043593Y2 (en)
JP2578118Y2 (en) Switching regulator DC power supply
JP3101696B2 (en) Switching regulator
JPH10248247A (en) Boost chopper circuit
JPS6142166Y2 (en)
JPS5920269B2 (en) Chopper type switching regulator
JPH0650016Y2 (en) High voltage stabilized power supply circuit
JPH0641385U (en) Step-down chopper type power supply circuit
JPH0556530B2 (en)
JPH019270Y2 (en)
JPS5838796Y2 (en) voltage stabilization circuit
JPH0528947Y2 (en)
JPH0431611Y2 (en)
JPH0241654A (en) Ringing choke converter power equipment
JPH06335176A (en) Charge/discharge power supply apparatus