JPH057891B2 - - Google Patents
Info
- Publication number
- JPH057891B2 JPH057891B2 JP58207971A JP20797183A JPH057891B2 JP H057891 B2 JPH057891 B2 JP H057891B2 JP 58207971 A JP58207971 A JP 58207971A JP 20797183 A JP20797183 A JP 20797183A JP H057891 B2 JPH057891 B2 JP H057891B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- value
- frequency division
- frequency divider
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
〈本発明の技術分野〉
本発明はシンセサイザー方式のラジオ受信機に
係り、殊に、チユーニング操作をチユーニングツ
マミの操作でアナログ入力を変化させることによ
り実行するラジオ受信機に関するものである。
係り、殊に、チユーニング操作をチユーニングツ
マミの操作でアナログ入力を変化させることによ
り実行するラジオ受信機に関するものである。
〈従来技術〉
ところで、チユーニングツマミの操作に基いて
アナログ入力を変化させることによりチユーニン
グ操作ができるラジオ受信機としては特公昭56−
24421号公報に開示されているようなものがある。
アナログ入力を変化させることによりチユーニン
グ操作ができるラジオ受信機としては特公昭56−
24421号公報に開示されているようなものがある。
このものでは、チユーニングツマミの操作に伴
う可変抵抗器の抵抗値変化で発生した電圧をフエ
ーズロツクループ（PLL回路）中のローパスフ
イルターより得られる電圧と比較させ、その大小
によつてアツプ・ダウンカウンタを加算又は減算
状態にして基準発振器からの基準周波数をカウン
トさせると共にそのカウント値を上記PLL回路
中のプログラマブル分周器の分周比として供給す
るようになつている。
う可変抵抗器の抵抗値変化で発生した電圧をフエ
ーズロツクループ（PLL回路）中のローパスフ
イルターより得られる電圧と比較させ、その大小
によつてアツプ・ダウンカウンタを加算又は減算
状態にして基準発振器からの基準周波数をカウン
トさせると共にそのカウント値を上記PLL回路
中のプログラマブル分周器の分周比として供給す
るようになつている。
しかし乍ら、この従来のものでは上述のように
可変抵抗器の抵抗値に基いて発生する電圧を
PLL回路中のローパスフイルターより得られる
電圧値と比較して、その比較値に応じてアツプ・
ダウンカウンタのカウント動作を実行させると言
うものであるから回路的に複雑になるとの欠点を
有している。
可変抵抗器の抵抗値に基いて発生する電圧を
PLL回路中のローパスフイルターより得られる
電圧値と比較して、その比較値に応じてアツプ・
ダウンカウンタのカウント動作を実行させると言
うものであるから回路的に複雑になるとの欠点を
有している。
〈本発明の目的〉
本発明は上述した従来のラジオ受信機の問題点
に鑑みて発明されたものであり、チユーニング操
作をアナログ入力を変化させることにより実行す
ると言う点で基本的には従来と同一であるが、よ
り簡単な回路構成でチユーニング操作ができるラ
ジオ受信機を提供せんとするものである。
に鑑みて発明されたものであり、チユーニング操
作をアナログ入力を変化させることにより実行す
ると言う点で基本的には従来と同一であるが、よ
り簡単な回路構成でチユーニング操作ができるラ
ジオ受信機を提供せんとするものである。
〈本発明の構成〉
以下、本発明の一実施例を添付図面に従つて詳
細に説明する。
細に説明する。
第１図は本発明をFMチユーナに実施した場合
のブロツク回路図であつて、図中、１はアンテ
ナ、２はこのアンテナ１で受信された76.0乃至
108MHzの受信周波数を増幅する高周波増幅器、
３はこの高周波増幅器２からの上記受信周波数と
フエーズ・ロツク・ループ（以下、PLL回路と
言う）７で発振させた65.3MHz乃至97.3MHzの局
発周波数との差の中間周波数10.7MHzを得る周波
数混合器、４はこの混合器３より得られる中間周
波数を増幅する中間周波数増幅器、５は中間周波
数増幅器４からの信号に基いてオーデイオ信号を
得て端子６に供給する検波器である。
のブロツク回路図であつて、図中、１はアンテ
ナ、２はこのアンテナ１で受信された76.0乃至
108MHzの受信周波数を増幅する高周波増幅器、
３はこの高周波増幅器２からの上記受信周波数と
フエーズ・ロツク・ループ（以下、PLL回路と
言う）７で発振させた65.3MHz乃至97.3MHzの局
発周波数との差の中間周波数10.7MHzを得る周波
数混合器、４はこの混合器３より得られる中間周
波数を増幅する中間周波数増幅器、５は中間周波
数増幅器４からの信号に基いてオーデイオ信号を
得て端子６に供給する検波器である。
上記PLL回路７は上記周波数混合器３に導入
する上記局発周波数を出力する電圧制御発振器８
と、該電圧制御発振器８の出力周波数を前置分周
器９で予め適当な分周波に分周したものを受けデ
イジタル的に分周するプログラムブル分周器１０
と、該プログラマブル分周器１０の出力周波数と
基準発振器１３より発振され分周器１４にて適当
な周波数に分周された基準周波数との位相を比較
し、その比較内容をローパスフイルタ１２を介し
て上記電圧制御発振器８に与えて該発振器８の出
力周波数（上記局発周波数）を変更させる位相比
較器１１とで構成されており、周知のものであ
る。
する上記局発周波数を出力する電圧制御発振器８
と、該電圧制御発振器８の出力周波数を前置分周
器９で予め適当な分周波に分周したものを受けデ
イジタル的に分周するプログラムブル分周器１０
と、該プログラマブル分周器１０の出力周波数と
基準発振器１３より発振され分周器１４にて適当
な周波数に分周された基準周波数との位相を比較
し、その比較内容をローパスフイルタ１２を介し
て上記電圧制御発振器８に与えて該発振器８の出
力周波数（上記局発周波数）を変更させる位相比
較器１１とで構成されており、周知のものであ
る。
１５は本発明の主要部となる上記プログラマブ
ル分周器１０のための分周比設定部にして、アナ
ログ信号発生器１６と、アナログ信号をデイジタ
ル信号に変換するＡ／Ｄ変換器１７と、データ変
換器１８とより成つている。
ル分周器１０のための分周比設定部にして、アナ
ログ信号発生器１６と、アナログ信号をデイジタ
ル信号に変換するＡ／Ｄ変換器１７と、データ変
換器１８とより成つている。
そして、具体的には第２図のような構成となつ
ていて、上記アナログ信号発生器１６は定電圧＋
Ｖを印加された可変抵抗器１９から成り、又、上
記Ａ／Ｄ変換器１７は上記可変抵抗器１９の摺動
子より得られるアナログ出力を端子２０に与えら
れる適宜周波数のサンプリングパルスに従つてサ
ンプリングしホールド容量としてのコンデンサＣ
にホールドするアナログスイツチ２１と、コンデ
ンサＣにサンプリングしてホールドされた電圧を
９ビツトのデイジタルデータ（入力データ）に変
換するＡ／Ｄ変換回路２２とより成つている。
ていて、上記アナログ信号発生器１６は定電圧＋
Ｖを印加された可変抵抗器１９から成り、又、上
記Ａ／Ｄ変換器１７は上記可変抵抗器１９の摺動
子より得られるアナログ出力を端子２０に与えら
れる適宜周波数のサンプリングパルスに従つてサ
ンプリングしホールド容量としてのコンデンサＣ
にホールドするアナログスイツチ２１と、コンデ
ンサＣにサンプリングしてホールドされた電圧を
９ビツトのデイジタルデータ（入力データ）に変
換するＡ／Ｄ変換回路２２とより成つている。
又、上記データ変換器１８は２進カウンター例
えばTTL素子74LS283を３個従属接続した加算
器２３より成り、この加算器２３は第１の入力端
子A1乃至A10より予め入力し設定している基準値
に第２の入力端子B1乃至B9より入力される上記
Ａ／Ｄ変換回路２２からの入力データを加算し分
周比１／Ｎの分周値Ｎとして上記プログラマブル
分周器１０に供給するものである。
えばTTL素子74LS283を３個従属接続した加算
器２３より成り、この加算器２３は第１の入力端
子A1乃至A10より予め入力し設定している基準値
に第２の入力端子B1乃至B9より入力される上記
Ａ／Ｄ変換回路２２からの入力データを加算し分
周比１／Ｎの分周値Ｎとして上記プログラマブル
分周器１０に供給するものである。
ところで、上記プログラマブル分周器１０の分
周比の分周値Ｎは最小値が０とならず、日本の
FM放送のように 受信周波数：76乃至108MHz 局間周波数：100KHz 中間周波数：10.7MHz 局発周波数：65.3乃至97.3MHz の場合、プログラマブル分周器１０の分周比１／
Ｎの分周値Ｎは653乃至973であるから、その最小
値をNminとすればプログラマブル分周器１０の
必要な分周値Ｎは Ｎ＝Nmin（653）＋入力データ（０乃至320） となる。
周比の分周値Ｎは最小値が０とならず、日本の
FM放送のように 受信周波数：76乃至108MHz 局間周波数：100KHz 中間周波数：10.7MHz 局発周波数：65.3乃至97.3MHz の場合、プログラマブル分周器１０の分周比１／
Ｎの分周値Ｎは653乃至973であるから、その最小
値をNminとすればプログラマブル分周器１０の
必要な分周値Ｎは Ｎ＝Nmin（653）＋入力データ（０乃至320） となる。
この場合、上記のように必要な分周値Ｎの最小
値Nminが653、最大値Nmaxが973であることか
ら、入力データを０乃至320の範囲内で変化させ
ればよい。
値Nminが653、最大値Nmaxが973であることか
ら、入力データを０乃至320の範囲内で変化させ
ればよい。
この入力データの変化を実行するために、本発
明では上記可変抵抗器１９の操作に従つて上記
Ａ／Ｄ変換回路２２より０乃至320の入力データ
をデイジタル値で出力し、加算器２３でこの入力
データを第２の入力端子B1乃至B9で受けると共
に予め第１の入力端子A1乃至A10への固定入力で
設定している基準値（最小値653）に加算して必
要な分周値Ｎを得、上記プログラマブル分周器１
０に印加するように成つている。
明では上記可変抵抗器１９の操作に従つて上記
Ａ／Ｄ変換回路２２より０乃至320の入力データ
をデイジタル値で出力し、加算器２３でこの入力
データを第２の入力端子B1乃至B9で受けると共
に予め第１の入力端子A1乃至A10への固定入力で
設定している基準値（最小値653）に加算して必
要な分周値Ｎを得、上記プログラマブル分周器１
０に印加するように成つている。
尚、上記Ａ／Ｄ変換回路２２の出力ビツト数は
９ビツトであるから、実際のステツプ数は０乃至
512を得ることができるが、可変抵抗器１９から
のアナログ信号のレベルが最大になるとき320を
出力するようにしておけばＡ／Ｄ変換回路２２よ
り得る入力データを上述のように０乃至320の範
囲内で調整できる。
９ビツトであるから、実際のステツプ数は０乃至
512を得ることができるが、可変抵抗器１９から
のアナログ信号のレベルが最大になるとき320を
出力するようにしておけばＡ／Ｄ変換回路２２よ
り得る入力データを上述のように０乃至320の範
囲内で調整できる。
又、上記加算器２３の上記分周値Ｎの最小値
653に係る固定入力は第１の入力端子A1，A3，
A5，A6，A8及びA10に電圧＋V0を印加すると共
に端子A2，A4，A7，A9をアースすることにより
２進コード〔1010110101〕の固定入力で設定され
ている。
653に係る固定入力は第１の入力端子A1，A3，
A5，A6，A8及びA10に電圧＋V0を印加すると共
に端子A2，A4，A7，A9をアースすることにより
２進コード〔1010110101〕の固定入力で設定され
ている。
上記固定入力は分周値Ｎの最小値Nminを決定
するもので、従つて、受信バンド或いは仕向地の
変更で分周値Ｎの最小値及びステツプ数を変更す
る必要がある場合、第１の入力端子A1乃至A10へ
の固定入力を変更し、可変抵抗器１９に印加する
定電圧＋Ｖを変更することによつて任意のステツ
プ数に変更が可能である。又、上記Ａ／Ｄ変換回
路の各ビツトの操作によつてもステツプ数を変更
することができる。
するもので、従つて、受信バンド或いは仕向地の
変更で分周値Ｎの最小値及びステツプ数を変更す
る必要がある場合、第１の入力端子A1乃至A10へ
の固定入力を変更し、可変抵抗器１９に印加する
定電圧＋Ｖを変更することによつて任意のステツ
プ数に変更が可能である。又、上記Ａ／Ｄ変換回
路の各ビツトの操作によつてもステツプ数を変更
することができる。
尚、回路中、加算器２３の第２の入力端子B8，
B9とアース間に設けているスイツチ２４は必要
に応じてＡ／Ｄ変換回路２２の上位２ビツトの出
力をアースに落してステツプ数の少いラジオ放送
へ対応するステツプ数変更スイツチである。
B9とアース間に設けているスイツチ２４は必要
に応じてＡ／Ｄ変換回路２２の上位２ビツトの出
力をアースに落してステツプ数の少いラジオ放送
へ対応するステツプ数変更スイツチである。
〈本発明の作用〉
本発明は叙上のように構成されるものであるか
ら、ラジオ受信機を受信状態に設定した上で、チ
ユーニングツマミを回して可変抵抗器１９の摺動
子を所定位置に設定する。
ら、ラジオ受信機を受信状態に設定した上で、チ
ユーニングツマミを回して可変抵抗器１９の摺動
子を所定位置に設定する。
すると、コンデンサＣにはその可変抵抗器１９
の抵抗値に応じた電圧がホールドされ、斯るホー
ルドされた電圧（アナログ出力）がＡ／Ｄ変換回
路２２でデイジタル値に変換されて入力データと
して出力される。
の抵抗値に応じた電圧がホールドされ、斯るホー
ルドされた電圧（アナログ出力）がＡ／Ｄ変換回
路２２でデイジタル値に変換されて入力データと
して出力される。
こゝで、この入力データを「65」であるとする
と、この入力データは第２の入力端子B1乃至B9
を通してデータ変換器１８の加算器２３に入力さ
れ、該加算器２３において予め設定されている分
周値Ｎの基準値（最小値）653と加算されて
「718」なる分周値となりプログラマブル分周器１
０に供給される。
と、この入力データは第２の入力端子B1乃至B9
を通してデータ変換器１８の加算器２３に入力さ
れ、該加算器２３において予め設定されている分
周値Ｎの基準値（最小値）653と加算されて
「718」なる分周値となりプログラマブル分周器１
０に供給される。
従つて、プログラマブル分周器１０の分周比は
１／718となり、該分周器１０はこの分周比で前
置分周器９を介して電圧制御発振器８より与えら
れる局発周波数を分周して位相比較器１１に与
え、該位相比較器１１をして基準周波数と位相を
比較させて電圧制御発振器８の局発周波数を制御
させる。
１／718となり、該分周器１０はこの分周比で前
置分周器９を介して電圧制御発振器８より与えら
れる局発周波数を分周して位相比較器１１に与
え、該位相比較器１１をして基準周波数と位相を
比較させて電圧制御発振器８の局発周波数を制御
させる。
そして、その結果、局発周波数が71.8MHzとな
るとフエーズ・ロツク・ループはロツク状態とな
り82.5MHzの受信周波数のFM放送局が受信され
る。
るとフエーズ・ロツク・ループはロツク状態とな
り82.5MHzの受信周波数のFM放送局が受信され
る。
以後、同様にチユーニングツマミを回してアナ
ログ信号発生器１６の可変抵抗器１９から出力さ
れるアナログ出力を変化させてデータ変換器１８
の加算器２３に与えるデイジタルの入力データを
変化させることにより、該加算器２３より出力す
る分周値Ｎを変えて上記局発周波数を順次掃引で
き、所定の受信周波数の放送局を得ることができ
る。
ログ信号発生器１６の可変抵抗器１９から出力さ
れるアナログ出力を変化させてデータ変換器１８
の加算器２３に与えるデイジタルの入力データを
変化させることにより、該加算器２３より出力す
る分周値Ｎを変えて上記局発周波数を順次掃引で
き、所定の受信周波数の放送局を得ることができ
る。
本発明は上述のように、可変抵抗器から成るア
ナログ信号発生器より出力されるアナログ信号を
Ａ／Ｄ変換し、Ａ／Ｄ変換後のデイジタルデータ
を予め設定してある基準値に加算して必要な分周
値に変換することによつて、フエーズ・ロツク・
ループ中のプログラマブル分周器の分周比を得る
ことができ、極めて簡単な回路構成で済むと共
に、上記基準値を例えば必要な分周値の最小値に
設定しておけば、可変抵抗器の出力を比較的狭い
範囲内で変化させるだけで済み、可変抵抗器の操
作ストロークも短くなつて操作性の面からも優れ
たものとなる。
ナログ信号発生器より出力されるアナログ信号を
Ａ／Ｄ変換し、Ａ／Ｄ変換後のデイジタルデータ
を予め設定してある基準値に加算して必要な分周
値に変換することによつて、フエーズ・ロツク・
ループ中のプログラマブル分周器の分周比を得る
ことができ、極めて簡単な回路構成で済むと共
に、上記基準値を例えば必要な分周値の最小値に
設定しておけば、可変抵抗器の出力を比較的狭い
範囲内で変化させるだけで済み、可変抵抗器の操
作ストロークも短くなつて操作性の面からも優れ
たものとなる。
第１図は本発明のラジオ受信機の一実施例を示
すブロツク的回路図、第２図は同上ラジオ受信機
における分周値設定部の具体的回路図である。 ７……フエーズ・ロツク・ループ、１０……プ
ログラマブル分周器、１６……アナログ信号発生
器、１７……Ａ／Ｄ変換、１８……データ変換
器、１９……可変抵抗器。
すブロツク的回路図、第２図は同上ラジオ受信機
における分周値設定部の具体的回路図である。 ７……フエーズ・ロツク・ループ、１０……プ
ログラマブル分周器、１６……アナログ信号発生
器、１７……Ａ／Ｄ変換、１８……データ変換
器、１９……可変抵抗器。
Claims (1)
- 【特許請求の範囲】 １ フエーズ・ロツク・ループより局発周波数を
得、上記フエーズ・ロツク・ループ内のプログラ
マブル分周器の分周比を可変することにより、前
記局発周波数を掃引し所定のラジオ放送を受信す
るものにおいて、 可変抵抗器から成り操作されることによつてア
ナログ出力を変化させるアナログ信号発生器と、 該アナログ信号発生器のアナログ出力をデイジ
タル的なデータに変換して入力データとして出力
するＡ／Ｄ変換器と、 該Ａ／Ｄ変換器より得られたデータを、予め設
定してある基準値に加算して必要な分周値に変換
する加算器とを備え、 該加算器より得られた上記必要な分周値を上記
プログラマブル分周器に与えることにより、該プ
ログラマブル分周器の分周比を設定する事を特徴
とするシンセサイザー方式のラジオ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20797183A JPS6098713A (ja) | 1983-11-04 | 1983-11-04 | シンセサイザ−方式のラジオ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20797183A JPS6098713A (ja) | 1983-11-04 | 1983-11-04 | シンセサイザ−方式のラジオ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6098713A JPS6098713A (ja) | 1985-06-01 |
| JPH057891B2 true JPH057891B2 (ja) | 1993-01-29 |
Family
ID=16548539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20797183A Granted JPS6098713A (ja) | 1983-11-04 | 1983-11-04 | シンセサイザ−方式のラジオ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098713A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115147U (ja) * | 1979-02-08 | 1980-08-14 | ||
| JPS5644215A (en) * | 1979-09-20 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Channel selection display device |
| JPS5656062U (ja) * | 1979-10-04 | 1981-05-15 |
-
1983
- 1983-11-04 JP JP20797183A patent/JPS6098713A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6098713A (ja) | 1985-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430890A (en) | Radio receiver for mobile reception with sampling rate oscillator frequency being an integer-number multiple of reference oscillation frequency | |
| US5387913A (en) | Receiver with digital tuning and method therefor | |
| KR100384209B1 (ko) | 단일의국부발진기를가진광주파수스펙트럼텔레비전튜너 | |
| CA1069181A (en) | Radio receiver with plural converters and frequency control | |
| US4267601A (en) | Tuning control apparatus for a frequency synthesizer tuner | |
| US5995169A (en) | SIF signal processing circuit | |
| US6771943B2 (en) | Image rejection | |
| KR19990063935A (ko) | 라디오 수신기용 위상 지시형 제어 회로를 가진 혼합 발진기 | |
| JPH057891B2 (ja) | ||
| JPS6221418B2 (ja) | ||
| GB1495553A (en) | Sweep output generator including a local oscillator for the station selector of a television receiver | |
| JP2853595B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3120973B2 (ja) | ダブルスーパヘテロダイン式受信方法とその受信回路 | |
| JP3334919B2 (ja) | カーラジオ | |
| JPH0314812Y2 (ja) | ||
| KR890002594B1 (ko) | 위성방송과 tv방송 입체형 수신기의 튜닝회로 | |
| JPS5883446A (ja) | 受信機 | |
| JPS593616Y2 (ja) | 掃引形選局装置 | |
| JP2699717B2 (ja) | ダブルコンバージョン受信機用選局装置 | |
| JPS6342601Y2 (ja) | ||
| US4172997A (en) | Digital tuner for a communication receiver, typically an AM receiver | |
| JP2000299646A (ja) | ダブルコンバージョンチューナ | |
| JPS6035302Y2 (ja) | 自動同調回路 | |
| JPS639153Y2 (ja) | ||
| JP2811841B2 (ja) | Ｐｌｌを用いた変調器 |