JPH057895B2 - - Google Patents
Info
- Publication number
- JPH057895B2 JPH057895B2 JP8125483A JP8125483A JPH057895B2 JP H057895 B2 JPH057895 B2 JP H057895B2 JP 8125483 A JP8125483 A JP 8125483A JP 8125483 A JP8125483 A JP 8125483A JP H057895 B2 JPH057895 B2 JP H057895B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse signals
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、複数個のパルス信号の周波数の大
小を比較判定する例えば音声合成におけるピツチ
コントローラ等に用いて好適な周波数比較回路に
関する。
小を比較判定する例えば音声合成におけるピツチ
コントローラ等に用いて好適な周波数比較回路に
関する。
背景技術とその問題点
従来、複数個のパルス信号の周波数の大小を比
較判定する方法は、種々の方式が提案されてお
り、例えばいわゆる周波数カウンタを用いて行う
方法もその一例である。この方法は、或るゲート
時間に測定しようとする複数個のパルス信号が
夫々何パルス来るかをカウントして判定するもの
で、極めて正統的な方法であり、ゲート時間及び
カウンタの段数を増やすことにより、それだけ精
度も向上できる。しかしながら、この方法はゲー
ト回路やカウンタ等を多数必要とし、回路構成が
複雑になると共にコスト的にも高価になる等の欠
点がある。
較判定する方法は、種々の方式が提案されてお
り、例えばいわゆる周波数カウンタを用いて行う
方法もその一例である。この方法は、或るゲート
時間に測定しようとする複数個のパルス信号が
夫々何パルス来るかをカウントして判定するもの
で、極めて正統的な方法であり、ゲート時間及び
カウンタの段数を増やすことにより、それだけ精
度も向上できる。しかしながら、この方法はゲー
ト回路やカウンタ等を多数必要とし、回路構成が
複雑になると共にコスト的にも高価になる等の欠
点がある。
また、他の方法として、いわゆる周波数−電圧
変換の方法を用い、測定しようとする複数個のパ
ルス信号を夫々周波数−電圧変換し、変換された
両者の電圧値を比較して判定する方法があるが、
この方法の場合、周波数−電圧変換の較正及び精
度が問題となり、また、純デイジタルICに入れ
ることができない等の欠点がある。
変換の方法を用い、測定しようとする複数個のパ
ルス信号を夫々周波数−電圧変換し、変換された
両者の電圧値を比較して判定する方法があるが、
この方法の場合、周波数−電圧変換の較正及び精
度が問題となり、また、純デイジタルICに入れ
ることができない等の欠点がある。
更に、別な方法として、デイジタルUP／
DOWNカウンタを用い、そのUPクロツク端子、
DOWNクロツク端子に夫々測定しようとする複
数個のパルス信号を印加してそのUP／DOWN状
態をもつて処理することも考えられる。しかしな
がら、この方法の場合、UPクロツク端子また
DOWNクロツク端子のいずれか一方がアクチブ
状態である場合は、他方をノンアクチブ状態に保
持しておくような条件設定が必要となり、たとえ
この条件設定が不要となるような回路構成が考え
られたとしても、デイジタルUP／DOWNカウン
タ自体及びにこれに伴う周辺回路は回路構成が複
雑で高価になる等の欠点がある。
DOWNカウンタを用い、そのUPクロツク端子、
DOWNクロツク端子に夫々測定しようとする複
数個のパルス信号を印加してそのUP／DOWN状
態をもつて処理することも考えられる。しかしな
がら、この方法の場合、UPクロツク端子また
DOWNクロツク端子のいずれか一方がアクチブ
状態である場合は、他方をノンアクチブ状態に保
持しておくような条件設定が必要となり、たとえ
この条件設定が不要となるような回路構成が考え
られたとしても、デイジタルUP／DOWNカウン
タ自体及びにこれに伴う周辺回路は回路構成が複
雑で高価になる等の欠点がある。
発明の目的
この発明は斯る点に鑑み、回路構成が簡単で精
度が良く、しかもデイジタルICに容易に入れる
ことが可能な周波数比較回路を提供するものであ
る。
度が良く、しかもデイジタルICに容易に入れる
ことが可能な周波数比較回路を提供するものであ
る。
発明の概要
この発明は周波数の異なる複数個のパルス信号
が供給されるラツチ手段と、このラツチ手段の出
力信号及び上記複数個のパルス信号が供給される
比較手段とを備え、上記ラツチ手段の出力信号と
この出力信号より遅れた次の上記複数個のパルス
信号とを比較し、両信号の論理的レベルの一致具
合いに応じて上記周波数の大小を表わす判別信号
を発生するようにしたことを特徴とする周波数比
較回路である。さらに詳しく説明すると、例え
ば、第３図に示すように、周波数の異なるf1，f2
２つのパルス信号が供給される第１のラツチ手段
１１，１２，１３と、上記２つのパルス信号及び
第１のラツチ手段１１，１２，１３の出力信号３
Ｑが供給され、上記２つのパルス信号の周波数
f1，f2の大小を表す判別信号６Ｑを出力する第２
のラツチ手段１４，１５，１６を有し、第１のラ
ツチ手段１１，１２，１３は、その出力信号３Ｑ
が〔Ｌ〕のときに上記２つのパルス信号の一方f1
の立ち上がりエツジまたは立ち下がりエツジでプ
リセツトされると共に、その出力信号３Ｑが
〔Ｈ〕のときに上記２つのパルス信号の他方f2の
立ち上がりエツジまたは立ち下がりエツジでクリ
アされ、第２のラツチ手段１４，１５，１６は、
その出力信号６Ｑが〔Ｌ〕且つ第１のラツチ手段
１１，１２，１３の出力信号３Ｑが〔Ｈ〕のとき
に上記２つのパルス信号の一方f1の立ち上がりエ
ツジまたは立ち下がりエツジでプリセツトされる
と共に、その出力信号６Ｑが〔Ｈ〕且つ第１のラ
ツチ手段１１，１２，１３の出力信号３Ｑが
〔Ｌ〕のときに上記２つのパルス信号の他方f2の
立ち上がりエツジまたは立ち下がりエツジでクリ
アされることを特徴とする周波数比較回路であつ
て、従来回路に比し構成が簡略化され、回路構成
が純デイジタル構成であるためデイジタルICに
入れることが容易となり、しかも精度の良い比較
判定ができる。
が供給されるラツチ手段と、このラツチ手段の出
力信号及び上記複数個のパルス信号が供給される
比較手段とを備え、上記ラツチ手段の出力信号と
この出力信号より遅れた次の上記複数個のパルス
信号とを比較し、両信号の論理的レベルの一致具
合いに応じて上記周波数の大小を表わす判別信号
を発生するようにしたことを特徴とする周波数比
較回路である。さらに詳しく説明すると、例え
ば、第３図に示すように、周波数の異なるf1，f2
２つのパルス信号が供給される第１のラツチ手段
１１，１２，１３と、上記２つのパルス信号及び
第１のラツチ手段１１，１２，１３の出力信号３
Ｑが供給され、上記２つのパルス信号の周波数
f1，f2の大小を表す判別信号６Ｑを出力する第２
のラツチ手段１４，１５，１６を有し、第１のラ
ツチ手段１１，１２，１３は、その出力信号３Ｑ
が〔Ｌ〕のときに上記２つのパルス信号の一方f1
の立ち上がりエツジまたは立ち下がりエツジでプ
リセツトされると共に、その出力信号３Ｑが
〔Ｈ〕のときに上記２つのパルス信号の他方f2の
立ち上がりエツジまたは立ち下がりエツジでクリ
アされ、第２のラツチ手段１４，１５，１６は、
その出力信号６Ｑが〔Ｌ〕且つ第１のラツチ手段
１１，１２，１３の出力信号３Ｑが〔Ｈ〕のとき
に上記２つのパルス信号の一方f1の立ち上がりエ
ツジまたは立ち下がりエツジでプリセツトされる
と共に、その出力信号６Ｑが〔Ｈ〕且つ第１のラ
ツチ手段１１，１２，１３の出力信号３Ｑが
〔Ｌ〕のときに上記２つのパルス信号の他方f2の
立ち上がりエツジまたは立ち下がりエツジでクリ
アされることを特徴とする周波数比較回路であつ
て、従来回路に比し構成が簡略化され、回路構成
が純デイジタル構成であるためデイジタルICに
入れることが容易となり、しかも精度の良い比較
判定ができる。
実施例
以下、この発明を第１図乃至第４図を参照し乍
ら説明する。
ら説明する。
複数個例えば２つのパルス信号の周波数f1，f2
を比較する場合に、それ等のパルス信号の端縁例
えば立上り縁に着目すると、次のような特徴があ
ることがわかる。
を比較する場合に、それ等のパルス信号の端縁例
えば立上り縁に着目すると、次のような特徴があ
ることがわかる。
すなわち、先ずf1＜f2の場合、第１図Ａに示す
ようなパターンは必ず現われるが、第１図Ｂに示
すようなパターンは絶対現われない。つまり、第
１図Ａに示すようなパターンが現われたら、周波
数f1とf2は、f1＜f2の関係にあることがわかる。
ようなパターンは必ず現われるが、第１図Ｂに示
すようなパターンは絶対現われない。つまり、第
１図Ａに示すようなパターンが現われたら、周波
数f1とf2は、f1＜f2の関係にあることがわかる。
逆に、f1＞f2の場合、第１図Ａに示すようなパ
ターンは絶対現われないが、第１図Ｂに示すよう
なパターンは必ず現われる。つまり、第１図Ｂに
示すようなパターンが現われたら、周波数f1とf2
は、f1＞f2の関係にあることがわかる。
ターンは絶対現われないが、第１図Ｂに示すよう
なパターンは必ず現われる。つまり、第１図Ｂに
示すようなパターンが現われたら、周波数f1とf2
は、f1＞f2の関係にあることがわかる。
そこで、この発明では例えば２つのパルス信号
の周波数関係が、f1＜f2又はf1＞f2の場合によつ
て必ず現われるパターンを検出し、この検出した
パターンが第１図Ａの状態か、又は第１図Ｂの状
態かにより、周波数の大小を判別するものであ
る。
の周波数関係が、f1＜f2又はf1＞f2の場合によつ
て必ず現われるパターンを検出し、この検出した
パターンが第１図Ａの状態か、又は第１図Ｂの状
態かにより、周波数の大小を判別するものであ
る。
第２図はこの発明の基本構成を示すもので、同
図において、１及び２は夫々周波数がf1及びf2の
パルス信号が供給される入力端子であつて、これ
等の入力端子１及び２はラツチ手段３の第１及び
第２の入力端子T1，T2に接続されると共に比較
手段４の第１及び第２の入力端子T1，T2に接続
される。従つて、ラツチ手段３及び比較手段４の
第１及び第２の入力端子T1，T2には、夫々入力
端子１及び２からのパルス信号がタンミング的に
同一時間で供給されることによる。
図において、１及び２は夫々周波数がf1及びf2の
パルス信号が供給される入力端子であつて、これ
等の入力端子１及び２はラツチ手段３の第１及び
第２の入力端子T1，T2に接続されると共に比較
手段４の第１及び第２の入力端子T1，T2に接続
される。従つて、ラツチ手段３及び比較手段４の
第１及び第２の入力端子T1，T2には、夫々入力
端子１及び２からのパルス信号がタンミング的に
同一時間で供給されることによる。
また、ラツチ手段３の出力側は比較手段４の第
３の入力端子T3に接続され、ラツチ手段３の出
力側には入力端子１及び２に供給されるパルス信
号の周波数の違いによつて、論理的に異なつたレ
ベルの信号が出力されるようになされている。例
えば入力端子１に供給される周波数f1のパルス信
号が〔Ｈ〕の時にはラツチ手段３の出力側には
〔Ｈ〕の信号が得られるも、入力端子２に供給さ
れる周波数f2 のパルス信号が〔Ｈ〕の時にはラ
ツチ手段３の出力側には〔Ｌ〕の信号が得られる
如くである。
３の入力端子T3に接続され、ラツチ手段３の出
力側には入力端子１及び２に供給されるパルス信
号の周波数の違いによつて、論理的に異なつたレ
ベルの信号が出力されるようになされている。例
えば入力端子１に供給される周波数f1のパルス信
号が〔Ｈ〕の時にはラツチ手段３の出力側には
〔Ｈ〕の信号が得られるも、入力端子２に供給さ
れる周波数f2 のパルス信号が〔Ｈ〕の時にはラ
ツチ手段３の出力側には〔Ｌ〕の信号が得られる
如くである。
比較手段４は第３の入力端子T3に既に供給さ
れているラツチ手段３からの出力信号と、第１及
び第２の入力端子T1，T2に夫々供給される現在
のパルス信号（ラツチ手段３の出力信号より実質
的に１クロツク分遅延したパルス信号）を比較
し、両者が論理的に同一であれば、その出力側
に、測定しようとする複数個のパルス信号の周波
数はf1＞f2の関係にあることを表わす判別信号、
逆に同一でなければ、その出力側に、f1＜f2の関
係にあることを表わす判別信号を発生するように
なされている。
れているラツチ手段３からの出力信号と、第１及
び第２の入力端子T1，T2に夫々供給される現在
のパルス信号（ラツチ手段３の出力信号より実質
的に１クロツク分遅延したパルス信号）を比較
し、両者が論理的に同一であれば、その出力側
に、測定しようとする複数個のパルス信号の周波
数はf1＞f2の関係にあることを表わす判別信号、
逆に同一でなければ、その出力側に、f1＜f2の関
係にあることを表わす判別信号を発生するように
なされている。
例えば、比較手段４の第３の入力端子T3に１
クロツク分前に供給された出力信号が〔Ｈ〕であ
り、次に比較手段４の第１の入力端子T1に供給
されたパルス信号が〔Ｈ〕の時は、比較手段４の
出力側には、入力端子１及び２に夫々供給された
パルス信号の周波数がf1＞f2の関係にあることを
表わす〔Ｈ〕の信号が出力され、それが判別信号
として出力端子５に送出される。
クロツク分前に供給された出力信号が〔Ｈ〕であ
り、次に比較手段４の第１の入力端子T1に供給
されたパルス信号が〔Ｈ〕の時は、比較手段４の
出力側には、入力端子１及び２に夫々供給された
パルス信号の周波数がf1＞f2の関係にあることを
表わす〔Ｈ〕の信号が出力され、それが判別信号
として出力端子５に送出される。
また比較手段４の第３の入力端子T3に１クロ
ツク前に供給された出力信号が〔Ｌ〕であり、次
に比較手段４の第２の入力端子T2に供給された
パルス信号が〔Ｈ〕の時は、比較手段４の出力側
には、入力端子１及び２に夫々供給されたパルス
信号の周波数がf1＜f2の関係にあることを表わす
〔Ｌ〕の信号が出力され、これが判別信号として
出力端子５に送出される。
ツク前に供給された出力信号が〔Ｌ〕であり、次
に比較手段４の第２の入力端子T2に供給された
パルス信号が〔Ｈ〕の時は、比較手段４の出力側
には、入力端子１及び２に夫々供給されたパルス
信号の周波数がf1＜f2の関係にあることを表わす
〔Ｌ〕の信号が出力され、これが判別信号として
出力端子５に送出される。
第３図は具体的な回路構成の一例を示すもの
で、同図において、ラツチ手段３は例えばＤ型フ
リツプフロツプ回路（以下、Ｆ・Ｆ回路と称す
る）１１及び１２と、プリセツト端子及びクリア
端子を有するラツチ回路１３とから成り、入力端
子１及び２が夫々Ｆ・Ｆ回路１１及び１２の各ク
ロツク端子に接続される。Ｆ・Ｆ回路１１の反転
出力端子１はラツチ回路１３のプリセツト端子
３PRに接続され、Ｆ・Ｆ回路１２の反転出力端
子２はラツチ回路１３のクリア端子３に接
続される。また、ラツチ回路１３の出力端子３Ｑ
はＦ・Ｆ回路１２のクリア端子２に接続され、
ラツチ回路１３の反転出力端子３はＦ・Ｆ回路
１１のクリア端子１に接続される。
で、同図において、ラツチ手段３は例えばＤ型フ
リツプフロツプ回路（以下、Ｆ・Ｆ回路と称す
る）１１及び１２と、プリセツト端子及びクリア
端子を有するラツチ回路１３とから成り、入力端
子１及び２が夫々Ｆ・Ｆ回路１１及び１２の各ク
ロツク端子に接続される。Ｆ・Ｆ回路１１の反転
出力端子１はラツチ回路１３のプリセツト端子
３PRに接続され、Ｆ・Ｆ回路１２の反転出力端
子２はラツチ回路１３のクリア端子３に接
続される。また、ラツチ回路１３の出力端子３Ｑ
はＦ・Ｆ回路１２のクリア端子２に接続され、
ラツチ回路１３の反転出力端子３はＦ・Ｆ回路
１１のクリア端子１に接続される。
比較手段４は例えばＦ・Ｆ回路１４及び１５
と、プリセツト端子及びクリア端子を有するラツ
チ回路１６とから成り、入力端子１及び２が夫々
Ｆ・Ｆ回路１４及び１５の各クロツク端子に接続
される。Ｆ・Ｆ回路１４の反転出力端子４はラ
ツチ回路１６のプリセツト端子６に接続され、
Ｆ・Ｆ回路１５の反転出力端子５はラツチ回路
１６のクリア端子６に接続される。また、ラ
ツチ回路１６の出力端子６ＱはＦ・Ｆ回路１５の
クリア端子５に接続され、ラツチ回路１６の
反転出力端子６はＦ・Ｆ回路１４のクリア端子
４CLに接続される。そして、ラツチ回路１６の
出力端子６Ｑより周波数比較回路の出力端子５が
取り出される。
と、プリセツト端子及びクリア端子を有するラツ
チ回路１６とから成り、入力端子１及び２が夫々
Ｆ・Ｆ回路１４及び１５の各クロツク端子に接続
される。Ｆ・Ｆ回路１４の反転出力端子４はラ
ツチ回路１６のプリセツト端子６に接続され、
Ｆ・Ｆ回路１５の反転出力端子５はラツチ回路
１６のクリア端子６に接続される。また、ラ
ツチ回路１６の出力端子６ＱはＦ・Ｆ回路１５の
クリア端子５に接続され、ラツチ回路１６の
反転出力端子６はＦ・Ｆ回路１４のクリア端子
４CLに接続される。そして、ラツチ回路１６の
出力端子６Ｑより周波数比較回路の出力端子５が
取り出される。
次にこの第３図の回路動作を、第４図の信号波
形を参照し乍ら説明する。
形を参照し乍ら説明する。
いま、第４図における時点t1以前で、例えばラ
ツチ回路１３及び１６の出力側のレベルが夫々第
４図Ｅ，Ｆ及びＩ，Ｊに破線で示すような状態で
初期設定されているものとすると、ラツチ回路１
３の反転出力端子３の出力〔Ｌ〕及びラツチ回
路１６の出力端子６Ｑの出力〔Ｌ〕により夫々
Ｆ・Ｆ回路１１及び１５はクリア状態にある。
ツチ回路１３及び１６の出力側のレベルが夫々第
４図Ｅ，Ｆ及びＩ，Ｊに破線で示すような状態で
初期設定されているものとすると、ラツチ回路１
３の反転出力端子３の出力〔Ｌ〕及びラツチ回
路１６の出力端子６Ｑの出力〔Ｌ〕により夫々
Ｆ・Ｆ回路１１及び１５はクリア状態にある。
そこで時点t1に第４図Ｂに示すような周波数f2
のパルス信号が入力端子２からＦ・Ｆ回路１２に
供給されると、その立上り縁に同期してＦ・Ｆ回
路１２の反転出力端子２の出力が第４図Ｄに示
すように〔Ｈ〕より〔Ｌ〕に変化し、これによつ
てラツチ回路１３がクリアされ、その出力端子３
Ｑ及び反転出力端子３の各出力が夫々第４図Ｅ
及びＦに示すように、〔Ｈ〕より〔Ｌ〕及び〔Ｌ〕
より〔Ｈ〕に反転される。
のパルス信号が入力端子２からＦ・Ｆ回路１２に
供給されると、その立上り縁に同期してＦ・Ｆ回
路１２の反転出力端子２の出力が第４図Ｄに示
すように〔Ｈ〕より〔Ｌ〕に変化し、これによつ
てラツチ回路１３がクリアされ、その出力端子３
Ｑ及び反転出力端子３の各出力が夫々第４図Ｅ
及びＦに示すように、〔Ｈ〕より〔Ｌ〕及び〔Ｌ〕
より〔Ｈ〕に反転される。
また、時点t1で周波数f2のパルス信号がＦ・Ｆ
回路１５に供給されるも、その反転出力端子５
の出力は〔Ｈ〕と変らず、従つて次段のラツチ回
路１６も第４図Ｆに示すようにクリア状態のまゝ
である。
回路１５に供給されるも、その反転出力端子５
の出力は〔Ｈ〕と変らず、従つて次段のラツチ回
路１６も第４図Ｆに示すようにクリア状態のまゝ
である。
なお、第４図Ｃ，Ｄ及びＧ，Ｈにおいて斜線で
示す部分は、ラツチ回路１３，１６がプリセツト
またはクリア状態に保持されており、変化できな
いことを表している。
示す部分は、ラツチ回路１３，１６がプリセツト
またはクリア状態に保持されており、変化できな
いことを表している。
次に時点t2で第４図Ａに示すような周波数f1の
パルス信号が入力端子１からＦ・Ｆ回路１１に供
給されると、その立上り縁に同期してＦ・Ｆ回路
１１に供給されると、その立上り縁に同期して
Ｆ・Ｆ回路１１の反転出力端子１の出力が第４
図Ｃに示すように〔Ｈ〕より〔Ｌ〕に変化し、こ
れによつてラツチ回路１３がプリセツトされ、そ
の出力端子３Ｑ及び反転出力端子３の各出力が
夫々第４図Ｅ及びＦに示すように、〔Ｌ〕より
〔Ｈ〕及び〔Ｈ〕より〔Ｌ〕に反転され、Ｆ・Ｆ
回路１４の入力端子４Ｄ及びＦ・Ｆ回路１５の入
力端子５Ｄに夫々供給される。そして、この時ラ
ツチ回路１３の各出力〔Ｈ〕及び〔Ｌ〕により
夫々Ｆ・Ｆ回路１２及び１１が非クリア状態及び
クリア状態とされる。
パルス信号が入力端子１からＦ・Ｆ回路１１に供
給されると、その立上り縁に同期してＦ・Ｆ回路
１１に供給されると、その立上り縁に同期して
Ｆ・Ｆ回路１１の反転出力端子１の出力が第４
図Ｃに示すように〔Ｈ〕より〔Ｌ〕に変化し、こ
れによつてラツチ回路１３がプリセツトされ、そ
の出力端子３Ｑ及び反転出力端子３の各出力が
夫々第４図Ｅ及びＦに示すように、〔Ｌ〕より
〔Ｈ〕及び〔Ｈ〕より〔Ｌ〕に反転され、Ｆ・Ｆ
回路１４の入力端子４Ｄ及びＦ・Ｆ回路１５の入
力端子５Ｄに夫々供給される。そして、この時ラ
ツチ回路１３の各出力〔Ｈ〕及び〔Ｌ〕により
夫々Ｆ・Ｆ回路１２及び１１が非クリア状態及び
クリア状態とされる。
なお、この時点t2でＦ・Ｆ回路１４にも周波数
f1のパルス信号が供給されるも、事前にその入力
端子４Ｄに現れている入力は〔Ｌ〕であるので、
その反転出力端子４の出力は第４図Ｇに示す如
く〔Ｈ〕と変らず、従つてラツチ回路１６はクリ
ア状態にある。
f1のパルス信号が供給されるも、事前にその入力
端子４Ｄに現れている入力は〔Ｌ〕であるので、
その反転出力端子４の出力は第４図Ｇに示す如
く〔Ｈ〕と変らず、従つてラツチ回路１６はクリ
ア状態にある。
続いて時点t3で第４図Ａに示すように、周波数
f1のパルス信号が入力端子１よりＦ・Ｆ回路１１
及び１４に供給されると、Ｆ・Ｆ回路１１更には
ラツチ回路１３もその出力には夫々第４図Ｃ及び
Ｅ，Ｆに示すような変化はないが、Ｆ・Ｆ回路１
４は供給されたパルス信号の立上り縁に同期して
入力端子４Ｄにあつた〔Ｈ〕を出力するようにな
り、結果としてその反転出力端子４の出力は第
４図Ｇに示すように、〔Ｈ〕より〔Ｌ〕に変化し、
これによつてラツチ回路１６が第４図Ｇに示すよ
うにプリセツトされる。このラツチ回路１６のプ
リセツトにより、その出力端子６及び反転出力
端子６の出力が夫々第４図Ｉ及びＪに示すよう
に、〔Ｌ〕より〔Ｈ〕及び〔Ｈ〕より〔Ｌ〕に反
転され、これによつてＦ・Ｆ回路１４及び１５が
夫々クリア状態及び非クリア状態とされる。
f1のパルス信号が入力端子１よりＦ・Ｆ回路１１
及び１４に供給されると、Ｆ・Ｆ回路１１更には
ラツチ回路１３もその出力には夫々第４図Ｃ及び
Ｅ，Ｆに示すような変化はないが、Ｆ・Ｆ回路１
４は供給されたパルス信号の立上り縁に同期して
入力端子４Ｄにあつた〔Ｈ〕を出力するようにな
り、結果としてその反転出力端子４の出力は第
４図Ｇに示すように、〔Ｈ〕より〔Ｌ〕に変化し、
これによつてラツチ回路１６が第４図Ｇに示すよ
うにプリセツトされる。このラツチ回路１６のプ
リセツトにより、その出力端子６及び反転出力
端子６の出力が夫々第４図Ｉ及びＪに示すよう
に、〔Ｌ〕より〔Ｈ〕及び〔Ｈ〕より〔Ｌ〕に反
転され、これによつてＦ・Ｆ回路１４及び１５が
夫々クリア状態及び非クリア状態とされる。
次に時点t4で第４図Ｂに示すように、周波数f2
のパルス信号が入力端子２よりＦ・Ｆ回路１５及
び１２に供給されると、Ｆ・Ｆ回路１５は事前に
その入力端子５Ｄに供給されている入力が〔Ｌ〕
であるので、このパルス信号が供給された時点で
はその反転出力端子５の出力は〔Ｈ〕と変ら
ず、従つてラツチ回路１６の出力端子６及び反
転出力端子６の各出力も夫々第４図Ｉ及びＪに
示すように変らず、〔Ｈ〕及び〔Ｌ〕に夫々保持
されたまゝである。一方Ｆ・Ｆ回路１２は供給さ
れたパルス信号の立上り縁に同期してその反転出
力端子２の出力が、第４図Ｄに示すように、
〔Ｈ〕より〔Ｌ〕に反転し、これによつてプリセ
ツト状態にあつたラツチ回路１３がクリア状態に
なり、その出力端子３及び反転出力端子３の
各出力が、夫々第４図Ｅ及びＦに示すように、
〔Ｈ〕から〔Ｌ〕及び〔Ｌ〕から〔Ｈ〕と反転す
る。
のパルス信号が入力端子２よりＦ・Ｆ回路１５及
び１２に供給されると、Ｆ・Ｆ回路１５は事前に
その入力端子５Ｄに供給されている入力が〔Ｌ〕
であるので、このパルス信号が供給された時点で
はその反転出力端子５の出力は〔Ｈ〕と変ら
ず、従つてラツチ回路１６の出力端子６及び反
転出力端子６の各出力も夫々第４図Ｉ及びＪに
示すように変らず、〔Ｈ〕及び〔Ｌ〕に夫々保持
されたまゝである。一方Ｆ・Ｆ回路１２は供給さ
れたパルス信号の立上り縁に同期してその反転出
力端子２の出力が、第４図Ｄに示すように、
〔Ｈ〕より〔Ｌ〕に反転し、これによつてプリセ
ツト状態にあつたラツチ回路１３がクリア状態に
なり、その出力端子３及び反転出力端子３の
各出力が、夫々第４図Ｅ及びＦに示すように、
〔Ｈ〕から〔Ｌ〕及び〔Ｌ〕から〔Ｈ〕と反転す
る。
このラツチ回路１３の各出力の反転により、
Ｆ・Ｆ回路１２及び１１が夫々クリア状態及び非
クリア状態とされ、またＦ・Ｆ回路１４の入力端
子４Ｄ及びＦ・Ｆ回路１５の入力端子５Ｄに夫々
出力〔Ｌ〕及び〔Ｈ〕が供給される。
Ｆ・Ｆ回路１２及び１１が夫々クリア状態及び非
クリア状態とされ、またＦ・Ｆ回路１４の入力端
子４Ｄ及びＦ・Ｆ回路１５の入力端子５Ｄに夫々
出力〔Ｌ〕及び〔Ｈ〕が供給される。
更に時点t5で第４図Ａに示すように、周波数f1
のパルス信号が入力端子１よりＦ・Ｆ回路１４及
び１１に供給されると、Ｆ・Ｆ回路１４は事前に
そのクリア端子４に供給されている入力が
〔Ｌ〕であるので、このパルス信号が供給された
時点ではその反転出力端子４の出力は〔Ｈ〕と
変らず、従つてラツチ回路１６の出力端子６Ｑ及
び反転出力端子６の各出力も夫々第４図Ｉ及び
Ｊに示すように変らず、〔Ｈ〕及び〔Ｌ〕に夫々
保持されたまゝである。一方、Ｆ・Ｆ回路１１は
供給されたパルス信号の立上り縁に同期してＦ・
Ｆ回路１１の反転出力端子１の出力が、第４図
Ｃに示すように、〔Ｈ〕より〔Ｌ〕に変化し、こ
れによつて再びラツチ回路１３がプリセツト状態
とされる。この結果、ラツチ回路１３の出力端子
３Ｑ及び反転出力端子３の各出力は、夫々第４
図Ｅ及びＦに示すように、〔Ｌ〕より〔Ｈ〕及び
〔Ｈ〕より〔Ｌ〕に反転され、Ｆ・Ｆ回路１４の
入力端子４Ｄ及びＦ・Ｆ回路１５の入力端子５Ｄ
に夫々供給される。また、この時ラツチ回路１３
の各出力〔Ｈ〕及び〔Ｌ〕により夫々Ｆ・Ｆ回路
１２及び１１が非クリア状態及びクリア状態とさ
れる。
のパルス信号が入力端子１よりＦ・Ｆ回路１４及
び１１に供給されると、Ｆ・Ｆ回路１４は事前に
そのクリア端子４に供給されている入力が
〔Ｌ〕であるので、このパルス信号が供給された
時点ではその反転出力端子４の出力は〔Ｈ〕と
変らず、従つてラツチ回路１６の出力端子６Ｑ及
び反転出力端子６の各出力も夫々第４図Ｉ及び
Ｊに示すように変らず、〔Ｈ〕及び〔Ｌ〕に夫々
保持されたまゝである。一方、Ｆ・Ｆ回路１１は
供給されたパルス信号の立上り縁に同期してＦ・
Ｆ回路１１の反転出力端子１の出力が、第４図
Ｃに示すように、〔Ｈ〕より〔Ｌ〕に変化し、こ
れによつて再びラツチ回路１３がプリセツト状態
とされる。この結果、ラツチ回路１３の出力端子
３Ｑ及び反転出力端子３の各出力は、夫々第４
図Ｅ及びＦに示すように、〔Ｌ〕より〔Ｈ〕及び
〔Ｈ〕より〔Ｌ〕に反転され、Ｆ・Ｆ回路１４の
入力端子４Ｄ及びＦ・Ｆ回路１５の入力端子５Ｄ
に夫々供給される。また、この時ラツチ回路１３
の各出力〔Ｈ〕及び〔Ｌ〕により夫々Ｆ・Ｆ回路
１２及び１１が非クリア状態及びクリア状態とさ
れる。
そして、時点t6で周波数f2のパルス信号が入力
端子２よりＦ・Ｆ回路１５及び１２に供給されて
も、上述した時点t4と同様の動作を繰返し、ラツ
チ回路１６の各出力に変化はない。時点t6以降の
各時点に付いても同様にラツチ回路１６の各出力
に変化はない。つまり、時点t3以降は、ラツチ回
路１６の出力端子６Ｑの出力は常に〔Ｈ〕に保持
されたまゝである。
端子２よりＦ・Ｆ回路１５及び１２に供給されて
も、上述した時点t4と同様の動作を繰返し、ラツ
チ回路１６の各出力に変化はない。時点t6以降の
各時点に付いても同様にラツチ回路１６の各出力
に変化はない。つまり、時点t3以降は、ラツチ回
路１６の出力端子６Ｑの出力は常に〔Ｈ〕に保持
されたまゝである。
従つて、第４図Ａ及びＢに示すようにパターン
（すなわち、第１図Ｂ相当のパターン）の複数個
のパルス信号が供給された場合には、出力端子５
に双方のパルス出力の周波数関係がf1＞f2である
ことを表わす〔Ｈ〕の判別信号が送出される。
（すなわち、第１図Ｂ相当のパターン）の複数個
のパルス信号が供給された場合には、出力端子５
に双方のパルス出力の周波数関係がf1＞f2である
ことを表わす〔Ｈ〕の判別信号が送出される。
また、測定しようとする複数個のパルス信号の
周波数関係がf1＜f2の場合、つまり第１図Ａ相当
のパターンの信号が供給されると、その動作説明
は省略するも結果として、この場合には出力端子
５に〔Ｌ〕の判別信号が送出される。
周波数関係がf1＜f2の場合、つまり第１図Ａ相当
のパターンの信号が供給されると、その動作説明
は省略するも結果として、この場合には出力端子
５に〔Ｌ〕の判別信号が送出される。
尚、測定しようとする複数個のパルス信号の周
波数関係がf1＝f2の場合は、回路動作は不定とな
る。
波数関係がf1＝f2の場合は、回路動作は不定とな
る。
このようにして本実施例では、入力端子１及び
２に夫々測定しようとする２つのパルス信号を供
給して論理処理し、出力端子５の出力信号の論理
的レベルを見るだけで、容易に２つのパルス信号
の周波数の大小を判別することができる。
２に夫々測定しようとする２つのパルス信号を供
給して論理処理し、出力端子５の出力信号の論理
的レベルを見るだけで、容易に２つのパルス信号
の周波数の大小を判別することができる。
なお、第３図の回路例は一例であつて、同様の
機能を達成できればその他の回路構成でもよく、
また、ラツチ回路１３及び１６の代わりにＪ−Ｋ
型Ｆ・Ｆ回路又はＤ型Ｆ・Ｆ回路を用いてもよ
い。
機能を達成できればその他の回路構成でもよく、
また、ラツチ回路１３及び１６の代わりにＪ−Ｋ
型Ｆ・Ｆ回路又はＤ型Ｆ・Ｆ回路を用いてもよ
い。
また、測定しようとする複数個のパルス信号の
周波数が非常に高い周波数で回路的に動作が追従
できないとか、或いは各周波数が非常に接近して
各パルス信号の端縁時間差が短か過ぎて回路内部
の遅延時間により誤動作しそうな場合には、入力
端子１及び２の前段に例えばプリスケーラを設け
て、これにより入力するパルス信号の周波数を分
周するようにしてもよい。
周波数が非常に高い周波数で回路的に動作が追従
できないとか、或いは各周波数が非常に接近して
各パルス信号の端縁時間差が短か過ぎて回路内部
の遅延時間により誤動作しそうな場合には、入力
端子１及び２の前段に例えばプリスケーラを設け
て、これにより入力するパルス信号の周波数を分
周するようにしてもよい。
また、上述の実施例では複数個のパルス信号と
して２つの場合であるが、これより多い複数個の
パルス信号の場合も同様にでき、その時には例え
ば時分割的に入力信号を処理して測定順位を決め
てやるとか、或いは例えば周波数f1，f2，f3を考
えた場合に、各一対の周波数に対して第３図の如
き回路を用意し、その結果を例えば時分割的に出
力するようにしてもよい。
して２つの場合であるが、これより多い複数個の
パルス信号の場合も同様にでき、その時には例え
ば時分割的に入力信号を処理して測定順位を決め
てやるとか、或いは例えば周波数f1，f2，f3を考
えた場合に、各一対の周波数に対して第３図の如
き回路を用意し、その結果を例えば時分割的に出
力するようにしてもよい。
発明の効果
上述の如くこの発明によれば、或る大小関係に
ある周波数の必ず現われるパターンと、絶対現わ
れないパターンに着目し、必ず表われるパターン
の検出により周波数の大小を判別するような回路
構成としたので、従来回路より規模が小さくなつ
て構成が簡略化され、またその回路構成は純デイ
ジタル構成であるためデイジタルICに容易に入
れることができる。
ある周波数の必ず現われるパターンと、絶対現わ
れないパターンに着目し、必ず表われるパターン
の検出により周波数の大小を判別するような回路
構成としたので、従来回路より規模が小さくなつ
て構成が簡略化され、またその回路構成は純デイ
ジタル構成であるためデイジタルICに容易に入
れることができる。
また、測定しようとするパルス出力は、その端
縁のみを利用しているので、パルス幅に依存せ
ず、そのデユーテイ比が変動しても影響されるこ
となく、精度の高い比較判定が可能となる。
縁のみを利用しているので、パルス幅に依存せ
ず、そのデユーテイ比が変動しても影響されるこ
となく、精度の高い比較判定が可能となる。
第１図はこの発明の説明に供するための線図、
第２図はこの発明の基本構成を示すブロツク図、
第３図はこの発明の一実施例を示す回路構成図、
第４図は第３図の動作説明に供するための線図で
ある。 ３はラツチ手段、４は比較手段、１１，１２，
１４，１５はＤ型フリツプフロツプ回路、１３，
１６はラツチ回路である。
第２図はこの発明の基本構成を示すブロツク図、
第３図はこの発明の一実施例を示す回路構成図、
第４図は第３図の動作説明に供するための線図で
ある。 ３はラツチ手段、４は比較手段、１１，１２，
１４，１５はＤ型フリツプフロツプ回路、１３，
１６はラツチ回路である。
Claims (1)
- 【特許請求の範囲】 １ 周波数の異なる２つのパルス信号が供給され
る第１のラツチ手段と、 上記２つのパルス信号及び上記第１のラツチ手
段の出力信号が供給され、上記２つのパルス信号
の周波数の大小を表す判別信号を出力する第２の
ラツチ手段を有し、 上記第１のラツチ手段は、その出力信号が
〔Ｌ〕のときに上記２つのパルス信号の一方の立
ち上がりエツジまたは立ち下がりエツジでセツト
されると共に、その出力信号が〔Ｈ〕のときに上
記２つのパルス信号の他方の立ち上がりエツジま
たは立ち下がりエツジでリセツトされ、 上記第２のラツチ手段は、その出力信号が
〔Ｌ〕且つ上記第１のラツチ手段の出力信号が
〔Ｈ〕のときに上記２つのパルス信号の一方の立
ち上がりエツジまたは立ち下がりエツジでセツト
されると共に、その出力信号が〔Ｈ〕且つ上記第
１のラツチ手段の出力信号が〔Ｌ〕のときに上記
２つのパルス信号の他方の立ち上がりエツジまた
は立ち下がりエツジでリセツトされることを特徴
とする周波数比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125483A JPS59205813A (ja) | 1983-05-10 | 1983-05-10 | 周波数比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125483A JPS59205813A (ja) | 1983-05-10 | 1983-05-10 | 周波数比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59205813A JPS59205813A (ja) | 1984-11-21 |
| JPH057895B2 true JPH057895B2 (ja) | 1993-01-29 |
Family
ID=13741248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8125483A Granted JPS59205813A (ja) | 1983-05-10 | 1983-05-10 | 周波数比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59205813A (ja) |
-
1983
- 1983-05-10 JP JP8125483A patent/JPS59205813A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59205813A (ja) | 1984-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0181379B1 (en) | Pulse detector for missing or extra pulses | |
| US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
| US5637994A (en) | Waveform measurement | |
| US4591744A (en) | Transition detection circuit | |
| US5355397A (en) | Clock start up stabilization for computer systems | |
| US5095232A (en) | Timing signal delay circuit with high resolution or accuracy | |
| US4068180A (en) | Methods and apparatus for enhancing resolution in pulse analysis | |
| US4493095A (en) | Counter having a plurality of cascaded flip-flops | |
| EP0628913A1 (en) | Interrupt signal detection circuit | |
| JPS60149220A (ja) | 比較装置 | |
| JP2853752B2 (ja) | 伝送線路長測定装置 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JPH0256853B2 (ja) | ||
| SU1725371A1 (ru) | Устройство дл устранени вли ни дребезга сигнала | |
| JP2791906B2 (ja) | カウンタ装置 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JPS598211Y2 (ja) | ノイズ検出回路 | |
| JPS59205813A (ja) | 周波数比較回路 | |
| JPH0548408A (ja) | デジタル入力回路 | |
| SU1390774A2 (ru) | Цифровой частотно-фазовый дискриминатор | |
| JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPS6349933B2 (ja) | ||
| JPH05328451A (ja) | リモコン受信回路 | |
| JPH04244971A (ja) | パルス間隔測定回路 |