JPH0579995U - 高周波シールド構造を有する多層配線基板 - Google Patents

高周波シールド構造を有する多層配線基板

Info

Publication number
JPH0579995U
JPH0579995U JP029009U JP2900992U JPH0579995U JP H0579995 U JPH0579995 U JP H0579995U JP 029009 U JP029009 U JP 029009U JP 2900992 U JP2900992 U JP 2900992U JP H0579995 U JPH0579995 U JP H0579995U
Authority
JP
Japan
Prior art keywords
hole
frequency shield
wiring board
multilayer wiring
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP029009U
Other languages
English (en)
Inventor
英紀 高橋
治 勅使河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP029009U priority Critical patent/JPH0579995U/ja
Publication of JPH0579995U publication Critical patent/JPH0579995U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【目的】 電気回路部品のシールドを小型・軽量化し、
シールドケースの半田付け作業をなくし、製造容易かつ
コストダウンを達成する多層配線基板を提供する。 【構造】 部品埋め込み多層配線基板において、シール
ドを行うべき回路ブロックの部品を同一の穴に配置し、
その穴の側面はスルーホールメッキ等により銅箔を形成
し、埋め込まれた部品を有する中間配線層より上部の配
線層と下部の配線層にそれぞれ高周波シールドパターン
を形成し、穴側面の銅箔、上部配線層、下部配線層とを
スルーホール、またはスルーホール及び半田等のバンプ
で接続することにより、高周波シールド構造が形成され
る構造。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、無線機器の高周波回路のシールド構造に関し、特に高周波シールド 構造を有する多層配線基板に関する。
【０００２】
【従来の技術】
図３に従来技術の例を示す。図において３０１は両面プリント基板、３０２は 両面プリント基板３０１の上面銅パターン、３０３は両面プリント基板３０１の 下面銅パターンを示す。上面銅パターン３０２には配線パターンが形成されてお り、下面銅パターン３０３は接地のためのＧＮＤベタパターンとなっている。３ ０４は両面プリント基板３０１上の両面パターンを導通接続するためのスルーホ ール、３０５は上面銅パターン３０２に配置・固定される回路部品、３０６はシ ールドケースを示す。
【０００３】
【考案が解決しようとする課題】
本従来例は配線パターン３０２とスルーホール３０４及びＧＮＤベタパターン ３０３を形成した両面プリント基板３０１の配線パターン３０２に回路部品３０ ５を半田付けし、スルーホール３０４によりＧＮＤベタパターン３０３と接続さ れた配線パターン３０２とシールドケース３０６を半田付けすることにより、Ｇ ＮＤ電位となったシールドケースで回路部品３０５及び配線パターン３０２を含 む回路ブロックを囲みシールドを行っている。
【０００４】 しかし、この例から明らかなように、部品の高さ以上のシールドケースが必要 であり、小型化、薄型化には適していない。また、シールドケースの半田付けは 手作業であり、コストアップにもつながるといる欠点があった。また、シールド ケースを用いると振動によりシールドケースと部品及び回路パターンの距離が変 化し特性が劣化するという問題があった。
【０００５】
【課題を解決するための手段】
本考案は、前述した従来技術の課題を解決することを目的とし、その目的を達 成するために部品埋め込み多層配線基板において、シールドを行うべき回路ブロ ックの部品を同一の穴に配置し、その穴の側面はスルーホールメッキ等により銅 箔を形成し、埋め込まれた部品を有する中間配線層より上部の配線層と下部の配 線層にそれぞれ高周波シールドパターンを形成し、上部配線層と下部配線層とを スルーホール、またはスルーホール及び半田等のバンプで接続することにより、 高周波シールドパターンによって高周波シールド構造を形成する構成とする。
【０００６】
【実施例】
図１は、本考案の実施構成例の断面図で、３枚の両面プリント基板を貼り合わ せることにより多層配線基板を構成している。図中の１０１は上部両面プリント 基板、１０２は部品が埋め込まれる穴のあいた中間部両面プリント基板、１０３ は下部両面プリント基板、１０４は上部両面プリント基板１０１の上面銅パター ン、１０５は上部両面プリント基板１０１の下面銅パターン、１０６は中間部両 面プリント基板１０２の上面銅パターン、１０７は中間部両面プリント基板１０ ２の下面銅パターン、１０８は下部両面プリント基板１０３の上面銅パターン、 １０９は下部両面プリント基板１０３の下面銅パターン、１１０はチップ部品、 １１１はベアチップＩＣ、１１２はボンディングワイヤ、１１３はスルーホール メッキ等により形成された穴側面銅箔、１１４はチップ部品１１０等を覆う埋め 込み絶縁樹脂、１１５はスルーホールである。
【０００７】 本実施例は、チップ部品１１０とベアチップＩＣ１１１を中間部両面プリント 基板１０２の穴の中に配置した部品埋め込み型の多層配線基板で、各層間の導通 は各プリント基板のスルーホール（ブラインドスルーホール）と、各基板を張り 合わせた後に穴開け・銅メッキを行ったスルーホール１１５により行っている。 チップ部品１１０とベアチップＩＣ１１１と内層の上面銅パターン１０８による 配線を含む回路ブロックを同一の穴に配置し、ベタの上面銅パターン１０４及び 下面銅パターン１０５と下面銅パターン１０９で上面及び下面を囲み、複数のス ルーホール１１５で上面と下面とを接続し、中間部の穴側面銅泊１１３と接続さ れた上面銅パターン１０６、下面銅パターン１０７との間の導通をとり、それを ＧＮＤ電位とすることによりシールドを行っている。
【０００８】 図２は本考案の別の実施例の断面図で、２１５は各基板のスルーホール、２１ ６は半田等を使用した接続用の半田バンプ、２１７はフリップチップＩＣである 。それ以外の符号２０１〜２１４はそれぞれ図１の符号１０１〜１１４で示す部 材に相当するものである。
【０００９】 本実施例は、チップ部品２１０、ベアチップＩＣ２１１、フリップチップＩＣ ２１７及び内層の上面銅パターン２０８による配線を含む回路ブロックを同一の 穴に配置し、ベタの下面銅パターン２０５と下面銅パターン２０９で上面及び下 面を囲み、各基板のスルーホール２１５と半田バンプ２１６により上面と下面及 び中間部の穴側面銅箔２１３と接続された上面銅パターン２０６、下面銅パター ン２０７との間の導通をとり、それをＧＮＤ電位とすることによりシールドを行 っている。
【００１０】 回路ブロックを囲むように設けられたスルーホール１１５、あるいはスルーホ ール２１５及び半田バンプ２１６の間には隙間ができるが、下面銅パターン１０ ５と上面銅パターン１０６、下面銅パターン１０７と上面銅パターン１０８が完 全に接触、あるいはその隙間がシールドを目的とする電磁波の波長より充分小さ くなるように各プリント基板を貼り合わせることにより、充分なシールド効果が 得られる。同様にプリント基板を貼り合わせる樹脂の接着強度を向上させるため に、穴側面銅箔を含む各高周波シールドパターンをメッシュパターンにした場合 も、その隙間をシールドを目的とする電磁波の波長よりも充分小さくすることに より、充分な効果が得られる。
【００１１】 本実施例は両面プリント基板３枚を貼り合わせる構造の部品埋め込み多層配線 基板の例であるが、多層配線基板を複数枚貼り合わせる構造にも応用できること は明らかである。
【００１２】
【考案の効果】
以上説明したように本考案によれば、部品埋め込みの多層構造におけるシール ド構造により、小電力電気回路の小型、薄型化が実現できる。従来のシールドケ ースを半田付けする手作業がなくなり、製造のし易さとコストダウンを達成でき る。また、従来のようなシールドケース使用による耐震性の劣化を防ぐことがで きるという利点がある。
【図面の簡単な説明】
【図１】本考案の一実施例としての多層配線基板を示す
断面図である。
【図２】本考案の他の実施例を示す断面図である。
【図３】従来シールド構造を示す断面図である。
【符号の説明】
１０１、１０２、１０３ 両面プリント基板 １０４、１０６、１０８ 上面銅パターン １０５、１０７、１０９ 下面銅パターン １１０、２１０ チップ部品 １１１、２１１ ベアチップＩＣ １１２、２１２ ボンディングワイヤ １１３、２１３ 穴側面銅箔 １１４、２１４ 埋め込み絶縁樹脂 １１５、２１５ スルーホール ２０１、２０２、２０３ 両面プリント基板 ２０４、２０６、２０８ 上面銅パターン ２０５、２０７、２０９ 下面銅パターン ２１６ 半田バンプ ２１７ フリップチップＩＣ

Claims (4)

    【実用新案登録請求の範囲】
  1. 【請求項１】 部品埋め込み多層配線基板において、シ
    ールドを行うべき回路ブロックの部品を同一の穴に配置
    し、その穴の側面はスルーホールメッキ等により銅箔を
    形成し、埋め込まれた部品を有する中間配線層より上部
    の配線層と下部の配線層にそれぞれ高周波シールドパタ
    ーンを形成し、前記穴側面の銅箔、前記上部配線層、前
    記下部配線層とをスルーホール、またはスルーホール及
    び半田等のバンプで接続することにより、高周波シール
    ド構造が形成されることを特徴とする高周波シールド構
    造を有する多層配線基板。
  2. 【請求項２】 請求項１において、前記穴側面銅箔を含
    む高周波シールドパターンのそれぞれがベタのパターン
    であることを特徴とする高周波シールド構造を有する多
    層配線基板。
  3. 【請求項３】 請求項１において、プリント基板を貼り
    合わせる樹脂、または部品埋め込み樹脂の接着強度を向
    上させるために、前記穴側面銅箔を含む高周波シールド
    パターンのそれぞれがシールドを目的とする電磁波の波
    長よりも充分小さい隙間を有するメッシュパターンであ
    ることを特徴とする高周波シールド構造を有する多層配
    線基板。
  4. 【請求項４】 請求項１において、前記同一の穴に配置
    された回路ブロック部品を、前記上部配線層と前記下部
    配線層との間に絶縁樹脂を充填することにより埋め込む
    ことを特徴とする高周波シールド構造を有する多層配線
    基板。
JP029009U 1992-04-03 1992-04-03 高周波シールド構造を有する多層配線基板 Pending JPH0579995U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP029009U JPH0579995U (ja) 1992-04-03 1992-04-03 高周波シールド構造を有する多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP029009U JPH0579995U (ja) 1992-04-03 1992-04-03 高周波シールド構造を有する多層配線基板

Publications (1)

Publication Number Publication Date
JPH0579995U true JPH0579995U (ja) 1993-10-29

Family

ID=12264414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP029009U Pending JPH0579995U (ja) 1992-04-03 1992-04-03 高周波シールド構造を有する多層配線基板

Country Status (1)

Country Link
JP (1) JPH0579995U (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997040654A1 (en) * 1996-04-24 1997-10-30 Okamura, Susumu Semiconductor device
JPH09321439A (ja) * 1996-05-31 1997-12-12 Nec Corp 積層回路基板
JPH1051181A (ja) * 1996-07-30 1998-02-20 Nec Corp 電子装置パッケ−ジ
JP2000216503A (ja) * 1998-11-20 2000-08-04 Alps Electric Co Ltd 高周波モジュ―ルおよび高周波モジュ―ルの製造方法
JP2002084070A (ja) * 2000-09-08 2002-03-22 Hitachi Aic Inc 電子部品内蔵型多層配線板
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2004165318A (ja) * 2002-11-12 2004-06-10 Ibiden Co Ltd 多層プリント配線板
JP2004319605A (ja) * 2003-04-14 2004-11-11 Sony Corp 配線基板と回路モジュール
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2006019341A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
JP2016066699A (ja) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 複合配線基板およびその実装構造体
KR20160113753A (ko) * 2015-03-23 2016-10-04 태창엔이티 주식회사 지자기 회전센서
JP2017199792A (ja) * 2016-04-27 2017-11-02 オムロン株式会社 電子装置およびその製造方法
JP2020047939A (ja) * 2019-12-05 2020-03-26 オムロン株式会社 電子装置およびその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997040654A1 (en) * 1996-04-24 1997-10-30 Okamura, Susumu Semiconductor device
KR100367069B1 (ko) * 1996-04-24 2003-03-29 이케다 타케시 반도체장치
JPH09321439A (ja) * 1996-05-31 1997-12-12 Nec Corp 積層回路基板
JPH1051181A (ja) * 1996-07-30 1998-02-20 Nec Corp 電子装置パッケ−ジ
JP2000216503A (ja) * 1998-11-20 2000-08-04 Alps Electric Co Ltd 高周波モジュ―ルおよび高周波モジュ―ルの製造方法
JP2002084070A (ja) * 2000-09-08 2002-03-22 Hitachi Aic Inc 電子部品内蔵型多層配線板
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2004165318A (ja) * 2002-11-12 2004-06-10 Ibiden Co Ltd 多層プリント配線板
JP2004319605A (ja) * 2003-04-14 2004-11-11 Sony Corp 配線基板と回路モジュール
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2006019341A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
JP2016066699A (ja) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 複合配線基板およびその実装構造体
KR20160113753A (ko) * 2015-03-23 2016-10-04 태창엔이티 주식회사 지자기 회전센서
JP2017199792A (ja) * 2016-04-27 2017-11-02 オムロン株式会社 電子装置およびその製造方法
WO2017187865A1 (ja) * 2016-04-27 2017-11-02 オムロン株式会社 電子装置およびその製造方法
TWI629929B (zh) * 2016-04-27 2018-07-11 歐姆龍股份有限公司 電子裝置及其製造方法
US10375867B2 (en) 2016-04-27 2019-08-06 Omron Corporation Electronic device and method for producing same
EP3451810A4 (en) * 2016-04-27 2019-09-25 Omron Corporation ELECTRONIC DEVICE AND METHOD FOR THE PRODUCTION THEREOF
CN111050463A (zh) * 2016-04-27 2020-04-21 欧姆龙株式会社 电子装置及其制造方法
EP3672378A1 (en) * 2016-04-27 2020-06-24 Omron Corporation Electric device and method for producing same
JP2020047939A (ja) * 2019-12-05 2020-03-26 オムロン株式会社 電子装置およびその製造方法

Similar Documents

Publication Publication Date Title
US8238109B2 (en) Flex-rigid wiring board and electronic device
JP4178880B2 (ja) モジュール部品
US5030800A (en) Printed wiring board with an electronic wave shielding layer
JP6950757B2 (ja) 高周波モジュール
JP2010080968A (ja) モジュール部品の製造方法
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
JP2008016844A (ja) プリント基板及びその製造方法
JPH06120670A (ja) 多層配線基板
US5416278A (en) Feedthrough via connection
US6683781B2 (en) Packaging structure with low switching noises
JP2005150443A (ja) 積層型半導体装置およびその製造方法
JPH06275774A (ja) 回路ユニットの接続装置および該接続装置を用いた回路モジュール
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
US20010040296A1 (en) Printed-circuit board and method of mounting electric components thereon
JPH0553269U (ja) 高周波シールド構造を有する多層配線基板
JPH11298097A (ja) プリント配線板
JP3604033B2 (ja) 電子部品内蔵型多層配線板
JP2002164658A (ja) モジュール基板
CN119542260A (zh) 一种埋入式封装结构、电源装置及电子设备
JPH0917917A (ja) 配線基板及び半導体装置
JPH11163489A (ja) 電子部品の実装構造
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JPH08162767A (ja) ボールグリッドアレイパッケージの実装構造
JP3424515B2 (ja) 電子部品の実装構造
JPH0336796A (ja) 表面実装部品用シールドプリント配線板