JPH09321439A - 積層回路基板 - Google Patents

積層回路基板

Info

Publication number
JPH09321439A
JPH09321439A JP8139276A JP13927696A JPH09321439A JP H09321439 A JPH09321439 A JP H09321439A JP 8139276 A JP8139276 A JP 8139276A JP 13927696 A JP13927696 A JP 13927696A JP H09321439 A JPH09321439 A JP H09321439A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
laminated
printed
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8139276A
Other languages
English (en)
Other versions
JP2790122B2 (ja
Inventor
Yuji Noda
雄二 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8139276A priority Critical patent/JP2790122B2/ja
Priority to US08/866,315 priority patent/US5780776A/en
Publication of JPH09321439A publication Critical patent/JPH09321439A/ja
Application granted granted Critical
Publication of JP2790122B2 publication Critical patent/JP2790122B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H05K1/186—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 全体的に厚くなり、基板のほぼ全面を覆う樹
脂を封入するので重くなり、さらに機械研磨工程が必要
となるので製造作業が煩雑であった。 【解決手段】 プリント基板１０，２０，３０を積層す
るにあたり、隣接する基板に実装される実装部品４１，
４２，５１，５２と干渉しないようにする切り欠き穴２
１，２２，３１，３２を形成してあるため、積層したと
きに厚みが増さないし、また、隣接する基板間の印刷回
路１３，２３，３３には導通接続すべき部分にバンプ１
３ａ，２３ａ，３３ａを形成して異方性導電膜６０，７
０を挟んでいるため、熱圧着したときに同バンプ１３
ａ，２３ａ，３３ａ部分でのみ導通する。さらに、封止
樹脂を充填するにあたっては、半導体チップ４１，４
２，５１，５２の周縁だけに充填されるので、量を少な
くして軽量化を図ることにもなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、積層回路基板に関
し、特に、半導体チップを実装する際に小型・軽量化を
実現する高密度実装を行う積層回路基板に関する。
【０００２】
【従来の技術】従来、この種の積層回路基板として、図
６に示す特開平４−１８７８７号公報に開示されたもの
が知られている。同公報に開示された実装方法は、図６
（ａ）に示すようにプリント基板１０１上の導通パター
ン１０２にチップ部品１０３及びジャンパーチップ１０
４を半田付けしている。そして、このプリント基板１０
１のチップ部品１０３及びジャンパーチップ１０４が搭
載されている側の面に、エポキシ樹脂等の液状樹脂を流
し込み熱硬化させることによって、図６（ｂ）に示すよ
うに、チップ部品１０３及びジャンパーチップ１０４を
埋設する埋め込み樹脂層１０６を形成する。この埋め込
み樹脂層１０６は、チップ部品１０３を完全に埋設しか
つジャンパーチップ１０４の図中上端部が露出する高さ
に形成され、その表面は機械研磨により平坦化される。
【０００３】次に、上記埋め込み樹脂層１０６上に、銀
系の熱硬化性導電ペーストをスクリーン印刷し熱硬化さ
せることによって、図６（ｃ）に示すように導電パター
ン１０７が形成され、ここに第１の実装基板１０８が形
成される。なお、この導電パターン１０７は、ジャンパ
ーチップ１０４の図中上端部と接触されて、プリント基
板１０１の配線パターンと導通がとられている。一方、
図６（ｄ）に示すように、上記と同様にして構成され
る、絶縁基板１０９及び配線パターン１１０よりなるプ
リント基板１１１と、チップ部品１１２と、ジャンパー
チップ１１３と、埋め込み樹脂層１１４及び導電パター
ン１１５を有する第２の実装基板１１６を形成する。そ
して、図６（ｅ）に示すように、上記第１の実装基板１
０８の導電パターン１０７が形成されている側の面と、
第２の実装基板１１６の導電パターン１１５が形成され
ている側の面とを、間に異方性導電膜１１７を挟んで合
わせ、両基板１０８，１１６を熱圧着して一体化し両プ
リント基板１０１，１１１相互間の電気的接続を行なっ
ている。
【０００４】
【発明が解決しようとする課題】上述した従来の積層回
路基板においては、次のような課題があった。少なくと
も一つの実装基板ごとにプリント基板とチップ部品以上
の厚みになり、これらを対面して積層することにより、
全体が厚くなってしまう。また、一枚の実装基板ごとに
ほぼ全面を覆う樹脂を封入することになり、重くなる。
さらに、埋め込み樹脂層を形成した後でジャンパーチッ
プを露出させるための機械研磨工程が必要となり、製造
作業が煩雑となる。
【０００５】本発明は、上記課題にかんがみてなされた
もので、小型、かつ、軽量であって、製造作業も簡易に
することが可能な積層回路基板の提供を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、表面に印刷回路を形成し
た複数のプリント基板を重ね合わせるとともに、その間
で同プリント基板上に部品を実装し、かつ、互いに積層
されるプリント基板の印刷回路間を導通接続せしめた積
層回路基板であって、一のプリント基板に実装される実
装部品と干渉しないように、積層する他のプリント基板
には対応部位に切り欠き穴を形成した構成としてある。
【０００７】かかる構成からなる発明によれば、隣接す
るプリント基板に実装部品が配置されている場合、積層
するプリント基板には対面する部分に切り欠き穴を形成
しているため、積層しても同切り欠き孔内に入り込み、
必ずしも基板間に実装部品の厚みを確保しておく必要は
ない。切り欠き穴は、実装部品と干渉しない程度の大き
さであれば良く、また、積層したときにプリント基板の
有効厚みよりも実装部品の方が薄ければ隣接する一枚の
プリント基板だけに切り欠き穴を形成すればよいし、実
装部品の方が厚ければ複数のプリント基板における対面
する部分に切り欠き穴を形成すればよい。
【０００８】プリント基板は各種のものを適用でき、フ
レキシブルプリント基板のようなものであっても良い
し、プリント基板自体が多層のものであっても構わな
い。積層されるプリント基板の印刷回路間を導通接続さ
せる方法は各種の構成が可能であり、従来のようにジャ
ンパーチップを備えて異方性導電膜を介在せしめるもの
であっても良い。ここにおいて、請求項２にかかる発明
は、請求項１に記載の積層回路基板において、対面する
プリント基板における印刷回路の導通接続部位に突起を
形成し、間に異方性導電膜を介在せしめて導通接続させ
る構成としてある。
【０００９】かかる構成からなる発明によれば、対面す
るプリント基板同士の印刷回路が異方性導電膜を介して
対面するにあたり、この印刷回路における導通接続部位
に突起が形成されているため、押圧して加熱せしめれば
突起部分で異方性導電膜が強く加圧されて導通すること
になる。また、突起部分でないところでは弱く加圧され
るので導通しないし、むろん、面方向においても導通し
ない。切り欠き穴内に実装部品が保持されるにあたり、
周縁空間が形成されるが、従来のように実装部品を樹脂
封入することも可能である。
【００１０】すなわち、請求項３にかかる発明は、請求
項１または請求項２に記載の積層回路基板において、切
り欠き穴内の上記実装部品の周縁空間を樹脂封入する構
成としてある。かかる構成からなる発明によれば、実装
部品の周縁の空間には、実装されているプリント基板
と、隣接する切り欠き穴を形成したプリント基板と、さ
らに隣接する切り欠き穴を形成しないプリント基板とが
少なくとも接している。従って、樹脂封入すれば実装部
品の封入のみならず少なくとも三枚のプリント基板を互
いに固着せしめることにもなる。
【００１１】さらに、請求項４にかかる発明は、請求項
３に記載の積層回路基板において、積層方向に沿って上
記切り欠き穴と連通する貫通孔を形成し、一括して樹脂
封入する構成としてある。かかる構成からなる発明によ
れば、実装部品が封入される切り欠き穴と連通するよう
に積層方向に沿って貫通孔が形成され、一連の空間が連
通しているので、積層するごとに樹脂封入しなくても最
後に一括して樹脂封入可能となる。むろん、一括して樹
脂封入すれば貫通するプリント基板同士を固着すること
にもなる。ここにおいて、要は積層方向にわたって切り
欠き穴が連通するようになっていればよい。
【００１２】
【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１は、本発明の一実施形態にか
かる積層回路基板の製造過程を概略分解断面図により示
しており、図２は、積層した状態を断面図により示して
いる。本実施形態においては、三枚のプリント基板１
０，２０，３０を積層し、このうち、下層の二枚のプリ
ント基板１０，２０には実装部品である半導体チップ４
１，４２，５１，５２を配置し、各プリント基板１０，
２０，３０の間には異方性導電膜６０，７０を介在せし
めて回路形成している。
【００１３】本実施形態においては、半導体チップ４
１，４２，５１，５２の表面実装をフリップチップボン
ディングで行っているが、必ずしもフリップチップボン
ディングである必要はない。例えば、図３に示すように
チップオンボンディング（ＣＯＢ）であっても、効果は
同様である。また、実装部品も半導体チップ４１，４
２，５１，５２に限らず、他の部品、例えば、チップ抵
抗やチップコンデンサ等の表面実装部品を実装した場合
も同様である。
【００１４】中間層のプリント基板２０における上記半
導体チップ４１，４２に対応する部位と、上層のプリン
ト基板３０における上記半導体チップ５１，５２に対応
する部位には、切り欠き穴２１，２２，３１，３２を形
成してあり、各層を積層したときに同半導体チップ４
１，４２，５１，５２が隣接するプリント基板２０，３
０と干渉しないようにしている。本実施形態において
は、少なくとも隣接するプリント基板の一枚にだけ切り
欠き穴を形成しているが、実装部品の厚みがプリント基
板の厚みよりも大きいときには、積層するプリント基板
が干渉しないだけの枚数に切り欠き穴を形成しておけば
よい。また、プリント基板の裏面に実装部品のリード線
端部が突出するような場合には、裏側に接するプリント
基板と干渉しないように切り欠き穴を形成しておけばよ
い。
【００１５】ところで、少なくとも下層のプリント基板
１０の上面と、中間層のプリント基板２０の上下面と、
上層のプリント基板３０の下面には、図４に示すように
印刷回路１３，２３，３３が形成されている。また、印
刷回路１３，２３，３３のうち、プリント基板１０，２
０，３０が積層されたときに隣接面の印刷回路１３，２
３，３３と導通すべき部位には他の部分よりも高く突き
出るバンプ１３ａ，２３ａ，３３ａを形成してある。
【００１６】バンプ１３ａ，２３ａ，３３ａは、金メッ
キ、あるいは、アディティブ法によって印刷回路の銅パ
ターンを析出させた後、表面をフラッシュ金メッキした
りして形成できる。また、バンプ１３ａ，２３ａ，３３
ａの高さは、ソルダーレジスト１４，２４，３４と同等
もしくはソルダーレジスト１４，２４，３４より１０〜
２０μｍ高くなるように設計しておくとよい。
【００１７】このようにバンプ１３ａ，２３ａ，３３ａ
を形成したプリント基板１０，２０，３０の間に、異方
性導電膜６０，７０を挟んで位置合わせを行なうと、図
４に示すように、同バンプ１３ａ，２３ａ，３３ａの部
分が異方性導電膜６０，７０に突き当てられることにな
る。この状態で、上下方向より圧力かけ、加熱すると印
刷回路１３，２３，３３間の電気的接続が完了する。す
なわち、異方性導電膜６０，７０は熱圧着することによ
って対向する電極間方向では導電性を有し、それに直交
する方向では絶縁性を有するという特徴がある。このと
きの加熱温度は異方性導電膜６０，７０の導通接続部分
が１６０℃〜１９０℃となるように設定すればよい。圧
力は同導通接続部分が１０Ｋｇ／ｃｍ2〜５０Ｋｇ／ｃ
ｍ2 となるように設定すればよい。
【００１８】むろん、プリント基板１０，２０，３０間
で導通路を形成するには、他の方法でも構わない。例え
ば、異方性導電膜の側に厚みのある粒状の隆起を形成
し、この隆起を印刷回路１３，２３，３３に突き当て、
加圧したときにこの部分でのみ導通するようにしても良
い。また、導電性ペーストを塗布して半田付けのように
回路形成することもできる。
【００１９】プリント基板１０，２０，３０には上記切
り欠き穴２１，２２，３１，３２だけではなく、樹脂注
入用の貫通孔１５，２５，３５を形成してある。これら
の貫通孔１５，２５，３５は積層方向に沿って上記切り
欠き穴２１，２２，３１，３２に連通している。すなわ
ち、半導体チップ４１，４２，５１，５２の搭載部分の
上下のプリント基板１０，２０，３０に貫通孔１５，２
５，３５を設置している。そして、半導体チップ４１，
４２，５１，５２の周囲に封止樹脂を注入する場合には
下側の貫通孔１５より封止樹脂を注入する。
【００２０】このように上方の貫通孔３５や切り欠き穴
３１，３２ではなく、下側に位置する貫通孔１５より封
止樹脂を注入し、上部の開口部分を空気抜き用として利
用することにより、半導体チップ４１，４２，５１，５
２の表面及びバンプ１３ａ，２３ａ，３３ａの接続部分
に未充填部を発生することなく封止樹脂を充填すること
ができる。むろん、必要に応じて上方から樹脂封入する
こともできる。貫通孔１５，２５，３５を介して封止樹
脂を充填する場合、この封止樹脂が貫通するプリント基
板１０，２０，３０は固着される。また、プリント基板
２０に形成した切り欠き穴２２の周囲の空間に充填され
た封止樹脂は上下三枚のプリント基板１０，２０，３０
を固着するという効果がある。
【００２１】上述した実施形態においては、一回の熱圧
着によってすべてのプリント基板１０，２０，３０を接
続しているが、図５に示すようにして一枚ずつ接続する
こともできる。図５（ａ）はプリント基板１０に半導体
チップ４１，４２を搭載し電気的に接続した状態を示し
ている。半導体チップ４１，４２は、上述したようにフ
リップチップボンディングなどによって行なう。次に、
図５（ｂ）に示すように、プリント基板１０の上に異方
性導電膜６０を配置し、さらに、その上にプリント基板
２０を位置合わせし、熱圧着によってプリント基板１
０，２０を電気的に接続する。その後、図５（ｃ）に示
すように、封止樹脂を半導体チップ４１，４２の周囲に
充填する。
【００２２】次に、図５（ｄ）に示すように、半導体チ
ップ５１，５２をプリント基板２０上に実装し、図５
（ｅ）に示すように、異方性導電膜７０を同プリント基
板２０上に配置する。この後、図５（ｆ）に示すよう
に、プリント基板２０上にプリント基板３０を位置合わ
せし、熱圧着によってプリント基板２０，３０間を電気
的に接続する。
【００２３】このように、プリント基板１０，２０，３
０を積層するにあたり、隣接する基板に実装される実装
部品４１，４２，５１，５２と干渉しないようにする切
り欠き穴２１，２２，３１，３２を形成してあるため、
積層したときに厚みが増さないし、また、隣接する基板
間の印刷回路１３，２３，３３には導通接続すべき部分
にバンプ１３ａ，２３ａ，３３ａを形成して異方性導電
膜６０，７０を挟んでいるため、熱圧着したときに同バ
ンプ１３ａ，２３ａ，３３ａ部分でのみ導通する。さら
に、封止樹脂を充填するにあたっては、半導体チップ４
１，４２，５１，５２の周縁だけに充填されるので、量
を少なくして軽量化を図ることにもなる。
【００２４】
【発明の効果】以上説明したように本発明は、実装部品
と干渉しないようにする切り欠き穴をプリント基板に形
成して積層しているため、全体の厚みを薄くすることが
可能な積層回路基板を提供することができる。なぜなら
ば、半導体チップ等の部品をプリント基板の厚みの中に
埋め込むためであり、更に三次元的に部品を実装するた
めに、実装の平面積を削減でき小型化が可能となる。
【００２５】また、請求項２にかかる発明によれば、隣
接するプリント基板の印刷回路が不要に導通してしまう
ことを防止しつつ、所定場所でのみ導通させることを容
易に行なうことができる。また、これにより軽量化も可
能となる。なぜならば、従来例において説明したジャン
パースイッチの代わりに、印刷回路上のバンプによりプ
リント基板間の電気的接続を行うからである。また、従
来例においては、導電ペーストをスクリーン印刷により
形成した導電パターンを使用するが、本発明では使用し
ないので、軽量化への効果も大きい。
【００２６】さらに、請求項３にかかる発明によれば、
複数枚のプリント基板を通過して樹脂が封入され、樹脂
の封入とプリント基板の固着を同時に行うことができ
る。また、これによっても軽量化が可能となる。なぜな
らば、従来例の埋め込み樹脂層の樹脂量と比較し、本発
明の封止樹脂量は実装部品の周縁空間だけであるし、厚
みも薄くなるため、使用する樹脂量は大幅に減少し、軽
量化への効果が大きい。
【００２７】さらに、請求項４にかかる発明によれば、
同様に複数のプリント基板の固着を容易に行えるととも
に、各実装部品に対して上方から一括して樹脂を注入す
れば良く、封入作業自体が簡易となる。また、総合的に
コストダウンが可能となることである。なぜならば、部
品と使用材料の削減、および生産工程の簡略化が可能だ
からである。部品及び使用材料の削減について従来例と
比較して説明すると、従来例において使用していたジャ
ンパースイッチ及びその搭載用の半田は本発明では使用
しない。また、使用する樹脂の量も本発明では大幅に減
少する。さらに、生産工程の簡略化について説明する
と、従来例では埋め込み樹脂層の機械研磨による平坦化
工程、及び導電ペーストをスクリーン印刷により導電パ
ターンを形成する工程が必要であるが、本発明では不要
だからである。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる積層回路基板の製
造過程を示す概略分解断面図である。
【図２】同積層回路基板の積層した状態を示す断面図で
ある。
【図３】他の実施例にかかる実装部品の実装方法を示す
断面図である。
【図４】プリント基板上における印刷回路のバンプで異
方性導電膜を挟持する部分の拡大断面図である。
【図５】変形例にかかる製造工程を示す断面図である。
【図６】従来の積層回路基板の製造工程を示す断面図で
ある。
【符号の説明】
１０，２０，３０…プリント基板 ２１，２２，３１，３２…切り欠き穴 １３，２３，３３…印刷回路 １３ａ，２３ａ，３３ａ…バンプ １５，２５，３５…貫通孔 ４１，４２，５１，５２…半導体チップ ６０，７０…異方性導電膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 表面に印刷回路を形成した複数のプリン
    ト基板を重ね合わせるとともに、その間で同プリント基
    板上に部品を実装し、かつ、互いに積層されるプリント
    基板の印刷回路間を導通接続せしめた積層回路基板であ
    って、 一のプリント基板に実装される実装部品と干渉しないよ
    うに、積層する他のプリント基板には対応部位に切り欠
    き穴を形成したことを特徴とする積層回路基板。
  2. 【請求項２】 上記請求項１に記載の積層回路基板にお
    いて、対面するプリント基板における印刷回路の導通接
    続部位に突起を形成し、間に異方性導電膜を介在せしめ
    て導通接続させることを特徴とする積層回路基板。
  3. 【請求項３】 上記請求項１または請求項２に記載の積
    層回路基板において、切り欠き穴内の上記実装部品の周
    縁空間を樹脂封入することを特徴とする積層回路基板。
  4. 【請求項４】 上記請求項３に記載の積層回路基板にお
    いて、積層方向に沿って上記切り欠き穴と連通する貫通
    孔を形成し、一括して樹脂封入することを特徴とする積
    層回路基板。
JP8139276A 1996-05-31 1996-05-31 積層回路基板 Expired - Fee Related JP2790122B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8139276A JP2790122B2 (ja) 1996-05-31 1996-05-31 積層回路基板
US08/866,315 US5780776A (en) 1996-05-31 1997-05-30 Multilayer circuit board unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8139276A JP2790122B2 (ja) 1996-05-31 1996-05-31 積層回路基板

Publications (2)

Publication Number Publication Date
JPH09321439A true JPH09321439A (ja) 1997-12-12
JP2790122B2 JP2790122B2 (ja) 1998-08-27

Family

ID=15241523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8139276A Expired - Fee Related JP2790122B2 (ja) 1996-05-31 1996-05-31 積層回路基板

Country Status (2)

Country Link
US (1) US5780776A (ja)
JP (1) JP2790122B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216503A (ja) * 1998-11-20 2000-08-04 Alps Electric Co Ltd 高周波モジュ―ルおよび高周波モジュ―ルの製造方法
WO2004006332A1 (ja) * 2002-07-03 2004-01-15 Sony Corporation モジュール基板装置及び高周波モジュール並びにこれらの製造方法
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
US7285862B2 (en) * 2003-01-23 2007-10-23 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
JP2008311520A (ja) * 2007-06-15 2008-12-25 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2009044770A (ja) * 2003-05-19 2009-02-26 Fujifilm Corp 多層配線基板、及び、撮像装置
JP2015138715A (ja) * 2014-01-23 2015-07-30 孝和 中井 照明装置
US9521755B2 (en) 2003-07-02 2016-12-13 Invensas Corporation Multilayer wiring board for an electronic device
JP2018515925A (ja) * 2015-05-07 2018-06-14 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ プリント基板およびプリント基板を製造する方法
KR20190037974A (ko) * 2017-09-29 2019-04-08 주식회사 네패스 인쇄회로기판을 이용한 반도체 패키지

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392315B (en) * 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
JP2894325B2 (ja) * 1997-06-25 1999-05-24 日本電気株式会社 電子回路のシールド構造
US6043987A (en) * 1997-08-25 2000-03-28 Compaq Computer Corporation Printed circuit board having a well structure accommodating one or more capacitor components
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
JP2000286526A (ja) * 1999-03-30 2000-10-13 Murata Mfg Co Ltd 表面実装構造及びその表面実装構造に用いられる表面実装型電子部品
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6459593B1 (en) * 2000-08-10 2002-10-01 Nortel Networks Limited Electronic circuit board
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
TW200404706A (en) * 2003-12-05 2004-04-01 Chung Shan Inst Of Science Composite material structure for rotary-wings and its producing method
US6971274B2 (en) * 2004-04-02 2005-12-06 Sierra Instruments, Inc. Immersible thermal mass flow meter
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7977579B2 (en) * 2006-03-30 2011-07-12 Stats Chippac Ltd. Multiple flip-chip integrated circuit package system
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR101175393B1 (ko) * 2006-10-17 2012-08-20 쿠퍼 에셋 엘티디. 엘.엘.씨. 웨이퍼 비아 형성
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US20080261392A1 (en) * 2007-04-23 2008-10-23 John Trezza Conductive via formation
DE102007020475A1 (de) * 2007-04-27 2008-11-06 Häusermann GmbH Verfahren zur Herstellung einer Leiterplatte mit einer Kavität für die Integration von Bauteilen und Leiterplatte und Anwendung
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
CN110049632B (zh) * 2018-01-16 2022-04-15 鹏鼎控股(深圳)股份有限公司 内埋式柔性电路板及其制作方法
CN111422826B (zh) * 2020-06-11 2020-10-20 潍坊歌尔微电子有限公司 传感器的制造方法
WO2023042854A1 (ja) * 2021-09-17 2023-03-23 三菱電機株式会社 複合プリント配線板および複合プリント配線板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195091A (ja) * 1989-12-25 1991-08-26 Nippon Chemicon Corp 多層回路装置及びその製造方法
JPH0418787A (ja) * 1990-03-30 1992-01-22 Toshiba Corp 印刷配線板の接続装置
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0645763A (ja) * 1992-07-23 1994-02-18 Nec Corp 印刷配線板
JPH07147485A (ja) * 1993-11-24 1995-06-06 Fujitsu Ltd 積層プリント基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4659872A (en) * 1985-04-30 1987-04-21 Amp Incorporated Flexible flat multiconductor cable
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
US5495394A (en) * 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195091A (ja) * 1989-12-25 1991-08-26 Nippon Chemicon Corp 多層回路装置及びその製造方法
JPH0418787A (ja) * 1990-03-30 1992-01-22 Toshiba Corp 印刷配線板の接続装置
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0645763A (ja) * 1992-07-23 1994-02-18 Nec Corp 印刷配線板
JPH07147485A (ja) * 1993-11-24 1995-06-06 Fujitsu Ltd 積層プリント基板の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216503A (ja) * 1998-11-20 2000-08-04 Alps Electric Co Ltd 高周波モジュ―ルおよび高周波モジュ―ルの製造方法
WO2004006332A1 (ja) * 2002-07-03 2004-01-15 Sony Corporation モジュール基板装置及び高周波モジュール並びにこれらの製造方法
US7470977B2 (en) 2002-07-03 2008-12-30 Sony Corporation Modular board device, high frequency module, and method of manufacturing same
US7573135B2 (en) 2003-01-23 2009-08-11 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
US7285862B2 (en) * 2003-01-23 2007-10-23 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
US7498200B2 (en) 2003-01-23 2009-03-03 Shinko Electric Industries Co., Ltd. Electronic-parts-packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
JP2009044770A (ja) * 2003-05-19 2009-02-26 Fujifilm Corp 多層配線基板、及び、撮像装置
US9521755B2 (en) 2003-07-02 2016-12-13 Invensas Corporation Multilayer wiring board for an electronic device
US10104785B2 (en) 2003-07-02 2018-10-16 Invensas Corporation Multilayer wiring board for an electronic device
JP2007227586A (ja) * 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
JP2008311520A (ja) * 2007-06-15 2008-12-25 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2015138715A (ja) * 2014-01-23 2015-07-30 孝和 中井 照明装置
JP2018515925A (ja) * 2015-05-07 2018-06-14 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ プリント基板およびプリント基板を製造する方法
KR20190037974A (ko) * 2017-09-29 2019-04-08 주식회사 네패스 인쇄회로기판을 이용한 반도체 패키지

Also Published As

Publication number Publication date
US5780776A (en) 1998-07-14
JP2790122B2 (ja) 1998-08-27

Similar Documents

Publication Publication Date Title
JP2790122B2 (ja) 積層回路基板
CN1812088B (zh) 多层构造半导体微型组件及制造方法
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN100499117C (zh) 多层结构半导体模块及其制造方法
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
US7640655B2 (en) Electronic component embedded board and its manufacturing method
CN101595563B (zh) 在其上表面和下表面具有半导体结构体的半导体装置及其制造方法
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR101143837B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JPH09116273A (ja) 多層回路基板及びその製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
JPH10229161A (ja) 電子部品及び電子部品の製造方法
JP4228677B2 (ja) 回路基板
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
JP3565090B2 (ja) 半導体装置の製造方法
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法
JP4074040B2 (ja) 半導体モジュール
JP3776637B2 (ja) 半導体装置
US6602739B1 (en) Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
JP2009135391A (ja) 電子装置およびその製造方法
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP3549316B2 (ja) 配線基板
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees