JPH0580008B2 - - Google Patents

Info

Publication number
JPH0580008B2
JPH0580008B2 JP2144587A JP14458790A JPH0580008B2 JP H0580008 B2 JPH0580008 B2 JP H0580008B2 JP 2144587 A JP2144587 A JP 2144587A JP 14458790 A JP14458790 A JP 14458790A JP H0580008 B2 JPH0580008 B2 JP H0580008B2
Authority
JP
Japan
Prior art keywords
connector
slot
logic
board
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2144587A
Other languages
English (en)
Other versions
JPH0324608A (ja
Inventor
Boisu Makuniiiru Andoryuu
Harorudo Nyuusomu Toomasu
Aren Ozuboon Niiiru
Miraa Reido Edeiru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0324608A publication Critical patent/JPH0324608A/ja
Publication of JPH0580008B2 publication Critical patent/JPH0580008B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00—Electrical connectors
    • Y10S439/955—Electrical connectors including electronic identifier or coding means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明はコンピユータに関し、特に機能を高度
化するためにコンピユータのスロツトに差し込ま
れる拡張機能ボードに関する。
Ｂ 従来の技術 本出願人のPS／２（商標）などのコンピユータ
に、バス・コネクタを含むスロツトを設けること
によつて、関連する回路を載せた拡張機能ボード
をコンピユータ・バスに接続して、コンピユータ
の能力の増大を図ることはよく知られている。こ
のようなスロツトは、拡張機能ボードを物理的に
サポートするものであり、バス・コネクタは、拡
張機能ボードがスロツトに完全に差し込まれたと
きにボード上のコネクタと係合するようになつて
いる。
IBM PS／２モデル80など、ある種のコンピユ
ータでは、各スロツトにサイズの異なる２つのバ
ス・コネクタが取り付けられている。このように
コネクタが異なるのは、データとメモリ・アドレ
スの指定に割り当てられるパラレル・ビツトの個
数が異なるからである。ビツトは普通、８の倍数
で割り当てられ、モデル80の場合は、データとア
ドレス指定に16パラレル・ビツトを当てるスロツ
トおよび32パラレル・ビツトを当てるスロツトが
ある。また、バスを通して送られるコマンドがい
つ16または32ビツトのコマンドかを示すフラグ・
ビツト位置（論理１＝32ビツト、論理０＝16ビツ
トなど）を与えることによつて、16ビツトのスロ
ツトにあるボードが範囲外のコマンドを検出し
て、処置を避けることもよく知られている。これ
により、16ビツト・ボードが、コマンドやアドレ
スの一部だけをチエツクして誤つた処置を取るよ
うな状況を避けることができる。
Ｃ 発明が解決しようとする課題 しかし、このフラグ・ビツト位置は、32ビツ
ト・ボードが16ビツト・ボードに差し込まれた場
合は何の保護手段も提供しない。その場合、ボー
ドは、あたかも32ビツト・スロツトにあるかのよ
うに機能し、バス・コネクタ上に存在しない位置
のバイナリ信号を誤つて解釈することになる。
サイズの異なる２本のデータ・バスの間でデー
タを転送することも知られているが、このような
転送は、バスの定義はいずれのバスでも同じと認
識する固定されたインタフエイス・ロジツクによ
つて行われるのが通常である。
本発明の目的は、スロツト位置に合わせて自分
をカスタマイズするコンピユータ用拡張機能ボー
ドを提供することにある。
本発明の他の目的は、バス幅の狭いボードを受
けるスロツト内に自分が存在することを検出する
拡張機能ボードを提供することにある。
本発明の他の目的は、狭いバス幅用のスロツト
内に自分が存在することを認識し、このようなス
ロツトに適したコマンドを実行する拡張機能ボー
ドを提供することにある。
Ｄ 課題を解決するための手段 本発明により、通常はステータス情報が得られ
ない条件を検出して、スロツトのバス幅を示すバ
イナリ信号が与えられるようにその条件に応答す
るための特殊回路を含む拡張機能ボードが提供さ
れる。良好な実施例では、直流電源を基にして、
バス幅を示す論理信号が生成され、ボードは、そ
れが差し込まれたスロツトのバス構成のアドレス
指定範囲に含まれないメモリ位置がアドレス指定
されるのを防ぐように、コマンドに対する自己の
応答を制限する。
Ｅ 実施例 第１図の拡張機能ボード１０は、ボード・コネ
クタ１２によつてホスト・システム３０に接続さ
れる。コネクタ１２はシステム・コネクタ３２と
係合して、システム・バス３４から信号と電力の
供給を受ける。ホスト・システムは、IBM PS／
２コンピユータなどのシステムに代表されるよう
に、システム・バス３４に接続された中央プロセ
ツサ３６とシステム・メモリ３８を含む。
ボード・コネクタ１２からの信号はインタフエ
ース・レジスタ１４に入る。レジスタ１４は、ロ
ーカル・バス１８を介してローカル・プロセツサ
１６によつてアクセスされる。システム・メモリ
２０と拡張機能ドライバ２２もローカル・バス１
８に接続され、ローカル・プロセツサ１６および
システム・メモリ２０とともに、拡張機能回路２
８全体の一部とみることもできる。拡張機能ドラ
イバ２２は、ボードによつて異なり、たとえば、
SCSI（Small Computer System Interface）に
準拠するデイスク・ドライブなどの外部デバイス
４０を制御する場合がある。コンバータ回路２４
は、ボード・コネクタ１２に接続され、ローカ
ル・バス１８に信号を供給する。
第２図の拡張機能ボード１０は、頑丈な回路ボ
ード材であるパネル１１を含む。ボード・コネク
タ１２のコンタクト１３はそれぞれ、パネル１１
の一端に所定の間隔で並ぶ（コンタクト数は、説
明の便宜上、実施例として望ましい個数よりも少
なくしてある）。システム・コネクタ３２は、プ
レーナ・ボード３３に装着され、ボード・コネク
タ１２の全長にわたつてコンタクト１３と係合す
るコンタクト（図示なし）を備え、受けスロツト
４２を構成する。ボード・コネクタ１２は、オス
型ボード・エツジ・コネクタが望ましく、その場
合、システム・コネクタ３２はメス型ボード・エ
ツジ・コネクタになる。第３図は、第２図と対照
的に、簡略化したシステム・コネクタ３２′を示
す。この図の内容から、本発明で取り上げる問題
が生じる。
第４図と第５図は、代表的なコネクタ３２′，
３２（それぞれ16ビツト、32ビツトの動作をサポ
ートする）のコンタクト位置を示す。第６Ａ図と
第６Ｂ図は、シスエム・バス３４（第１図参照）
がマイクロチヤネルのバス仕様に準拠するとした
場合のコンタクト１２の配置を示す。Ａはアドレ
ス位置、Ｄはデータ位置を示す。このような系統
については、「パーソナル・システム／２ハード
ウエア・インタフエイス・テクニカル・レフアレ
ンス」（Personal System／２ Hardware
Interface Technical Reference）マニユアルに
説明がある。
第７図は、本発明の実施例によるコンバータ回
路２４が、特定のコンタクト１３（第６Ｂ図のＡ
７７）に接続された状態を示す。これは、16ビツ
トのシステム・コネクタ３２′（第３図参照）に
は係合しないが、32ビツト・コネクタ３２（第２
図参照）を通じてDC12ボルト電源につながる。
抵抗器６０，６２は、分圧器として働き、タツプ
６４において論理信号を出力する。この信号は、
タツプ６４から制御信号として、ローカル・バス
１８を介してプロセツサ１６（第１図参照）の入
力ポートに供給される。
ホスト・システム３０（第１図参照）からのコ
マンドを実行する通常の動作シーケンスを第８図
に示す。この論理は、第１図に示したプログラマ
ブル・プロセツサ１６を用いて実現するのが望ま
しい。プロセツサ１６はIntel 8032プロセツサな
どが使用できる。コマンドは最初に、論理ブロツ
ク８０によつてレジスタ１４からアクセスされ
る。次に、論理８２に従つて処理される。論理８
２は、特定の拡張機能ボード１０の機能に応じ
て、設計担当者などによつて開発されるものであ
る。次に、論理８４が処理サイクルを終え、次の
コマンドの処理に備える。
第９図は、第８図の論理に変更を加えたもので
ある。論理８０に従つてコマンドが処理された
後、バス３４（第１図参照）に出力することをコ
マンドによつて要求されるメモリ・アドレスが、
すべて抽出され、16ビツトのアドレス指定の限度
である16MBを超えるかどうかが調べられる。超
える場合、論理９４は、コンバータ回路２４の出
力をみて、アドレスがスロツトのアドレス限界を
超えるかどうかを判定する。この出力が論理０
で、アドレスがスロツトの限界を超える場合にの
み、カードが論理９６を使用することによつてコ
マンドを拒否する。
第１０図は、制御ブロツク形式のコマンドを処
理する論理を示す。この論理は初めに、制御ブロ
ツクをアクセスするアドレスを受信する。コンバ
ータ回路２４の出力の値は、論理１０４において
アクセスされ、論理１０６においてテストされ
る。スロツトがアドレス指定を制限する場合、制
御ブロツクのアドレスが論理１０８でテストさ
れ、スロツト・タイムを超える場合は、論理１１
０によつてエラー・メツセージがホスト・システ
ム３０へ送られる。他の場合、論理１１２が制御
ブロツクをフエツチする。
第１１図は、第１０図の論理を補足し、制御ブ
ロツクに必要な論理である。コマンドハ、論理１
１１においてメモリ２０に入る。コンバータ出力
信号は、論理１１３で読み込まれ、この信号が、
論理１１４でアドレス指定の制限されたスロツト
を示す場合は、コマンドのタイプが１回以上のメ
モリ・アクセス動作を伴うものかどうかが論理１
１６において判定される。その通りであれば、ア
ドレスがスロツトの限界を超えるかどうかが論理
１１８において調べられる。スロツトの限界を超
えるアドレスが存在する場合、エラー・メツセー
ジが論理１２０によつてホスト・システム３０に
送られる。他の場合、コマンドが論理１２２によ
つて実行される。
【図面の簡単な説明】
第１図は、コマンドをテストする論理をプログ
ラマブル・ローカル・プロセツサによつて実現で
きる拡張機能ボードに接続されたホスト・システ
ムの構成要素を示すブロツク図である。第２図
は、本発明による拡張機能ボードが、このボード
に合わせて設計された完全なコンタクト・セツト
を備えるコネクタを持つスロツトに差し込まれる
様子を示す図である。第３図は、本発明による拡
張機能ボードが、コネクタ・コンタクト・セツト
の一部がシステム・コネクタのコンタクトに係合
しないスロツトに差し込まれる様子を示す図であ
る。第４図と第５図は、それぞれ16ビツトと32ビ
ツトのコネクタを簡略化した図である。第６Ａ図
と第６Ｂ図は、IBM PS／２コンピユータに採用
されているマイクロチヤネル・アーキテクチヤに
よる16ビツトのバス幅に対応したシステム・コネ
クタのピン配置を示す概略図である。第７図は、
本発明によるコンバータ回路の実施例を示す回路
図である。第８図は、従来の拡張機能ボードにお
ける拡張機能回路の一般的なコマンド処理を示す
流れ図である。第９図は、正しく実行されないコ
マンドを拒否するための本発明の実施例によるコ
マンド・テストを第８図に加えた流れ図である。
第１０図は、ホスト・システムによつて受信され
たある種の実行不可能なコマンドをテストする汎
用プロセツサによつて実現される論理の流れ図で
ある。第１１図は、ホスト・システムによつて受
信された実行不可能なコマンドを識別する論理を
示す流れ図である。

Claims (1)

  1. 【特許請求の範囲】 １ 抜き差し可能な回路ボードを受け取る複数の
    スロツトを備え、各スロツトにはシステム・コネ
    クタが設けられ、該システム・コネクタのコネク
    タ・コンタクト構成は少なくとも２種類あつてコ
    ンタクトが前記スロツトにおいて所定の位置を占
    めるコンピユータ・システムに使用される拡張機
    能ボードであつて、 前記スロツトに差し込むことができ、前記コン
    ピユータ・システムと協働するための拡張機能回
    路を備えるサポート・パネルと、 前記パネルに取付けられ、複数のコンタクトを
    備えていて、前記パネルが差し込まれたスロツト
    のシステム・コネクタが第１のコネクタ・コンタ
    クト構成を有していた場合は、前記複数のコンタ
    クトは当該システム・コネクタのコンタクトと係
    合し、当該システム・コネクタが第２のコネク
    タ・コンタクト構成を有していた場合は、一部の
    コンタクトだけが当該システム・コネクタのコン
    タクトと係合するボード・コネクタと、 前記第１の構成を有するシステム・コネクタの
    所定のコンタクトと係合するが、前記第２の構成
    を有するシステム・コネクタのコンタクトとは係
    合しない、前記ボード・コネクタのコンタクトに
    接続され、前記パネルが差し込まれたスロツトの
    コネクタ構成を検出するコンバータ回路と、 前記コンバータ回路の出力に応答して前記拡張
    機能回路の動作を選択的に変更する論理手段と、 を具備する拡張機能ボード。 ２ 前記所定のコンタクトには一定の電圧がかけ
    られ、前記コンバータ回路が分圧回路で構成され
    ている、請求項１に記載の拡張機能ボード。 ３ 前記論理手段は、前記コンピユータ・システ
    ムからのコマンドが、前記第２の構成では実行で
    きない動作に対するものであるか否かをテスト
    し、もしそうであれば、前記コンピユータ・シス
    テムにエラー・メツセージを送る、請求項１又は
    ２に記載の拡張機能ボード。
JP2144587A 1989-06-12 1990-06-04 拡張機能ボード Granted JPH0324608A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US365269 1989-06-12
US07/365,269 US5119498A (en) 1989-06-12 1989-06-12 Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact

Publications (2)

Publication Number Publication Date
JPH0324608A JPH0324608A (ja) 1991-02-01
JPH0580008B2 true JPH0580008B2 (ja) 1993-11-05

Family

ID=23438162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2144587A Granted JPH0324608A (ja) 1989-06-12 1990-06-04 拡張機能ボード

Country Status (10)

Country Link
US (1) US5119498A (ja)
EP (1) EP0403117B1 (ja)
JP (1) JPH0324608A (ja)
CA (1) CA2018072C (ja)
CZ (1) CZ284019B6 (ja)
DD (1) DD295039A5 (ja)
DE (2) DE69023701T2 (ja)
HU (1) HUT57921A (ja)
PL (1) PL163268B1 (ja)
RU (1) RU2009539C1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329634A (en) * 1991-12-02 1994-07-12 International Business Machines Corp. Computer system with automatic adapter card setup
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5454081A (en) * 1992-08-28 1995-09-26 Compaq Computer Corp. Expansion bus type determination apparatus
US5477860A (en) * 1992-11-05 1995-12-26 Synectics Medical, Inc. Catheter for measuring respiration and respiratory effort
US5810741A (en) * 1992-11-05 1998-09-22 Synectics Medical Ab Method of measuring respiration and respiratory effort using plural catheters
US5438985A (en) * 1993-01-25 1995-08-08 Synectics Medical, Incorporated Ambulatory recording of the presence and activity of substances in gastro-intestinal compartments
US5657759A (en) * 1993-05-13 1997-08-19 Synectics Medical, Incorporated Measurement of gastric emptying and gastrointestinal output
US5551425A (en) * 1993-05-13 1996-09-03 Synectics Medical, Inc. Potential difference and perfusion pressure catheter
JP3483594B2 (ja) * 1993-07-20 2004-01-06 富士通株式会社 半導体装置
US5477854A (en) * 1993-09-16 1995-12-26 Synectics Medical, Inc. System and method to monitor gastrointestinal Helicobacter pylori infection
US5507289A (en) * 1993-09-16 1996-04-16 Synectics Medical, Inc. System and method to diagnose bacterial growth
US5833625A (en) * 1993-10-21 1998-11-10 Synectics Medical Ab Ambulatory reflux monitoring system
US5479935A (en) * 1993-10-21 1996-01-02 Synectics Medical, Inc. Ambulatory reflux monitoring system
US5630099A (en) * 1993-12-10 1997-05-13 Advanced Micro Devices Non-volatile memory array controller capable of controlling memory banks having variable bit widths
KR970701885A (ko) 1994-03-11 1997-04-12 크레인, 스탠포드 더블유 고대역폭 컴퓨터를 위한 모듈 구조(modular architecture for high bandwidth computers)
US6092139A (en) * 1994-03-11 2000-07-18 Crane, Jr.; Stanford W. Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board
US5680536A (en) * 1994-03-25 1997-10-21 Tyuluman; Samuel A. Dual motherboard computer system
EP0685803B1 (en) 1994-06-03 2001-04-18 Hyundai Electronics America Method of producing an electrical device adapter
US5577213A (en) * 1994-06-03 1996-11-19 At&T Global Information Solutions Company Multi-device adapter card for computer
US5506815A (en) * 1995-01-19 1996-04-09 Etron Technology Inc. Reconfigurable multi-user buffer memory particularly for signal processing system
US5909571A (en) * 1995-05-01 1999-06-01 Apple Computer, Inc. Clock distribution for processor and host cards
AU5722296A (en) * 1995-05-01 1996-11-21 Apple Computer, Inc. A modular system utilizing interchangeable printed circuit b oard processor cards
US5596169A (en) * 1995-05-12 1997-01-21 Iomega Corporation Combined SCSI/parallel port cable
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
US5832244A (en) * 1996-02-20 1998-11-03 Iomega Corporation Multiple interface input/output port for a peripheral device
US5920731A (en) * 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
EP0887737B1 (en) * 1997-06-26 2003-01-22 Hewlett-Packard Company, A Delaware Corporation Reversible connectors
US5978861A (en) * 1997-09-30 1999-11-02 Iomega Corporation Device and method for continuously polling for communication bus type and termination
WO1999021127A1 (fr) * 1997-10-17 1999-04-29 I-O Data Device Inc. Support sous forme de carte et carte pour ordinateur personnel
US6146150A (en) * 1998-11-24 2000-11-14 International Business Machines Corporation Circuit card with separate interfaces for different bus architectures
US6487715B1 (en) * 1999-04-16 2002-11-26 Sun Microsystems, Inc. Dynamic code motion optimization and path tracing
GB2356715A (en) * 1999-11-25 2001-05-30 Nmi Electronics Ltd Single board computer module
US6640273B1 (en) 2000-01-05 2003-10-28 Tektronix, Inc. Apparatus for data bus expansion between two instrument chassis
US7672747B2 (en) 2000-03-30 2010-03-02 Lam Research Corporation Recipe-and-component control module and methods thereof
US20020063716A1 (en) * 2000-11-30 2002-05-30 Palm, Inc. Control of color depth in a computing device
US6961790B2 (en) * 2001-06-29 2005-11-01 Motorola, Inc. Self-extracting re-configurable interface used in modular electronic architecture
US7362589B2 (en) * 2005-01-18 2008-04-22 Hewlett-Packard Development Company, L.P. Circuit board adapted to couple to different types of add-in cards
US7565220B2 (en) * 2006-09-28 2009-07-21 Lam Research Corporation Targeted data collection architecture
US7814046B2 (en) 2006-09-29 2010-10-12 Lam Research Corporation Dynamic component-tracking system and methods therefor
US7995050B2 (en) * 2006-12-27 2011-08-09 Hewlett-Packard Development Company, L.P. Power saving display

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126897A (en) * 1977-07-05 1978-11-21 International Business Machines Corporation Request forwarding system
JPS5454536A (en) * 1977-10-08 1979-04-28 Fujitsu Ltd Data processor
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US4291370A (en) * 1978-08-23 1981-09-22 Westinghouse Electric Corp. Core memory interface for coupling a processor to a memory having a differing word length
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4443864A (en) * 1979-10-09 1984-04-17 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4306298A (en) * 1979-10-09 1981-12-15 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4471458A (en) * 1981-06-18 1984-09-11 Allied Corporation Computer interface
GB2101370A (en) * 1981-06-26 1983-01-12 Philips Electronic Associated Digital data apparatus with memory interrogation
US4500933A (en) * 1982-04-02 1985-02-19 Ampex Corporation Universal interface unit
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
US4751671A (en) * 1983-02-14 1988-06-14 Prime Computer, Inc. Size configurable data storage system
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
US4739475A (en) * 1983-09-20 1988-04-19 Mensch Jr William D Topography for sixteen bit CMOS microprocessor with eight bit emulation and abort capability
JPS60204052A (ja) * 1984-03-28 1985-10-15 Fanuc Ltd 入出力ボ−ドのアドレス選択方式
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
JPS6219904A (ja) * 1985-07-18 1987-01-28 Diesel Kiki Co Ltd マイクロプロセツサを用いた制御装置
JPH0772886B2 (ja) * 1986-08-01 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション データ処理システム
US5023823A (en) * 1986-11-07 1991-06-11 Norand Corporation Multiple channel communications system and packaging configuration therefor
US4803623A (en) * 1986-10-31 1989-02-07 Honeywell Bull Inc. Universal peripheral controller self-configuring bootloadable ramware
US4779190A (en) * 1986-12-03 1988-10-18 Ncr Corporation Communication bus interface
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
JPH01180026A (ja) * 1988-01-11 1989-07-18 Nec Corp 汎用入出力インタフェース接続方式
US4991085A (en) * 1988-04-13 1991-02-05 Chips And Technologies, Inc. Personal computer bus interface chip with multi-function address relocation pins
US4885482A (en) * 1988-07-13 1989-12-05 Compaq Computer Corporation Multiple computer interface circuit board

Also Published As

Publication number Publication date
CA2018072A1 (en) 1990-12-12
DD295039A5 (de) 1991-10-17
PL285595A1 (en) 1991-04-08
JPH0324608A (ja) 1991-02-01
DE4017902C2 (ja) 1992-03-12
CA2018072C (en) 1993-08-24
DE69023701T2 (de) 1996-06-20
RU2009539C1 (ru) 1994-03-15
HU903801D0 (en) 1990-11-28
US5119498A (en) 1992-06-02
EP0403117A1 (en) 1990-12-19
DE4017902A1 (de) 1990-12-20
PL163268B1 (en) 1994-02-28
HUT57921A (en) 1991-12-30
CZ284019B6 (cs) 1998-07-15
CS9002917A2 (en) 1991-11-12
EP0403117B1 (en) 1995-11-22
DE69023701D1 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
JPH0580008B2 (ja)
US5649128A (en) Multiple bus interface adapter for connection to a plurality of computer bus architectures
US5724529A (en) Computer system with multiple PC card controllers and a method of controlling I/O transfers in the system
KR100306636B1 (ko) Pci-isa인터럽트프로토콜컨버터및선택메카니즘
CN109189203B (zh) 服务器节电系统及其节电方法
KR100764921B1 (ko) 장치 이뉴머레이션을 위한 가상 ｒｏｍ
KR19980703852A (ko) Ｐｃｉ 버스 컴퓨터용 인에이블/디스에이블 확장 ｒｏｍ을구비한 증설 보드
EP1088274B1 (en) Verification of compatibility between modules
US5748945A (en) Method for slave DMA emulation on a computer system bus
US5454081A (en) Expansion bus type determination apparatus
US5671443A (en) Direct memory access acceleration device for use in a data processing system
US20210286744A1 (en) Programmable input/output port
CN112306938A (zh) 一种ocp卡和多主机卡的热插拔方法及装置
EP0657826A1 (en) Interprocessor boot-up handshake for upgrade identification
KR950005207B1 (ko) 대체 마스터용 라이저 커넥터를 가진 퍼스널 컴퓨터
US5485585A (en) Personal computer with alternate system controller and register for identifying active system controller
KR100249080B1 (ko) 마이크로컴퓨터와의주변장치접속용제어기
US6081861A (en) PCI migration support of ISA adapters
US7240267B2 (en) System and method for conducting BIST operations
KR100975950B1 (ko) 엑세스 제어 장치 및 엑세스 제어 방법
CN110765038B (zh) 处理器与lpc设备的通信方法、装置和存储介质
JP4064546B2 (ja) 電気部品テストシステム
US5748944A (en) Apparatus for slave DMA emulation on a computer system bus
US9047987B2 (en) Multiple access test architecture for memory storage devices
TW522308B (en) Interrupt service routine syntax check circuit of the input/output device of computer system industrial standard architecture (ISA)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees