JPH0580296A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0580296A JPH0580296A JP23930991A JP23930991A JPH0580296A JP H0580296 A JPH0580296 A JP H0580296A JP 23930991 A JP23930991 A JP 23930991A JP 23930991 A JP23930991 A JP 23930991A JP H0580296 A JPH0580296 A JP H0580296A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- pixel
- liquid crystal
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】薄膜トランジスタを用いたアクティブマトリク
ス型液晶表示装置において、フリッカや残像の少なく表
示の均一性のすぐれた液晶表示装置を提供する。
【構成】画素を駆動するTFTのゲート電圧とドレイン
配線を駆動するサンプリング(周辺回路)TFTのゲー
ト電圧が双方向入力構成をとる。
【効果】双方向入力で配線遅延に起因する飛込み電圧が
相殺され、表示の均一性やフリッカ特性が向上する。
(57) [Abstract] [PROBLEMS] To provide an active matrix liquid crystal display device using thin film transistors, which has less flicker and afterimage and excellent display uniformity. [Structure] The gate voltage of a TFT driving a pixel and the gate voltage of a sampling (peripheral circuit) TFT driving a drain wiring have a bidirectional input configuration. [Effect] The bidirectional input cancels the jump-in voltage caused by the wiring delay, thereby improving the display uniformity and the flicker characteristic.
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶表示装置、例え
ば、TFT(薄膜トランジスタ)を用いて液晶を駆動す
るアクティブマトリクス構成の液晶表示装置に利用して
有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique effectively applied to a liquid crystal display device, for example, a liquid crystal display device having an active matrix structure in which a liquid crystal is driven by using a TFT (thin film transistor).
【0002】[0002]
【従来の技術】TFTアクティブマトリクス構成の液晶
表示装置に関しては、例えば、特公昭64−68724 号があ
る。この例では、絶縁基板上に映像信号線を駆動するT
FTを内蔵している。この装置では、画素TFTのゲー
トを駆動する走査電圧はYドライバーより供給され、ま
た上記映像信号線を駆動するサンプリング(周辺回路)
TFTのゲートに供給される電圧はL1〜L3より供給
されている。ここで、画素のTFTのゲート電圧と映像
信号線を駆動するサンプリングTFTのゲート電圧はと
もに表示領域の左端から供給されていか、あるいは画素
のTFTのゲート電圧が両側から供給されている。サン
プリングTFTのゲート配線及び画素TFTの遅延時間も
左端から基板上を右端あるいは中心に向かって増加する
構造になっている。2. Description of the Related Art As a liquid crystal display device having a TFT active matrix structure, there is, for example, Japanese Patent Publication No. 64-68724. In this example, T for driving the video signal line on the insulating substrate
Built-in FT. In this device, the scanning voltage for driving the gate of the pixel TFT is supplied from the Y driver, and the sampling (peripheral circuit) for driving the video signal line is also provided.
The voltage supplied to the gate of the TFT is supplied from L1 to L3. Here, the gate voltage of the pixel TFT and the gate voltage of the sampling TFT that drives the video signal line are both supplied from the left end of the display area, or the gate voltage of the pixel TFT is supplied from both sides. The delay time of the gate wiring of the sampling TFT and the pixel TFT is also increased from the left end to the right end or the center on the substrate.
【0003】[0003]
【発明が解決しようとする課題】TFT液晶表示装置
は、小型低消費電力のディスプレイ装置として、主とし
てマイクロコンピュータにおけるモニター等に用いられ
ている。このような用途としてのアクティブマトリクス
液晶表示装置の表示品質上の問題点として、画面のちら
つきであるフリッカや画像を切り替えた時に発生する残
像、及び表示むら(不均一性)がある。特に、対角10
インチ以上のTFT液晶表示装置において、実用上の問
題が判明した。The TFT liquid crystal display device is mainly used as a monitor in a microcomputer as a small and low power consumption display device. As a problem in display quality of the active matrix liquid crystal display device for such an application, there are flicker which is a flicker of a screen, an afterimage which occurs when an image is switched, and display unevenness (nonuniformity). In particular, diagonal 10
A practical problem has been found in a TFT liquid crystal display device of inches or more.
【0004】図6は発明者が測定した液晶表示装置の中
でTFTが形成されたガラス基板の構成図を示す。同図
で液晶表示部8はマトリクス上に配置された複数の液晶
セル(LC)に対して、それぞれ画素TFTを設け、こ
のTFTのスイッチング動作により各液晶を駆動するよ
うにしたものである。ここで、横方向に並んだTFTの
各ゲートから共通に引き出した電極であるゲート配線G
1,G2,GNに対しては基板の一辺に接続されたゲー
ト駆動回路1よりゲート電圧を供給する。一方、縦方向
に並んだTFTの各ドレインから共通に引き出した電極
であるドレイン配線D1,D2,DNに対してもデータ
駆動回路2からドレイン電圧を供給する。本例では、表
示領域のみがガラスなどの絶縁基板上に形成されてお
り、1及び2のドライバは外部より接続されている。一
方、液晶セル上には例えばTwistedNematic 型の液晶層
が第2の対向ガラス基板との間隙に封入されている。対
向ガラス基板には液晶層に共通電圧Vcom を印加する透
明電極で形成された共通電極が形成され、共通電極は外
部との接続をとるために、接続端子を通じて電源回路よ
りVcom が供給されている。FIG. 6 shows a constitutional view of a glass substrate on which a TFT is formed in a liquid crystal display device measured by the inventor. In the figure, the liquid crystal display unit 8 is provided with pixel TFTs for a plurality of liquid crystal cells (LC) arranged in a matrix, and each liquid crystal is driven by the switching operation of the TFTs. Here, the gate wiring G which is an electrode commonly drawn from the gates of the TFTs arranged in the horizontal direction
A gate voltage is supplied to 1, G2 and GN from a gate drive circuit 1 connected to one side of the substrate. On the other hand, the drain voltage is also supplied from the data drive circuit 2 to the drain wirings D1, D2 and DN which are electrodes commonly drawn from the drains of the TFTs arranged in the vertical direction. In this example, only the display region is formed on an insulating substrate such as glass, and the drivers 1 and 2 are connected from the outside. On the other hand, on the liquid crystal cell, for example, a Twisted Nematic type liquid crystal layer is sealed in a gap with the second counter glass substrate. A common electrode formed of a transparent electrode that applies a common voltage Vcom to the liquid crystal layer is formed on the counter glass substrate, and the common electrode is supplied with Vcom from a power supply circuit through a connection terminal in order to connect to the outside. ..
【0005】図7は図6の液晶表示装置で中間調表示を
行った場合のゲート駆動回路1側よりゲート配線に沿っ
て測定した透過率分布を示す。液晶表示装置はTFT駆
動で画面サイズは対角10インチ、表示ドット数は48
0×640である。データ駆動回路2から供給されるド
レイン電圧は画面中央を透過率50%とする電圧をすべ
てのドレイン配線に与えている。この結果データ駆動回
路2から同じ電圧を供給しているにも係らず、ゲート配
線方向に沿って透過率が増加し飽和傾向になる表示むら
が発生した。FIG. 7 shows a transmittance distribution measured along the gate wiring from the gate drive circuit 1 side when halftone display is performed in the liquid crystal display device of FIG. The liquid crystal display is driven by TFT and the screen size is 10 inches diagonal and the number of display dots is 48.
It is 0x640. The drain voltage supplied from the data drive circuit 2 is applied to all drain wirings so that the center of the screen has a transmittance of 50%. As a result, although the same voltage is supplied from the data drive circuit 2, the display unevenness occurs in which the transmittance increases along the direction of the gate wiring and tends to be saturated.
【0006】次に、上記表示むらの発生原因について言
及する。Next, the cause of the display unevenness will be described.
【0007】図8(a)はゲート電圧VGを線順次走査,
ドレイン電圧VDをフレーム毎に反転し、単一色表示し
た場合の駆動波形を示す。ゲート電圧のオン,オフ電圧
をそれぞれVGH,VGLで表す。一方、ドレイン電圧
は、VDH,VDLの中心電圧に対して交流化され、液
晶容量にはシグナル電圧Vsig=(VDHーVDL)/
2が画素電極に印加されVSとなる。FIG. 8A shows line-sequential scanning of the gate voltage VG,
A drive waveform when the drain voltage VD is inverted for each frame and a single color is displayed is shown. The on and off voltages of the gate voltage are represented by VGH and VGL, respectively. On the other hand, the drain voltage is made alternating with the center voltage of VDH and VDL, and the signal voltage Vsig = (VDH-VDL) / is applied to the liquid crystal capacitance.
2 is applied to the pixel electrode and becomes VS.
【0008】ここで、ΔVH,ΔVLはTFTのゲート
/ソース電極間の寄生容量CGSの影響でVGがVGH
からVGLに切り替わる時に急激に低下する飛込み電圧
であり、添字のH及びLはそれぞれ信号電圧が振幅の中
心電圧Vc より高い時の飛込み電圧、低い時の飛込み電
圧である。Here, ΔVH and ΔVL are VG due to the influence of the parasitic capacitance CGS between the gate and source electrodes of the TFT.
From V to VGL, the jump voltage drops sharply. The subscripts H and L are jump voltage when the signal voltage is higher than the center voltage Vc of the amplitude, and jump voltage when it is low.
【0009】図9はゲート駆動回路1側より走査線方向
の走査線の遅延時間tGF及び飛込み電圧ΔVH,ΔV
Lを示す。遅延時間はVGHからVGLまで電圧の中で
90%が低下した時間と定義した。遅延時間増加と共に
ΔVHは一定であるが、ΔVLは低下し、この低下が表示
むらの原因であることがわかる。FIG. 9 shows the scanning line delay time tGF and the jump voltages ΔVH and ΔV in the scanning line direction from the gate drive circuit 1 side.
L is shown. The delay time was defined as the time when 90% of the voltage dropped from VGH to VGL. Although ΔVH is constant as the delay time increases, ΔVL decreases, and it can be seen that this decrease causes display unevenness.
【0010】図10は走査配線の電圧遅延時間の増加と
共にΔVLが低下するメカニズムを説明する図面であ
る。走査配線遅延が大きい場合の、走査電圧VG,信号
電圧VD,画素電極に印加されるソース電圧VSの関係
を示す。VSはVGの低下により低下する。しかし、こ
の期間(微小期間Δt)、VGはVDやVSより大きい
ために、TFTはオン状態となり、飛び込んだ電圧をV
Dに戻そうとして再充電する。結果として、実際の飛込
み電圧δVは配線遅延がない場合より小さくなる。従っ
て、オン期間の長いΔVLは、顕著に、ゲートドライバ
4から遠ざかり、配線遅延が増加すると共に低下する。FIG. 10 is a view for explaining the mechanism of ΔVL decreasing with the increase of the voltage delay time of the scanning wiring. The relationship between the scanning voltage VG, the signal voltage VD, and the source voltage VS applied to the pixel electrode when the scanning wiring delay is large is shown. VS decreases due to a decrease in VG. However, during this period (minute period Δt), since VG is larger than VD and VS, the TFT is turned on and the jumped voltage is V
Recharge to return to D. As a result, the actual jump-in voltage δV is smaller than that in the case without wiring delay. Therefore, ΔVL having a long ON period remarkably moves away from the gate driver 4 and decreases as the wiring delay increases.
【0011】このことは、画面のチラツキであるフリッ
カ特性をも悪化させる。This also deteriorates the flicker characteristic which is the flickering of the screen.
【0012】図11は図6の液晶表示部8でゲート駆動
回路からゲートライン上にそった各画素でフリッカを最
小にする対向ガラス基板に印加される共通電圧Vcom の
値を示す。液晶表示装置は対角10インチであり、測定
は各測定点で透過率が50%のドレイン電圧を印加した
表示モードである。図11より各液晶セルでフリッカを
最小にするVcom の値は異なり、ゲート駆動回路1の接
続された位置より画面中央に向かって増加することがわ
かった。このことより、一般的な駆動方法を用いた場
合、一定のVcom しか与えらないので、画面中央をフリ
ッカ最小にするVcom を与えた場合、ゲート駆動回路1
に近い液晶セルではフリッカが大きいと言う問題が生じ
る。以上のように、上記の表示むらやフリッカは走査配
線の電圧遅延が大きいことが原因であることがわかっ
た。しかし、配線材料はすでに低抵抗のアルミニュムを
用いているために、現実にはこれ以下の配線抵抗を得る
ことは難しい。これに対して、従来の技術では、画素領
域TFTのゲート配線とドレイン配線を駆動する周辺T
FTのゲート電圧が共に表示領域の左端から供給されて
いる。すなわち、配線の遅延時間も左端から基板上を右
端に向かって増加する構造になっており、飛込み電圧の
低下が重畳され、表示むらやフリッカがより一層大きい
と言う問題がある。また、画素TFTのゲート電圧が画
面の両側から供給された場合にも、画面左端から中心に
向かってはサンプリングTFTと画素TFTの配線遅延
は画面中央に向かって増加し、基板上の不均一分布は解
消されない事に加えて、ゲート駆動回路が2倍必要とな
り、液晶表示装置の価格が増加すると言う問題が生じ
る。FIG. 11 shows the value of the common voltage Vcom applied to the counter glass substrate which minimizes the flicker in each pixel along the gate line from the gate drive circuit in the liquid crystal display section 8 of FIG. The liquid crystal display device has a diagonal of 10 inches, and the measurement is in a display mode in which a drain voltage having a transmittance of 50% is applied at each measurement point. From FIG. 11, it was found that the value of Vcom that minimizes the flicker is different in each liquid crystal cell and increases toward the center of the screen from the position where the gate drive circuit 1 is connected. From this fact, when a general driving method is used, only a constant Vcom is applied. Therefore, when Vcom that minimizes the flicker at the center of the screen is applied, the gate drive circuit 1
In a liquid crystal cell close to, there is a problem that flicker is large. As described above, it was found that the above display unevenness and flicker were caused by the large voltage delay of the scanning wiring. However, since the wiring material is already low-resistance aluminum, it is difficult to obtain a wiring resistance lower than this. On the other hand, in the conventional technique, the peripheral T that drives the gate wiring and the drain wiring of the pixel region TFT
Both gate voltages of FT are supplied from the left end of the display area. That is, the wiring delay time also increases from the left end to the right end on the substrate, and there is a problem that the drop in the jump voltage is superimposed and the display unevenness and flicker are further increased. Also, when the gate voltage of the pixel TFT is supplied from both sides of the screen, the wiring delay between the sampling TFT and the pixel TFT increases from the left end of the screen toward the center toward the center of the screen, resulting in non-uniform distribution on the substrate. In addition to the fact that the problem is not solved, the gate drive circuit is required twice, which causes a problem that the price of the liquid crystal display device increases.
【0013】本発明の目的は、上記の表示むらやフリッ
カを解決し、しかも低価格の液晶表示装置を提供するこ
とにある。An object of the present invention is to solve the above display unevenness and flicker and to provide a low cost liquid crystal display device.
【0014】[0014]
【課題を解決するための手段】本発明の目的は、画素領
域TFTのゲート電圧を表示領域の左端から、サンプリ
ング(周辺回路)TFTのゲート電圧を表示領域の右端
から入力することにより達成される。The object of the present invention is achieved by inputting the gate voltage of the pixel area TFT from the left end of the display area and the gate voltage of the sampling (peripheral circuit) TFT from the right end of the display area. ..
【0015】[0015]
【作用】本発明の目的については、画素領域のTFTの
ゲート電圧を画像表示領域の左端より入力すると、飛込
み電圧が表示領域の左端からゲート配線に沿って低下す
る。一方、周辺回路TFTのゲート電圧を表示領域の右
端から入力すると、飛込み電圧が表示領域の右端からゲ
ート配線に沿って低下する。従って、両者の電圧低下が
相殺し、均一な電圧が液晶容量に印加される。従って、
画面全領域で表示むらやフリッカが少ない良好な表示性
能を持つ液晶表示装置が供給できる。For the purpose of the present invention, when the gate voltage of the TFT in the pixel region is inputted from the left end of the image display region, the jump voltage is lowered from the left end of the display region along the gate wiring. On the other hand, when the gate voltage of the peripheral circuit TFT is input from the right end of the display area, the jump voltage decreases from the right end of the display area along the gate wiring. Therefore, the voltage drop of both is offset and a uniform voltage is applied to the liquid crystal capacitor. Therefore,
It is possible to provide a liquid crystal display device having good display performance with less display unevenness and flicker in the entire screen area.
【0016】[0016]
【実施例】以下、本発明の実施例について、図面を用い
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0017】図1は本発明のアクティブマトリクス型の
液晶表示装置の実施例を示したものである。FIG. 1 shows an embodiment of an active matrix type liquid crystal display device of the present invention.
【0018】同図で、液晶表示部8はマトリクス状に配
置された複数の液晶セルに対して、それぞれTFT(E
1,E2)を設け、このTFTのスイッチング動作によ
って各液晶セルを駆動するようにしたものである。ここ
で、横方向に並んだTFTの各ゲートから共通に引き出
した電極である走査線G1〜GMに対して、ゲート駆動
回路1から順次ゲート電圧を印加し、各ゲートライン毎
にTFTのゲートをオンしていく。In the figure, the liquid crystal display unit 8 is provided with TFTs (E) for a plurality of liquid crystal cells arranged in a matrix.
1, E2) are provided, and each liquid crystal cell is driven by the switching operation of this TFT. Here, a gate voltage is sequentially applied from the gate drive circuit 1 to the scanning lines G1 to GM, which are electrodes commonly drawn from the gates of the TFTs arranged in the horizontal direction, and the gates of the TFTs are opened for each gate line. Turn on.
【0019】一方、縦方向に並んだTFTの各ドレイン
から共通に引き出した電極であるドレインラインD1〜
DNに対して、上記オンゲート電圧を印加されたゲート
ライン毎に、データ電圧をデータ駆動回路2からサンプ
リング回路3を経て順次印加し、各液晶セルに与えてい
く。また、サンプリング回路3は、上記ドレインライン
に対して周辺回路を構成するサンプリングTFTを持
ち、サンプリング用TFTのゲート端子に画素TFTゲ
ートオン電圧が印加している間に、複数のサンプリング
電圧φ1,φ2を供給する。但し、この出力電圧φ1,
φ2はサンプリング駆動回路9より供給されるが、画面
制御回路10(ゲート駆動回路1やデータ駆動回路2へ
も制御信号を送信する)にてフレームを判定し、フレー
ム毎にサンプリング駆動回路9に極性反転指令を出す。
また、サンプリング回路3に入力されるドレイン信号は
サンプリングの信号数に応じてまとめることができるた
め、サンプリング回路3からデータ駆動回路2に接続さ
れるドレインライン数を低減できる。On the other hand, drain lines D1 to D1 which are electrodes commonly drawn from the drains of the TFTs arranged in the vertical direction.
The data voltage is sequentially applied to the DN from the data driving circuit 2 through the sampling circuit 3 for each gate line to which the on-gate voltage is applied, and is applied to each liquid crystal cell. The sampling circuit 3 has a sampling TFT that constitutes a peripheral circuit with respect to the drain line, and while the pixel TFT gate-on voltage is applied to the gate terminal of the sampling TFT, a plurality of sampling voltages φ1 and φ2 are applied. Supply. However, this output voltage φ1,
Although φ2 is supplied from the sampling drive circuit 9, the screen control circuit 10 (which also transmits a control signal to the gate drive circuit 1 and the data drive circuit 2) determines a frame, and the polarity is supplied to the sampling drive circuit 9 for each frame. Issue a reverse command.
Further, since the drain signals input to the sampling circuit 3 can be put together according to the number of sampling signals, the number of drain lines connected from the sampling circuit 3 to the data driving circuit 2 can be reduced.
【0020】本発明の特徴は、画素TFTのゲートライ
ンへのゲートオン電圧がゲート駆動回路1より表示領域
の左端から供給されているのに対し、サンプリングTF
Tのゲートに供給されるサンプリング電圧φ1,φ2は
サンプリング回路9より表示領域8の右端から供給され
ている点である。The feature of the present invention is that the gate-on voltage to the gate line of the pixel TFT is supplied from the left end of the display area by the gate drive circuit 1, while the sampling TF is used.
The sampling voltages φ1 and φ2 supplied to the gate of T are supplied from the sampling circuit 9 from the right end of the display area 8.
【0021】上記回路の内、サンプリング回路3を画素
TFT同様にガラス等を材料とする基板状4に形成でき
れば、サンプリングTFTのサンプリング信号数に応じ
て、サンプリング回路3とデータ駆動回路2間の接続数
は低減できるため、ガラス基板上4に形成した表示装置
本体と外部駆動回路間との接続線が低減できデータ駆動
回路2も簡略化できる。図2に示したようにサンプリン
グ信号数が2の場合、ドレインラインD1とD2がひと
まとめにされDK1としてデータ駆動回路に接続され、
結果として画素TFT及びサンプリング回路3の形成さ
れた基板とデータ駆動回路2との接続数は半減、すなわ
ちデータ駆動回路2を構成するドライバIC数を半減で
きる。サンプリング回路3は画素TFTと同じ工程で容
易に形成できるので、ドライバIC数を半減にした効果
により、液晶表示コストを低減できる効果がある。もち
ろん、画素TFTのゲート電圧VGとサンプリングTF
T(TR1,TR2)のゲートに印加されるサンプリン
グ電圧φ1,φ2はそれぞれ双方向に入力されている。If the sampling circuit 3 among the above circuits can be formed on the substrate 4 made of glass or the like like the pixel TFT, the connection between the sampling circuit 3 and the data driving circuit 2 will be made according to the number of sampling signals of the sampling TFT. Since the number can be reduced, the connection line between the display device main body formed on the glass substrate 4 and the external drive circuit can be reduced and the data drive circuit 2 can be simplified. When the number of sampling signals is 2, as shown in FIG. 2, the drain lines D1 and D2 are grouped together and connected to the data driving circuit as DK1.
As a result, the number of connections between the data drive circuit 2 and the substrate on which the pixel TFTs and the sampling circuit 3 are formed can be reduced by half, that is, the number of driver ICs that form the data drive circuit 2 can be reduced by half. Since the sampling circuit 3 can be easily formed in the same process as the pixel TFT, the effect of halving the number of driver ICs has an effect of reducing the liquid crystal display cost. Of course, the gate voltage VG of the pixel TFT and the sampling TF
The sampling voltages φ1 and φ2 applied to the gates of T (TR1, TR2) are input bidirectionally, respectively.
【0022】次に、図3を用いて第1の実施例の動作を
説明する。同図(a)は、図1のE1画素、(b)はEN
ー1画素に対する駆動波形を示し、サンプリングTFT
のゲート電圧φと外部ドライバICから供給されるドレ
イン電圧VDD、前記サンプリングTFTからの出力電
圧で画素TFTでE1,EN−1のドレイン電圧である
VD、前記E1,EN−1のTFTが画素電極に充電し
たソース電圧VSの電圧波形を示したものである。この
波形は図2の回路の1番目すなわちG1に対するもの
で、それぞれ画素TFTに対するドレイン線の奇数番目
(ここではD1ラインの画素E1,EN−1)の駆動波
形に対応する。動作を説明する。E1画素に対し、VD
Dが印加され、サンプリング電圧φ1がオンの時、図2
のサンプリングTFTであるTR1がオン状態となりド
レイン線D1にVDDが印加される。しかし、TR1に
おけるφ1配線とD1配線間の寄生容量の影響でφ1が
オンからオフに切り替わるときに、電圧が低下する。そ
の時の飛込み電圧はΔVGφLである。従って、ドレイ
ン配線D1にはVDD−ΔVGφLが印加される。画素
TFTのゲート電圧VGはφ1の約2倍の時間オンされ
ているので、画素TFTであるE1は液晶容量を充電
し、ソース電圧VSはVDD−ΔVGφLに達する。ゲ
ート電圧VGがオンからオフに切り替わる際に、ゲート
配線G1と画素電極間の寄生容量の影響で、電圧が低下
する。その時の飛込み電圧はΔVGDLである。従っ
て、実際に液晶容量CL1に印加されるVSはVDD−
ΔVGφL−ΔVGDLとなる。Next, the operation of the first embodiment will be described with reference to FIG. 1A shows the E1 pixel in FIG. 1, and FIG. 1B shows EN.
-Driving waveform for 1 pixel, sampling TFT
, The drain voltage VDD supplied from the external driver IC, the output voltage from the sampling TFT, which is the drain voltage of E1 and EN-1 of the pixel TFT VD, and the TFTs of E1 and EN-1 are pixel electrodes. 7 shows a voltage waveform of the source voltage VS charged in the above manner. This waveform is for the first one, that is, G1 in the circuit of FIG. 2, and corresponds to the drive waveforms of the odd-numbered drain lines (here, the pixels E1 and EN-1 of the D1 line) for the pixel TFT. The operation will be described. VD for E1 pixel
When D is applied and the sampling voltage φ1 is on, FIG.
TR1 which is the sampling TFT is turned on and VDD is applied to the drain line D1. However, when φ1 switches from on to off due to the parasitic capacitance between the φ1 wiring and the D1 wiring in TR1, the voltage drops. The jump voltage at that time is ΔVGφL. Therefore, VDD-ΔVGφL is applied to the drain wiring D1. Since the gate voltage VG of the pixel TFT is on for about twice as long as φ1, the pixel TFT E1 charges the liquid crystal capacitance, and the source voltage VS reaches VDD−ΔVGφL. When the gate voltage VG is switched from on to off, the voltage drops due to the influence of the parasitic capacitance between the gate line G1 and the pixel electrode. The jump voltage at that time is ΔVGDL. Therefore, VS actually applied to the liquid crystal capacitance CL1 is VDD−
ΔVGφL−ΔVGDL.
【0023】同様に、同図(b)に示すように、実際にE
N−1のTFTから液晶容量CLN−1に印加されるV
SはVDD−ΔVGφR−ΔVGDRとなる。ここで、
E1画素に印加されるVDD−ΔVGφL−ΔVGDL
とEN−1画素に印加されるVDD−ΔVGφR−ΔV
GDRがほぼ等しくなれば表示の不均一やフリッカは発
生しない。従来の方法では、VGとφが共に画面の左端
から供給され、それぞれの配線遅延時間が左端から右端
に向かって増加するので、VGの遅延時間増加の影響で
ΔVGDL>ΔVGDR、φの遅延時間増加の影響でΔ
VGφL>ΔVGφRとなり、結果的にVDD−ΔVG
φL−ΔVGDL>VDD−ΔVGφRーΔVGDRと
なり、画面の不均一やフリッカが発生する。Similarly, as shown in FIG.
V applied to the liquid crystal capacitor CLN-1 from the N-1 TFT
S becomes VDD-ΔVGφR-ΔVGDR. here,
VDD-ΔVGφL-ΔVGDL applied to the E1 pixel
And EN-1 VDD applied to the pixel VDD-ΔVG φR-ΔV
If the GDRs are almost equal, display nonuniformity and flicker do not occur. In the conventional method, both VG and φ are supplied from the left end of the screen, and the wiring delay time of each increases from the left end to the right end. Due to
VGφL> ΔVGφR, resulting in VDD−ΔVG
[phi] L- [Delta] VGDL> VDD- [Delta] VG [phi] R- [Delta] VGDR, resulting in screen nonuniformity and flicker.
【0024】これに対して、本発明ではVGとφが、そ
れぞれ、画面の左端と右端に分けて双方向に入力されて
いるので、VGに関しては従来の技術同様ΔVGDL>
ΔVGDRとなるが、φに関してはΔVGφL<ΔVG
φRとなり、両者の飛込み電圧が相殺され結果的にVD
D−ΔVGφL−ΔVGDL=VDD−ΔVGφR−ΔV
GDRとなり、表示の不均一やフリッカのない良好な画
質を持つ液晶表示装置を提供できる。本発明の効果を精
度良く得るには、ΔVGDRとΔVGφLが等しい、Δ
VGφRとΔVGDLが等しいように配線定数を設定す
れば良く、そのためには、画素TFT即ちVGが伝達さ
れる配線の配線抵抗と配線容量の積とサンプリングTF
Tすなわちφが伝達される配線の配線抵抗と配線容量の
積を等しくなるように設定すれば良い。On the other hand, in the present invention, VG and φ are bidirectionally input at the left end and the right end of the screen, respectively. Therefore, regarding VG, ΔVGDL>
ΔVGDR, but for φ, ΔVGφL <ΔVG
φR, and the jump voltages of both are canceled out, resulting in VD
D-ΔVGφL-ΔVGDL = VDD-ΔVGφR-ΔV
It becomes GDR, and it is possible to provide a liquid crystal display device having good image quality without uneven display and flicker. In order to obtain the effect of the present invention with high accuracy, ΔVGDR and ΔVGφL are equal to each other.
The wiring constant may be set so that VGφR and ΔVGDL are equal, and for that purpose, the product of the wiring resistance and the wiring capacitance of the pixel TFT, that is, the wiring to which VG is transmitted, and the sampling TF.
It suffices to set the product of the wiring resistance and the wiring capacitance of the wiring through which T, that is, φ, to be equal.
【0025】図4には、この発明に係る液晶表示装置を
用いたラップトップ型(又はブック型)のマイクロコン
ピュータの一実施例の概略斜視図が示されている。キー
ボード5を本体として、これに表示モニターとなる液晶
表示装置6が具備されている。前記表示モニターは本発
明の液晶表示装置を内蔵したもので、内蔵下ミクロコン
ピュータの信号が画面制御回路に入力され、そこで表示
内容を判定しゲート駆動回路,データ駆動回路、及びサ
ンプリング駆動回路それぞれ信号を送信する。駆動方法
は上記実施例1の駆動方法を用いており、表示品質の優
れた画像のモニターが実現できるとともに、サンプリン
グ回路を画素TFTと同一基板上に形成でき、値段の安
く、しかも軽量なマイクロコンピュータが実現できる。FIG. 4 is a schematic perspective view of an embodiment of a laptop type (or book type) microcomputer using the liquid crystal display device according to the present invention. A keyboard 5 is a main body, and a liquid crystal display device 6 serving as a display monitor is provided on the main body. The display monitor incorporates the liquid crystal display device of the present invention, and the signal of the internal microcomputer is input to the screen control circuit, and the display content is judged there, and the gate drive circuit, the data drive circuit, and the sampling drive circuit respectively receive signals. To send. As the driving method, the driving method of the first embodiment is used, and it is possible to realize an image monitor with excellent display quality, and a sampling circuit can be formed on the same substrate as the pixel TFT. Can be realized.
【0026】次に本発明の第2の実施例を説明する。図
5は本発明を用いたアクティブマトリクス型の液晶表示
装置の第2の実施例を示したものである。Next, a second embodiment of the present invention will be described. FIG. 5 shows a second embodiment of an active matrix type liquid crystal display device using the present invention.
【0027】同図で、液晶表示部8及びゲート駆動回路
の動作は実施例1と同様である。In the figure, the operations of the liquid crystal display section 8 and the gate drive circuit are the same as in the first embodiment.
【0028】一方、縦方向に並んだTFTの各ドレイン
から共通に引き出したドレインラインD1〜DNに対し
て、画素TFTのゲート電圧を印加されたゲートライン
毎に、データ電圧をデータ駆動回路2からサンプリング
回路3を経て順次印加し、各液晶セルに与えていく。本
発明ではサンプリング回路3が集積回路(IC)として
シリコン基板上に形成されたICチップからなり、これ
を絶縁基板4にマウンティングされて形成している。ま
た、ゲート電圧VGの入力とサンプリング電圧φは双方
向入力となり、画像の不均一やフリッカのない良好な画
質を持つ液晶表示装置を提供できる。なお、絶縁基板上
に形成されたこのICチップはサンプリング回路3のみ
ならずデータ駆動回路2の機能をも持ちこれにより、外
部との接続数を低減して信頼性をさらに向上することが
可能である。ICチップ上の端子と配線との接続は、例
えば、金を材料とするワイヤボンディング技術を用いて
接続する。On the other hand, with respect to the drain lines D1 to DN commonly drawn from the drains of the TFTs arranged in the vertical direction, the data driving circuit 2 supplies the data voltage for each gate line to which the gate voltage of the pixel TFT is applied. The voltage is sequentially applied through the sampling circuit 3 and applied to each liquid crystal cell. In the present invention, the sampling circuit 3 comprises an IC chip formed on a silicon substrate as an integrated circuit (IC), and is mounted on the insulating substrate 4 to be formed. Further, the gate voltage VG input and the sampling voltage φ are bidirectional inputs, so that it is possible to provide a liquid crystal display device having good image quality without image unevenness and flicker. This IC chip formed on the insulating substrate has the function of not only the sampling circuit 3 but also the data driving circuit 2, so that it is possible to reduce the number of external connections and further improve the reliability. is there. The terminals on the IC chip and the wirings are connected by using, for example, a wire bonding technique using gold as a material.
【0029】[0029]
【発明の効果】本発明によれば、液晶表示装置の表示品
質上問題となる画面の画像の不均一やフリッカや残像を
低減する電圧を容易に提供できるので、表示品質のすぐ
れた液晶表示装置を提供できる。According to the present invention, it is possible to easily provide a voltage for reducing non-uniformity of images on the screen, flicker, and afterimage, which are problems in display quality of the liquid crystal display device. Therefore, the liquid crystal display device having excellent display quality is provided. Can be provided.
【図1】本発明の一実施例に係る液晶表示装置の構成図
である。FIG. 1 is a configuration diagram of a liquid crystal display device according to an embodiment of the present invention.
【図2】本発明の一実施例に係る透過回路を示す図であ
る。FIG. 2 is a diagram showing a transmissive circuit according to an embodiment of the present invention.
【図3】本発明の一実施例に係る駆動波形を示す図であ
る。FIG. 3 is a diagram showing drive waveforms according to an embodiment of the present invention.
【図4】本発明の一実施例に係るマイクロコンピュータ
の斜視図である。FIG. 4 is a perspective view of a microcomputer according to an embodiment of the present invention.
【図5】本発明の一実施例に係る液晶表示装置の構成図
である。FIG. 5 is a configuration diagram of a liquid crystal display device according to an embodiment of the present invention.
【図6】従来の方法における液晶表示装置の構成図であ
る。FIG. 6 is a configuration diagram of a liquid crystal display device in a conventional method.
【図7】従来の方法における透過率分布を示す図であ
る。FIG. 7 is a diagram showing a transmittance distribution in a conventional method.
【図8】従来の方法における駆動電圧波形を示す図であ
る。FIG. 8 is a diagram showing a drive voltage waveform in a conventional method.
【図9】従来の方法における配線の電圧遅延特性を示す
図である。FIG. 9 is a diagram showing a voltage delay characteristic of wiring in a conventional method.
【図10】従来の方法における特性不均一の原因メカニ
ズムを示す図である。FIG. 10 is a diagram showing a mechanism for causing characteristic nonuniformity in a conventional method.
【図11】従来の方法におけるコモン電圧分布を示す図
である。FIG. 11 is a diagram showing a common voltage distribution in a conventional method.
Vcom …共通電圧、VG…画素TFTのゲート電圧、V
D…画素TFTのドレイン電圧、VDD…サンプリング
TFTのドレイン電圧、φ…サンプリングTFTのゲート
電圧、1…ゲート駆動回路、2…データ駆動回路、3…
サンプリング回路、4…画素TFTが形成された基板、
5…キーボード、6…液晶表示装置。Vcom ... Common voltage, VG ... Gate voltage of pixel TFT, V
D ... Drain voltage of pixel TFT, VDD ... Drain voltage of sampling TFT, φ ... Gate voltage of sampling TFT, 1 ... Gate drive circuit, 2 ... Data drive circuit, 3 ...
Sampling circuit, 4 ... Substrate on which pixel TFTs are formed,
5 ... Keyboard, 6 ... Liquid crystal display device.
Claims (5)
と、前記画素の行列で構成される表示領域と、前記各画
素毎に形成され前記画素を駆動する薄膜トランジスタ
と、前記薄膜トランジスタを形成する基板と、同列に属
する前記薄膜トランジスタのドレイン端子を連結したド
レイン線と、同行に属する前記薄膜トランジスタのゲー
ト端子を連結したゲート線とで構成される表示領域と、
前記ゲート線あるいはドレイン線に電圧を供給するサン
プリングTFTが形成され、前記サンプリングTFTの制
御用のゲート配線を有する液晶表示装置において、画素
を駆動するTFTのゲート配線の電圧の入力端子と前記
サンプリングTFTの制御用のゲート配線の入力端子が
基板上で対向する位置から双方向に入力されていること
を特徴とする液晶表示装置。1. A pixel formed of liquid crystal capacitors arranged in a matrix, a display region formed of a matrix of the pixel, a thin film transistor formed for each pixel to drive the pixel, and the thin film transistor. A substrate, a display region composed of a drain line connecting the drain terminals of the thin film transistors belonging to the same column, and a gate line connecting the gate terminals of the thin film transistors belonging to the same row,
In a liquid crystal display device in which a sampling TFT for supplying a voltage to the gate line or the drain line is formed and which has a gate wiring for controlling the sampling TFT, a voltage input terminal of a gate wiring of a TFT for driving a pixel and the sampling TFT 2. The liquid crystal display device, wherein the input terminal of the control gate wiring is input bidirectionally from a position facing each other on the substrate.
FTと前記画素に電圧を供給するドレインあるいはゲー
ト配線に電圧を供給するサンプリングTFTがガラス板
のような絶縁基板上に形成されていることを特徴とする
液晶表示装置。2. The T according to claim 1, which drives the pixel.
A liquid crystal display device characterized in that an FT and a sampling TFT for supplying a voltage to a drain or a gate wiring for supplying a voltage to the pixel are formed on an insulating substrate such as a glass plate.
FTが絶縁基板上に形成され、前記画素に電圧を供給す
るドレインあるいはゲート配線に電圧を供給するサンプ
リングTFTがシリコン基板上に形成され、前記シリコ
ン基板が適当な大きさに切断され、前記絶縁基板上に接
着されていることを特徴とする液晶表示装置。3. The T for driving the pixel according to claim 1.
The FT is formed on an insulating substrate, a sampling TFT for supplying a voltage to a drain or a gate wiring for supplying a voltage to the pixel is formed on a silicon substrate, and the silicon substrate is cut into an appropriate size. A liquid crystal display device characterized by being adhered to the top.
駆動するTFTのゲートに電圧を供給するゲート配線の
配線抵抗と容量の積が前記画素に電圧を供給するドレイ
ンあるいはゲート配線に電圧を供給するサンプリングT
FTのゲートに電圧を供給する制御用ゲート配線の配線
抵抗と容量の積と等しいことを特徴とする液晶表示装
置。4. A product of wiring resistance and capacitance of a gate wiring for supplying a voltage to a gate of a TFT for driving the pixel according to claim 1, 2 or 3, wherein a voltage is applied to a drain or a gate wiring for supplying a voltage to the pixel. Sampling T to supply
A liquid crystal display device characterized by being equal to a product of a wiring resistance and a capacitance of a control gate wiring for supplying a voltage to a gate of an FT.
により液晶を駆動するように形成された画素と、前記薄
膜トランジスタを駆動するゲート駆動回路と、液晶に所
定の電圧を与えるデータ駆動回路と、前記ゲート駆動回
路やデータ駆動回路に制御品号を与える画面制御回路
と、演算処理用のマイクロコンピュータ及び情報入力手
段を備え、前記演算処理結果又は情報入力手段からの情
報を前記マイクロコンピュータを介して画面制御回路に
伝達する情報処理装置において、前記データ駆動回路と
前記薄膜トランジスタの間に、データ信号を制御するス
イッチング素子を設け、前記ゲート駆動回路から薄膜ト
ランジスタのゲートに電圧を入力する方向と前記データ
信号を制御するスイッチング素子のゲートに電圧を入力
する方向が双方向となることを特徴とする情報処理装
置。5. A pixel formed to drive liquid crystal by a thin film transistor formed in a matrix, a gate drive circuit for driving the thin film transistor, a data drive circuit for applying a predetermined voltage to the liquid crystal, and the gate drive circuit. And a screen control circuit for giving a control code to the data drive circuit, a microcomputer for arithmetic processing and information input means, and the arithmetic processing result or information from the information input means is transferred to the screen control circuit via the microcomputer. In an information processing device for transmitting, a switching element for controlling a data signal is provided between the data driving circuit and the thin film transistor, and a direction for inputting a voltage from the gate driving circuit to a gate of the thin film transistor and a switching for controlling the data signal. The direction of inputting voltage to the gate of the device is bidirectional The information processing apparatus according to claim Rukoto.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23930991A JPH0580296A (en) | 1991-09-19 | 1991-09-19 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23930991A JPH0580296A (en) | 1991-09-19 | 1991-09-19 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0580296A true JPH0580296A (en) | 1993-04-02 |
Family
ID=17042802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23930991A Pending JPH0580296A (en) | 1991-09-19 | 1991-09-19 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0580296A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008304659A (en) * | 2007-06-07 | 2008-12-18 | Hitachi Displays Ltd | Display device |
| WO2009133906A1 (en) * | 2008-04-28 | 2009-11-05 | シャープ株式会社 | Video signal line drive circuit and liquid crystal display device |
-
1991
- 1991-09-19 JP JP23930991A patent/JPH0580296A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008304659A (en) * | 2007-06-07 | 2008-12-18 | Hitachi Displays Ltd | Display device |
| WO2009133906A1 (en) * | 2008-04-28 | 2009-11-05 | シャープ株式会社 | Video signal line drive circuit and liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10163392B2 (en) | Active matrix display device and method for driving same | |
| US7215311B2 (en) | LCD and driving method thereof | |
| JP4931588B2 (en) | Active matrix substrate and driving circuit thereof | |
| US7221352B2 (en) | Driving method for improving display uniformity in multiplexed pixel | |
| KR100750916B1 (en) | Liquid Crystal Display Using Swing Common Electrode Voltage and Its Driving Method | |
| JP2739821B2 (en) | Liquid crystal display | |
| KR100440360B1 (en) | LCD and its driving method | |
| US5745090A (en) | Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device | |
| CN100587788C (en) | Liquid crystal display device | |
| KR100740931B1 (en) | LCD panel, LCD including same and driving method thereof | |
| JPH07318901A (en) | Active matrix liquid crystal display device and driving method thereof | |
| JPH08314409A (en) | Liquid crystal display | |
| EP1381015B1 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
| US7358955B2 (en) | Liquid crystal display for mobile phone | |
| JP3245733B2 (en) | Liquid crystal display device and driving method thereof | |
| KR20050026496A (en) | Active matrix liquid crystal display device | |
| JPH0580296A (en) | Liquid crystal display device | |
| JPH10161084A (en) | Liquid crystal display device and driving method thereof | |
| JP3328840B2 (en) | Liquid crystal display | |
| JPH09329809A (en) | Liquid crystal display device | |
| US20070001988A1 (en) | Line-on-glass liquid crystal display apparatus and driving method thereof | |
| KR20040037830A (en) | A liquid crystal display apparatus | |
| JP2004341414A (en) | Liquid crystal display | |
| KR100939603B1 (en) | LCD to remove afterimages | |
| JPH09179098A (en) | Display device |