JPH0580871A - 電子計算機システム - Google Patents
電子計算機システムInfo
- Publication number
- JPH0580871A JPH0580871A JP3241862A JP24186291A JPH0580871A JP H0580871 A JPH0580871 A JP H0580871A JP 3241862 A JP3241862 A JP 3241862A JP 24186291 A JP24186291 A JP 24186291A JP H0580871 A JPH0580871 A JP H0580871A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- key code
- circuit
- frequency
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 キーボード入力待ちの間にはＣＰＵへのクロ
ックを低周波数のクロックに切り替えることでシステム
の低消費電力化を可能とする一方で、システムの使用状
態の検出をハードウェアによって行うことにより、シス
テムの通常処理速度を維持する。 【構成】 キーコード記憶回路２はキーボード３から入
力されたキーコードを一時的に蓄える。フラグ・レジス
タ４はキーコード記憶回路２におけるキーコードの有無
に基づいてステータス信号１０を出力する。カウンタ回
路５はステータス信号１０が未処理のキーコードの不在
を示すようになった時点からカウントを開始し、一定期
間経過後にクロック周波数選択回路６に対してクロック
選択制御信号１１を出力する。クロック周波数選択回路
６はＣＰＵ１へ供給するクロックの周波数を切り替え
る。
ックを低周波数のクロックに切り替えることでシステム
の低消費電力化を可能とする一方で、システムの使用状
態の検出をハードウェアによって行うことにより、シス
テムの通常処理速度を維持する。 【構成】 キーコード記憶回路２はキーボード３から入
力されたキーコードを一時的に蓄える。フラグ・レジス
タ４はキーコード記憶回路２におけるキーコードの有無
に基づいてステータス信号１０を出力する。カウンタ回
路５はステータス信号１０が未処理のキーコードの不在
を示すようになった時点からカウントを開始し、一定期
間経過後にクロック周波数選択回路６に対してクロック
選択制御信号１１を出力する。クロック周波数選択回路
６はＣＰＵ１へ供給するクロックの周波数を切り替え
る。
Description
【０００１】
【産業上の利用分野】本発明は、システムの低消費電力
化を目的としたクロック周波数選択回路を有する電子計
算機システムに関し、特にキーボードからの入力待ちの
間、中央処理装置へ供給するクロックを高周波数クロッ
クから低周波数クロックへ切り替える電子計算機システ
ムに関する。
化を目的としたクロック周波数選択回路を有する電子計
算機システムに関し、特にキーボードからの入力待ちの
間、中央処理装置へ供給するクロックを高周波数クロッ
クから低周波数クロックへ切り替える電子計算機システ
ムに関する。
【０００２】
【従来の技術】図３および図４は、それぞれ、第１およ
び第２の電子計算機システムの構成を示すブロック図で
ある。図３に示すような第１の従来の電子計算機システ
ムは、後述するクロック周波数選択回路を持たず、発振
回路７ａから中央処理装置（以下ＣＰＵと記す）１へ供
給されるクロックの周波数は常に一定であった。このた
め、システムが使用されていない期間にもＣＰＵは常に
発振回路７ａから供給される高周波数クロックに同期し
て動作し、多量の電力を消費するという問題があった。
また、バッテリーを使用しているシステムではバッテリ
ーの消耗が激しく、システムの動作可能時間が短くなる
という問題があった。
び第２の電子計算機システムの構成を示すブロック図で
ある。図３に示すような第１の従来の電子計算機システ
ムは、後述するクロック周波数選択回路を持たず、発振
回路７ａから中央処理装置（以下ＣＰＵと記す）１へ供
給されるクロックの周波数は常に一定であった。このた
め、システムが使用されていない期間にもＣＰＵは常に
発振回路７ａから供給される高周波数クロックに同期し
て動作し、多量の電力を消費するという問題があった。
また、バッテリーを使用しているシステムではバッテリ
ーの消耗が激しく、システムの動作可能時間が短くなる
という問題があった。
【０００３】従って、このような無駄な電力を削減する
ために、図４に示すような第２の従来の電子計算機シス
テムでは、システムが使用されていない期間をソフトウ
ェアによって検出し、クロック周波数制御手段１２に対
してＩ／Ｏコマンド（入出力コマンド）を送っている。
クロック周波数選択回路６は、発振回路７ａから供給さ
れた高周波数クロックを内部で低周波数クロックに分周
する。クロック周波数制御手段１２は、上述したＩ／Ｏ
コマンドに応答して、クロック周波数選択回路６に対し
て発振回路７ａから供給された高周波数クロックと内部
で分周した低周波数クロックのどちれか一方を選択させ
るためのクロック選択制御信号を出力する。このように
システムが使用されていない時にはクロック周波数を低
くすることで消費電力量を削減することができる。
ために、図４に示すような第２の従来の電子計算機シス
テムでは、システムが使用されていない期間をソフトウ
ェアによって検出し、クロック周波数制御手段１２に対
してＩ／Ｏコマンド（入出力コマンド）を送っている。
クロック周波数選択回路６は、発振回路７ａから供給さ
れた高周波数クロックを内部で低周波数クロックに分周
する。クロック周波数制御手段１２は、上述したＩ／Ｏ
コマンドに応答して、クロック周波数選択回路６に対し
て発振回路７ａから供給された高周波数クロックと内部
で分周した低周波数クロックのどちれか一方を選択させ
るためのクロック選択制御信号を出力する。このように
システムが使用されていない時にはクロック周波数を低
くすることで消費電力量を削減することができる。
【０００４】尚、この第２の従来の電子計算機システム
では、低周波数クロックをクロック周波数選択回路６の
内部で作成しているが、クロック周波数選択回路６の外
部に設けられた、発振回路７ａとは別の発振回路から発
生させるようにしても良いのは勿論である。
では、低周波数クロックをクロック周波数選択回路６の
内部で作成しているが、クロック周波数選択回路６の外
部に設けられた、発振回路７ａとは別の発振回路から発
生させるようにしても良いのは勿論である。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のクロック周波数選択回路を有する電子計算機シ
ステムにおいては、クロックを低周波数に切り替えるタ
イミングをソフトウェアによって常に検出する必要があ
る。このため、通常処理状態におけるシステムの処理速
度が低下するという問題があった。
た従来のクロック周波数選択回路を有する電子計算機シ
ステムにおいては、クロックを低周波数に切り替えるタ
イミングをソフトウェアによって常に検出する必要があ
る。このため、通常処理状態におけるシステムの処理速
度が低下するという問題があった。
【０００６】従って、本発明の目的は、キーボード入力
待ちの間はＣＰＵへのクロックの周波数を高周波数から
低周波数に切り替えることによって、システムの低消費
電力化を実現する一方で、システムの使用状態の検出を
ハードウェアによって行うことにより、システムの通常
処理状態においても処理速度が低下せず、通常の処理速
度を保つことができる電子計算機システムを提供するこ
とにある。
待ちの間はＣＰＵへのクロックの周波数を高周波数から
低周波数に切り替えることによって、システムの低消費
電力化を実現する一方で、システムの使用状態の検出を
ハードウェアによって行うことにより、システムの通常
処理状態においても処理速度が低下せず、通常の処理速
度を保つことができる電子計算機システムを提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明の第１の態様によ
る電子計算機システムは、中央処理装置と、前記中央処
理装置を動作させるための高周波数クロックを発生する
発振回路と、前記高周波数クロックを内部で低周波数ク
ロックに分周し、クロック選択制御信号に応答して、前
記高周波数クロックか前記低周波数クロックのどちらか
一方を選択し、選択したクロックを前記中央処理装置へ
供給するクロック周波数選択回路と、を有する電子計算
機システムにおいて、キーボードから入力され、前記中
央処理装置へ読み込まれるべきキーコードを一時的に蓄
えるキーコード記憶回路と、前記キーコード記憶回路に
未処理のキーコードが存在するか否かを示すステータス
信号を出力するフラグ・レジスタと、前記ステータス信
号が未処理のキーコードの不在を示すようになった時点
からカウントを開始し、該カウント値が一定時間経過し
たことを示すときに前記クロック周波数選択回路に対し
て前記クロック選択制御信号として前記低周波数クロッ
クを選択することを指示する信号を出力するカウンタ回
路と、を有することを特徴とする。
る電子計算機システムは、中央処理装置と、前記中央処
理装置を動作させるための高周波数クロックを発生する
発振回路と、前記高周波数クロックを内部で低周波数ク
ロックに分周し、クロック選択制御信号に応答して、前
記高周波数クロックか前記低周波数クロックのどちらか
一方を選択し、選択したクロックを前記中央処理装置へ
供給するクロック周波数選択回路と、を有する電子計算
機システムにおいて、キーボードから入力され、前記中
央処理装置へ読み込まれるべきキーコードを一時的に蓄
えるキーコード記憶回路と、前記キーコード記憶回路に
未処理のキーコードが存在するか否かを示すステータス
信号を出力するフラグ・レジスタと、前記ステータス信
号が未処理のキーコードの不在を示すようになった時点
からカウントを開始し、該カウント値が一定時間経過し
たことを示すときに前記クロック周波数選択回路に対し
て前記クロック選択制御信号として前記低周波数クロッ
クを選択することを指示する信号を出力するカウンタ回
路と、を有することを特徴とする。
【０００８】上記第１の態様による電子計算機システム
は、前記カウンタ回路が、カウント動作を開始してから
前記一定時間経過前に前記ステータス信号が前記未処理
のキーコードの存在を示すようになったときには、即座
に前記カウント値がリセットされる。また、前記クロッ
ク選択制御信号として前記低周波数クロックを選択する
ことを指示する信号を出力している状態で、前記ステー
タス信号が前記未処理のキーコードの存在を示すように
なったときには、前記カウンタ回路は前記クロック周波
数選択回路に対して前記クロック選択制御信号として前
記高周波数クロックを選択することを指示する信号を送
ることを特徴とする。
は、前記カウンタ回路が、カウント動作を開始してから
前記一定時間経過前に前記ステータス信号が前記未処理
のキーコードの存在を示すようになったときには、即座
に前記カウント値がリセットされる。また、前記クロッ
ク選択制御信号として前記低周波数クロックを選択する
ことを指示する信号を出力している状態で、前記ステー
タス信号が前記未処理のキーコードの存在を示すように
なったときには、前記カウンタ回路は前記クロック周波
数選択回路に対して前記クロック選択制御信号として前
記高周波数クロックを選択することを指示する信号を送
ることを特徴とする。
【０００９】本発明の第２の態様による電子計算機シス
テムは、中央処理装置と、前記中央処理装置を動作させ
るための高周波数クロックを発生する高周波発振回路
と、前記中央処理装置を動作させるための、前記高周波
数クロックより周波数の低い、低周波数クロックを発生
する低周波発振回路と、クロック選択制御信号に応答し
て、前記高周波数クロックか前記低周波数クロックのど
ちらか一方を選択し、選択したクロックを前記中央処理
装置へ供給するクロック周波数選択回路と、を有する電
子計算機システムにおいて、キーボードから入力され、
前記中央処理装置へ読み込まれるべきキーコードを一時
的に蓄えるキーコード記憶回路と、前記キーコード記憶
回路に未処理のキーコードが存在するか否かを示すステ
ータス信号を出力するフラグ・レジスタと、前記ステー
タス信号が未処理のキーコードの不在を示すようになっ
た時点からカウントを開始し、該カウント値が一定時間
経過したことを示すときに前記クロック周波数選択回路
に対して前記クロック選択制御信号として前記低周波数
クロックを選択することを指示する信号を出力するカウ
ンタ回路と、を有することを特徴とする。
テムは、中央処理装置と、前記中央処理装置を動作させ
るための高周波数クロックを発生する高周波発振回路
と、前記中央処理装置を動作させるための、前記高周波
数クロックより周波数の低い、低周波数クロックを発生
する低周波発振回路と、クロック選択制御信号に応答し
て、前記高周波数クロックか前記低周波数クロックのど
ちらか一方を選択し、選択したクロックを前記中央処理
装置へ供給するクロック周波数選択回路と、を有する電
子計算機システムにおいて、キーボードから入力され、
前記中央処理装置へ読み込まれるべきキーコードを一時
的に蓄えるキーコード記憶回路と、前記キーコード記憶
回路に未処理のキーコードが存在するか否かを示すステ
ータス信号を出力するフラグ・レジスタと、前記ステー
タス信号が未処理のキーコードの不在を示すようになっ
た時点からカウントを開始し、該カウント値が一定時間
経過したことを示すときに前記クロック周波数選択回路
に対して前記クロック選択制御信号として前記低周波数
クロックを選択することを指示する信号を出力するカウ
ンタ回路と、を有することを特徴とする。
【００１０】上記第２の態様による電子計算機システム
は、前記カウンタ回路が、カウント動作を開始してから
前記一定時間経過前に前記ステータス信号が前記未処理
のキーコードの存在を示すようになったときには、即座
に前記カウント値がリセットされる。また、前記クロッ
ク選択制御信号として前記低周波数クロックを選択する
ことを指示する信号を出力している状態で、前記ステー
タス信号が前記未処理のキーコードの存在を示すように
なったときには、前記カウンタ回路は前記クロック周波
数選択回路に対して前記クロック選択制御信号として前
記高周波数クロックを選択することを指示する信号を送
ることを特徴とする。
は、前記カウンタ回路が、カウント動作を開始してから
前記一定時間経過前に前記ステータス信号が前記未処理
のキーコードの存在を示すようになったときには、即座
に前記カウント値がリセットされる。また、前記クロッ
ク選択制御信号として前記低周波数クロックを選択する
ことを指示する信号を出力している状態で、前記ステー
タス信号が前記未処理のキーコードの存在を示すように
なったときには、前記カウンタ回路は前記クロック周波
数選択回路に対して前記クロック選択制御信号として前
記高周波数クロックを選択することを指示する信号を送
ることを特徴とする。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明による電子計算機システムの
一実施例の構成を示すブロック図である。図において、
ＣＰＵ１はＣＰＵデータバス９を介してキーコード記憶
回路２に接続されている。キーコード記憶回路２はさら
に、ペリフェラルデータバス８を介してキーボード３に
接続されている。キーボード３から入力された複数個の
キーコードは、ペリフェラルデータバス８を介してキー
コード記憶回路２に記憶される。ＣＰＵ１はキーコード
記憶回路２に対して任意にＩ／Ｏコマンドを送り、記憶
されたキーコードを読み出す。キーコード記憶回路２は
さらに、フラグレジスタ４に接続されている。キーコー
ド記憶回路２に新しいキーコードが記憶されると、フラ
グ・レジスタ４はＯＮ状態を示し、ＣＰＵ１がキーコー
ド記憶回路２に記憶されているキーコードを全て読み出
すと、フラグ・レジスタ４はＯＦＦ状態を示す。
て説明する。図１は本発明による電子計算機システムの
一実施例の構成を示すブロック図である。図において、
ＣＰＵ１はＣＰＵデータバス９を介してキーコード記憶
回路２に接続されている。キーコード記憶回路２はさら
に、ペリフェラルデータバス８を介してキーボード３に
接続されている。キーボード３から入力された複数個の
キーコードは、ペリフェラルデータバス８を介してキー
コード記憶回路２に記憶される。ＣＰＵ１はキーコード
記憶回路２に対して任意にＩ／Ｏコマンドを送り、記憶
されたキーコードを読み出す。キーコード記憶回路２は
さらに、フラグレジスタ４に接続されている。キーコー
ド記憶回路２に新しいキーコードが記憶されると、フラ
グ・レジスタ４はＯＮ状態を示し、ＣＰＵ１がキーコー
ド記憶回路２に記憶されているキーコードを全て読み出
すと、フラグ・レジスタ４はＯＦＦ状態を示す。
【００１２】即ち、フラグレジスタ４はカウンタ回路５
に接続されており、キーコード記憶回路２内における未
処理データの有無をＯＮ／ＯＦＦ状態として示すステー
タス信号１０をカウンタ回路５へ供給する。カウンタ回
路５は、ステータス信号１０がＯＦＦ状態となるとカウ
ントを開始する。また、カウンタ回路５はクロック周波
数選択回路６に接続されており、後述するようにクロッ
ク周波数選択回路６にクロック選択制御信号１１を供給
する。ステータス信号がＯＦＦ状態を示したままで、カ
ウンタ回路５がカウントを開始してから一定期間経過し
た場合には、カウンタ回路５はクロック周波数選択回路
６に対してクロック選択制御信号１１をＯＮ状態として
出力する。また、カウントを開始してから一定期間経過
する前にステータス信号１０がＯＮ状態を示すと、カウ
ンタ回路５は即座にリセットされ、カウントは停止す
る。
に接続されており、キーコード記憶回路２内における未
処理データの有無をＯＮ／ＯＦＦ状態として示すステー
タス信号１０をカウンタ回路５へ供給する。カウンタ回
路５は、ステータス信号１０がＯＦＦ状態となるとカウ
ントを開始する。また、カウンタ回路５はクロック周波
数選択回路６に接続されており、後述するようにクロッ
ク周波数選択回路６にクロック選択制御信号１１を供給
する。ステータス信号がＯＦＦ状態を示したままで、カ
ウンタ回路５がカウントを開始してから一定期間経過し
た場合には、カウンタ回路５はクロック周波数選択回路
６に対してクロック選択制御信号１１をＯＮ状態として
出力する。また、カウントを開始してから一定期間経過
する前にステータス信号１０がＯＮ状態を示すと、カウ
ンタ回路５は即座にリセットされ、カウントは停止す
る。
【００１３】クロック周波数選択回路６は、発振回路７
ａに接続されている。クロック周波数選択回路６および
発振回路７ａの動作については従来のものと同様である
ので、説明は省略する。
ａに接続されている。クロック周波数選択回路６および
発振回路７ａの動作については従来のものと同様である
ので、説明は省略する。
【００１４】カウンタ回路５からのクロック選択制御信
号１１がＯＮ状態を示すと、クロック周波数選択回路６
はＣＰＵ１に供給するクロックの周波数を高周波数から
低周波数へと切り替える。また、クロック周波数選択回
路６がＣＰＵ１に対してすでに低周波数のクロックを出
力している時にステータス信号１０がＯＮ状態となった
場合には、クロック選択制御信号１１はＯＦＦ状態とな
る。クロック選択制御信号がＯＦＦ状態となると、クロ
ック周波数選択回路６はクロックの周波数を低周波数か
ら高周波数へ切り替える。すなわち、キーコード記憶回
路２に未処理キーコードが存在しないまま一定期間経過
した場合にのみクロック選択制御信号１１はＯＮ状態と
なり、キーコード記憶回路２に新しいキーコードが送ら
れるとクロック選択制御信号１１はＯＦＦ状態となる。
このようにクロック選択制御信号１１をＯＮまたはＯＦ
Ｆの状態にすることによって、クロック周波数選択回路
６にキーボード３からのキーコードの入力状態を通知す
る。したがって、クロック周波数選択回路６では、発振
回路７ａから発生されるクロックをキーコードの入力状
態に基づいて適宜高周波数と低周波数とに切り替えて出
力することができるのである。
号１１がＯＮ状態を示すと、クロック周波数選択回路６
はＣＰＵ１に供給するクロックの周波数を高周波数から
低周波数へと切り替える。また、クロック周波数選択回
路６がＣＰＵ１に対してすでに低周波数のクロックを出
力している時にステータス信号１０がＯＮ状態となった
場合には、クロック選択制御信号１１はＯＦＦ状態とな
る。クロック選択制御信号がＯＦＦ状態となると、クロ
ック周波数選択回路６はクロックの周波数を低周波数か
ら高周波数へ切り替える。すなわち、キーコード記憶回
路２に未処理キーコードが存在しないまま一定期間経過
した場合にのみクロック選択制御信号１１はＯＮ状態と
なり、キーコード記憶回路２に新しいキーコードが送ら
れるとクロック選択制御信号１１はＯＦＦ状態となる。
このようにクロック選択制御信号１１をＯＮまたはＯＦ
Ｆの状態にすることによって、クロック周波数選択回路
６にキーボード３からのキーコードの入力状態を通知す
る。したがって、クロック周波数選択回路６では、発振
回路７ａから発生されるクロックをキーコードの入力状
態に基づいて適宜高周波数と低周波数とに切り替えて出
力することができるのである。
【００１５】図２は、本発明による電子計算機システム
他の実施例の構成を示すブロック図である。図２におい
て、図１と同様の構成要素には同一の参照符号を付し、
その動作については図１において述べたものと同様であ
るため説明は省略する。
他の実施例の構成を示すブロック図である。図２におい
て、図１と同様の構成要素には同一の参照符号を付し、
その動作については図１において述べたものと同様であ
るため説明は省略する。
【００１６】図において、クロック周波数選択回路６は
２つの別個の発振回路７ａおよび７ｂに接続されてい
る。発振回路７ａはＣＰＵ１の通常動作の際に使用され
る高周波数のクロックを発生し、発振回路７ｂはキーボ
ード入力待ちの間に使用される低周波数のクロックを発
生する。クロック周波数選択回路６は、カウンタ回路５
から供給されるクロック選択制御信号１１に応答して、
発振回路７ａおよび７ｂから発生される２種類のクロッ
クのうちいずれか一方を選択してＣＰＵ１に送る。
２つの別個の発振回路７ａおよび７ｂに接続されてい
る。発振回路７ａはＣＰＵ１の通常動作の際に使用され
る高周波数のクロックを発生し、発振回路７ｂはキーボ
ード入力待ちの間に使用される低周波数のクロックを発
生する。クロック周波数選択回路６は、カウンタ回路５
から供給されるクロック選択制御信号１１に応答して、
発振回路７ａおよび７ｂから発生される２種類のクロッ
クのうちいずれか一方を選択してＣＰＵ１に送る。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
キーボード入力待ちの間はＣＰＵへのクロックの周波数
を高周波数から低周波数に切り替えることによってシス
テムの低消費電力化を実現する一方で、新しいキーコー
ドの入力状態の検出をハードウェアによって行うことに
より、システムの通常処理状態においても処理速度が低
下せず、通常の処理速度を保つことができるという効果
を有する。
キーボード入力待ちの間はＣＰＵへのクロックの周波数
を高周波数から低周波数に切り替えることによってシス
テムの低消費電力化を実現する一方で、新しいキーコー
ドの入力状態の検出をハードウェアによって行うことに
より、システムの通常処理状態においても処理速度が低
下せず、通常の処理速度を保つことができるという効果
を有する。
【図１】本発明による電子計算機システムの実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明による電子計算機システムの他の実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】従来の電子計算機システムの構成を示すブロッ
ク図である。
ク図である。
【図４】従来の電子計算機システムの他の構成を示すブ
ロック図である。
ロック図である。
１ ＣＰＵ ２ キーコード記憶回路 ３ キーボード ４ フラグレジスタ ５ カウンタ回路 ６ クロック周波数選択回路 ７ａ、７ｂ 発振回路 ８ ペリフェラルデータバス ９ ＣＰＵデータバス １０ ステータス信号 １１ クロック選択制御信号 １２ クロック周波数制御手段
Claims (6)
- 【請求項１】 中央処理装置と、前記中央処理装置を動
作させるための高周波数クロックを発生する発振回路
と、前記高周波数クロックを内部で低周波数クロックに
分周し、クロック選択制御信号に応答して、前記高周波
数クロックか前記低周波数クロックのどちらか一方を選
択し、選択したクロックを前記中央処理装置へ供給する
クロック周波数選択回路と、を有する電子計算機システ
ムにおいて、 キーボードから入力され、前記中央処理装置へ読み込ま
れるべきキーコードを一時的に蓄えるキーコード記憶回
路と、 前記キーコード記憶回路に未処理のキーコードが存在す
るか否かを示すステータス信号を出力するフラグ・レジ
スタと、 前記ステータス信号が未処理のキーコードの不在を示す
ようになった時点からカウントを開始し、該カウント値
が一定時間経過したことを示すときに前記クロック周波
数選択回路に対して前記クロック選択制御信号として前
記低周波数クロックを選択することを指示する信号を出
力するカウンタ回路と、を有することを特徴とする電子
計算機システム。 - 【請求項２】 前記カウンタ回路が、カウント動作を開
始してから前記一定時間経過前に前記ステータス信号が
前記未処理のキーコードの存在を示すようになったとき
には、即座に前記カウント値がリセットされることを特
徴とする請求項１記載の電子計算機システム。 - 【請求項３】 前記クロック選択制御信号として前記低
周波数クロックを選択することを指示する信号を出力し
ている状態で、前記ステータス信号が前記未処理のキー
コードの存在を示すようになったときには、前記カウン
タ回路は前記クロック周波数選択回路に対して前記クロ
ック選択制御信号として前記高周波数クロックを選択す
ることを指示する信号を送ることを特徴とする請求項１
または２記載の電子計算機システム。 - 【請求項４】 中央処理装置と、前記中央処理装置を動
作させるための高周波数クロックを発生する高周波発振
回路と、前記中央処理装置を動作させるための、前記高
周波数クロックより周波数の低い、低周波数クロックを
発生する低周波発振回路と、クロック選択制御信号に応
答して、前記高周波数クロックか前記低周波数クロック
のどちらか一方を選択し、選択したクロックを前記中央
処理装置へ供給するクロック周波数選択回路と、を有す
る電子計算機システムにおいて、 キーボードから入力され、前記中央処理装置へ読み込ま
れるべきキーコードを一時的に蓄えるキーコード記憶回
路と、 前記キーコード記憶回路に未処理のキーコードが存在す
るか否かを示すステータス信号を出力するフラグ・レジ
スタと、 前記ステータス信号が未処理のキーコードの不在を示す
ようになった時点からカウントを開始し、該カウント値
が一定時間経過したことを示すときに前記クロック周波
数選択回路に対して前記クロック選択制御信号として前
記低周波数クロックを選択することを指示する信号を出
力するカウンタ回路と、を有することを特徴とする電子
計算機システム。 - 【請求項５】 前記カウンタ回路が、カウント動作を開
始してから前記一定時間経過前に前記ステータス信号が
前記未処理のキーコードの存在を示すようになったとき
には、即座に前記カウント値がリセットされることを特
徴とする請求項４記載の電子計算機システム。 - 【請求項６】 前記クロック選択制御信号として前記低
周波数クロックを選択することを指示する信号を出力し
ている状態で、前記ステータス信号が前記未処理のキー
コードの存在を示すようになったときには、前記カウン
タ回路は前記クロック周波数選択回路に対して前記クロ
ック選択制御信号として前記高周波数クロックを選択す
ることを指示する信号を送ることを特徴とする請求項４
または５記載の電子計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241862A JPH0580871A (ja) | 1991-09-20 | 1991-09-20 | 電子計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241862A JPH0580871A (ja) | 1991-09-20 | 1991-09-20 | 電子計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0580871A true JPH0580871A (ja) | 1993-04-02 |
Family
ID=17080631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3241862A Withdrawn JPH0580871A (ja) | 1991-09-20 | 1991-09-20 | 電子計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0580871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263166A (ja) * | 1995-03-10 | 1996-10-11 | United Microelectron Corp | コンピュータの電力節減方法及びその装置 |
-
1991
- 1991-09-20 JP JP3241862A patent/JPH0580871A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263166A (ja) * | 1995-03-10 | 1996-10-11 | United Microelectron Corp | コンピュータの電力節減方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926641A (en) | Clock frequency change circuit | |
| US7032117B2 (en) | Dynamic power control in integrated circuits | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| KR920702783A (ko) | 컴퓨터 전력 관리 시스템 | |
| JP3475510B2 (ja) | 省電力機能付き集積回路 | |
| US6272645B1 (en) | Method and control circuit for waking up a computer system from standby mode | |
| US5461652A (en) | Clock control circuit | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JP3070527B2 (ja) | 無線携帯端末 | |
| JPH0876874A (ja) | 中央処理装置のクロック制御装置およびクロック制御方法 | |
| EP0430219A2 (en) | Method and system for controlling a resume process in a computer unit capable of connecting an expansion unit | |
| JPH10149237A (ja) | 半導体回路 | |
| KR950009649A (ko) | 스탠바이 모드에서 플로피 디스크 드라이버의 상태 변화를 검출할 수 있는 플로피 디스크 콘트롤러 | |
| JPH0580871A (ja) | 電子計算機システム | |
| US6606713B1 (en) | Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal | |
| JP3466755B2 (ja) | 電子機器 | |
| JPH0916280A (ja) | 低消費電力型遷移検出器を備えた自己タイミング方式のデータ処理システム | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JP2954199B1 (ja) | 発振制御回路 | |
| JPH0398188A (ja) | Ｉｃカード | |
| JPH0594229A (ja) | Ｃｐｕの動作周波数の切換え機能を有するコンピユータ | |
| JPH05259825A (ja) | クロック発生回路 | |
| JP3098482B2 (ja) | クロックジェネレータ | |
| JP3087686B2 (ja) | 情報処理装置 | |
| JP2846876B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |