JPH0581117A - 記憶素子 - Google Patents
記憶素子Info
- Publication number
- JPH0581117A JPH0581117A JP3245348A JP24534891A JPH0581117A JP H0581117 A JPH0581117 A JP H0581117A JP 3245348 A JP3245348 A JP 3245348A JP 24534891 A JP24534891 A JP 24534891A JP H0581117 A JPH0581117 A JP H0581117A
- Authority
- JP
- Japan
- Prior art keywords
- initial setting
- storage unit
- read
- write
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】記憶素子の初期設定をファームウェアやソフト
ウェアのプログラムを起動することなしに容易に、且つ
短時間で行う。 【構成】記憶部３は特定の状態を記憶する。初期設定機
能部１０は、初期設定指示線１１から初期設定信号を入
力して初期設定制御線１２を介し記憶部３に初期設定動
作を行う。書込み機能部１は書込み指示信号を入力して
記憶部３に書込み動作を行う。読出し機能部２は読出し
指示信号を入力して記憶部３に読出し動作を行う。
ウェアのプログラムを起動することなしに容易に、且つ
短時間で行う。 【構成】記憶部３は特定の状態を記憶する。初期設定機
能部１０は、初期設定指示線１１から初期設定信号を入
力して初期設定制御線１２を介し記憶部３に初期設定動
作を行う。書込み機能部１は書込み指示信号を入力して
記憶部３に書込み動作を行う。読出し機能部２は読出し
指示信号を入力して記憶部３に読出し動作を行う。
Description
【０００１】
【産業上の利用分野】本発明は記憶素子に関する。
【０００２】
【従来の技術】従来の記憶素子は、図２に示すように書
込み指示線４から書込み指示信号を入力して書込み制御
線５から書込み動作を行う書込み機能部１と、読出し指
示線６から読出し指示信号を入力して読出し制御線７か
ら読出し動作を行う読出し機能部２と、特定の状態を記
憶する記憶部３とを有している。
込み指示線４から書込み指示信号を入力して書込み制御
線５から書込み動作を行う書込み機能部１と、読出し指
示線６から読出し指示信号を入力して読出し制御線７か
ら読出し動作を行う読出し機能部２と、特定の状態を記
憶する記憶部３とを有している。
【０００３】次に動作について説明する。従来の記憶素
子には、初期設定機能を有しないため、電源投入時、記
憶部３の状態は不定状態となる。初期設定の必要な装置
では、ソフトウェア又はファームウェアにより記憶部３
の全領域に特定データで書込み動作を行う。
子には、初期設定機能を有しないため、電源投入時、記
憶部３の状態は不定状態となる。初期設定の必要な装置
では、ソフトウェア又はファームウェアにより記憶部３
の全領域に特定データで書込み動作を行う。
【０００４】
【発明が解決しようとする課題】この従来の記憶素子で
は、電源投入時、記憶部の状態は不定であった。又、ソ
フトウェアやファームウェアで記憶部全領域に特定デー
タを書込むには、長い時間を必要とするだけでなくプロ
グラムが走らなければならないという条件が必要とな
る。
は、電源投入時、記憶部の状態は不定であった。又、ソ
フトウェアやファームウェアで記憶部全領域に特定デー
タを書込むには、長い時間を必要とするだけでなくプロ
グラムが走らなければならないという条件が必要とな
る。
【０００５】
【課題を解決するための手段】本発明の記憶素子は、特
定の状態を記憶する記憶部と、初期設定指示信号を入力
して前記記憶部に初期設定動作を行う初期設定機能部
と、書込み指示信号を入力して前記記憶部に書込み動作
を行う書込み機能部と、読出し指示信号を入力して前記
記憶部に読出し動作を行う読出し機能部とを有する構成
である。
定の状態を記憶する記憶部と、初期設定指示信号を入力
して前記記憶部に初期設定動作を行う初期設定機能部
と、書込み指示信号を入力して前記記憶部に書込み動作
を行う書込み機能部と、読出し指示信号を入力して前記
記憶部に読出し動作を行う読出し機能部とを有する構成
である。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例の記憶素子の機能
ブロック図である。本発明の記憶素子は、特定の状態を
記憶する記憶部３と、初期設定指示信号を入力して記憶
部３に初期設定動作を行う初期設定機能部１０と、書込
み指示信号を入力して記憶部３に書込み動作を行う書込
み機能部１と、読出し指示信号を入力して記憶部３に読
出し動作を行う読出し機能部２とを備える。
ブロック図である。本発明の記憶素子は、特定の状態を
記憶する記憶部３と、初期設定指示信号を入力して記憶
部３に初期設定動作を行う初期設定機能部１０と、書込
み指示信号を入力して記憶部３に書込み動作を行う書込
み機能部１と、読出し指示信号を入力して記憶部３に読
出し動作を行う読出し機能部２とを備える。
【０００８】以下に動作を説明する。書込み指示線４に
より、書込み指示があった時、書込み機能部１は書込み
制御線４で記憶部３への書込み制御を行う。記憶部３
は、書込み機能部１からの書込み制御によりアドレス信
号線８で指定された番地にデータ信号線９で指定された
データを記憶する。
より、書込み指示があった時、書込み機能部１は書込み
制御線４で記憶部３への書込み制御を行う。記憶部３
は、書込み機能部１からの書込み制御によりアドレス信
号線８で指定された番地にデータ信号線９で指定された
データを記憶する。
【０００９】読出し指示線６により、読出し指示があっ
た時、読出し機能部２は読出し制御線７で記憶部３から
のデータ読出し制御を行う。記憶部３は、読出し機能部
２からの読出し制御によりアドレス信号線８で指定され
た番地の記憶内容をデータ信号線９に出力する。
た時、読出し機能部２は読出し制御線７で記憶部３から
のデータ読出し制御を行う。記憶部３は、読出し機能部
２からの読出し制御によりアドレス信号線８で指定され
た番地の記憶内容をデータ信号線９に出力する。
【００１０】初期設定指示線１１により、初期設定指示
があった時、初期設定機能部１０は、初期設定制御線１
２で記憶部３への初期設定制御を行う。記憶部３は、初
期設定制御により、すべての入力信号に無関係に、ある
特定の状態にする。ここでいうある特定の状態とは、初
期設定指示線１１で指示されるもので、例えば、記憶部
全領域に「０」状態指示，記憶部全領域に「１」状態指
示，記憶部特性領域に「０」状態指示，記憶部特定領域
に「１」状態指示，記憶部全領域に特定データ状態指示
及び記憶部特定領域に特定データ状態指示等があげられ
る。
があった時、初期設定機能部１０は、初期設定制御線１
２で記憶部３への初期設定制御を行う。記憶部３は、初
期設定制御により、すべての入力信号に無関係に、ある
特定の状態にする。ここでいうある特定の状態とは、初
期設定指示線１１で指示されるもので、例えば、記憶部
全領域に「０」状態指示，記憶部全領域に「１」状態指
示，記憶部特性領域に「０」状態指示，記憶部特定領域
に「１」状態指示，記憶部全領域に特定データ状態指示
及び記憶部特定領域に特定データ状態指示等があげられ
る。
【００１１】
【発明の効果】以上説明したように本発明は、電源投入
時の記憶素子の状態を特定することができ、又、短時間
で記憶素子の状態を初期設定することができる。しか
も、ソフトウェアやファームウェアを持たない回路でも
記憶素子の初期設定ができるという効果を有する。
時の記憶素子の状態を特定することができ、又、短時間
で記憶素子の状態を初期設定することができる。しか
も、ソフトウェアやファームウェアを持たない回路でも
記憶素子の初期設定ができるという効果を有する。
【図１】本発明の一実施例の機能ブロック図である。
【図２】従来の記憶素子の機能ブロック図である。
１ 書込み機能部 ２ 読出し機能部 ３ 記憶部 ４ 書込み指示線 ５ 書込み制御線 ６ 読出し指示線 ７ 読出し制御線 ８ アドレス信号線 ９ データ信号線 １０ 初期設定機能部 １１ 初期設定指示線 １２ 初期設定制御線
Claims (1)
- 【請求項１】 特定の状態を記憶する記憶部と、初期設
定指示信号を入力して前記記憶部に初期設定動作を行う
初期設定機能部と、書込み指示信号を入力して前記記憶
部に書込み動作を行う書込み機能部と、読出し指示信号
を入力して前記記憶部に読出し動作を行う読出し機能部
とを有することを特徴とする記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245348A JPH0581117A (ja) | 1991-09-25 | 1991-09-25 | 記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245348A JPH0581117A (ja) | 1991-09-25 | 1991-09-25 | 記憶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0581117A true JPH0581117A (ja) | 1993-04-02 |
Family
ID=17132339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3245348A Pending JPH0581117A (ja) | 1991-09-25 | 1991-09-25 | 記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0581117A (ja) |
-
1991
- 1991-09-25 JP JP3245348A patent/JPH0581117A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0315212B2 (ja) | ||
| JPS63223901A (ja) | 車載制御装置 | |
| KR19980054349A (ko) | 옵션 자동 설정 회로 | |
| JP2558335B2 (ja) | 記憶装置への書き込み制御装置 | |
| JP3227568B2 (ja) | プラグ＆プレイシステムの自動制御回路 | |
| JPS5942332B2 (ja) | プログラムロ−ド方式 | |
| JP2001350625A5 (ja) | ||
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| JP3594495B2 (ja) | 制御装置 | |
| JPH01199257A (ja) | データ転送制御装置 | |
| JPH0267414U (ja) | ||
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JPH05197596A (ja) | トレーサ | |
| JPH05173715A (ja) | 入出力回路 | |
| JPS59161727A (ja) | コンピユ−タのライトペンシステム | |
| JP2000276347A (ja) | 携帯電子機器 | |
| JPH0553922A (ja) | メモリカードアクセス装置 | |
| JPS61161558A (ja) | 電子計算機 | |
| JPS60160420A (ja) | メモリの初期設定方式 | |
| JPS6119855U (ja) | 暴走検出システム初期化回路 | |
| JPH04361311A (ja) | シングルチップマイクロコンピュータ | |
| JPS6125644U (ja) | マイクロコンピユ−タ | |
| JPH0221618B2 (ja) |