JPH01199257A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH01199257A JPH01199257A JP2313688A JP2313688A JPH01199257A JP H01199257 A JPH01199257 A JP H01199257A JP 2313688 A JP2313688 A JP 2313688A JP 2313688 A JP2313688 A JP 2313688A JP H01199257 A JPH01199257 A JP H01199257A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- external storage
- cpu
- magnetic tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロコンピュータに接続される複数の外
部記憶装置のデータ転送を制御するデータ転送制御装置
に関する。
部記憶装置のデータ転送を制御するデータ転送制御装置
に関する。
第２図は従来のデータ転送制御装置の構成図で、図にお
いて、１はマイクロコンピュータ、２は外部記憶装置と
しての磁気ディスク装置、３は外部記憶装置としての磁
気テープ装置、１１は中央処理装置（ＣＰＵ） 、１２
は主記憶装置、１３はＣＰＵＩＩと磁気ディスク装置２
との間のインク ・フェースをとる磁気ディスク用イン
タフェース、１４はＣＰＵＩ １と磁気テープ装置３と
の間のインタフェースを取る磁気テープ用インタフェー
ス、１５は外部に信号を出力するための汎用のインタフ
ェースであるポートである。
いて、１はマイクロコンピュータ、２は外部記憶装置と
しての磁気ディスク装置、３は外部記憶装置としての磁
気テープ装置、１１は中央処理装置（ＣＰＵ） 、１２
は主記憶装置、１３はＣＰＵＩＩと磁気ディスク装置２
との間のインク ・フェースをとる磁気ディスク用イン
タフェース、１４はＣＰＵＩ １と磁気テープ装置３と
の間のインタフェースを取る磁気テープ用インタフェー
ス、１５は外部に信号を出力するための汎用のインタフ
ェースであるポートである。
ここでＣＰＵＩ １は内部にレジスタＩＩＡを存し、主
記憶装置１２は読出し専用のＲＯＭ１２Ａと自在に読書
きが行えるＲＡＭ１２Ｂとで構成されている。
記憶装置１２は読出し専用のＲＯＭ１２Ａと自在に読書
きが行えるＲＡＭ１２Ｂとで構成されている。
次に動作について説明する。
ＲＯＭ１２Ａ及びＲＡＭ１２Ｂから成る主記憶装置１２
に格納されたプログラムに従ってＣＰＵ１１が磁気テー
プ装置３内のデータを磁気ディスク装置２に転送する場
合、ＣＰＵＩ １は磁気テープインタフェース１４を介
して磁気テープ装置３からデータを読み出し、レジスタ
ＩＩＡに格納する。
に格納されたプログラムに従ってＣＰＵ１１が磁気テー
プ装置３内のデータを磁気ディスク装置２に転送する場
合、ＣＰＵＩ １は磁気テープインタフェース１４を介
して磁気テープ装置３からデータを読み出し、レジスタ
ＩＩＡに格納する。
更に、このレジスタＩＩＡに格納したデータをＲＡＭ１
２Ｂに出力し、ＲＡＭ１２Ｂ内にこのデータを格納する
。
２Ｂに出力し、ＲＡＭ１２Ｂ内にこのデータを格納する
。
を介してＲＡＭ１２Ｂに格納されて、全ての転送データ
がＲＡＭ１２Ｂに格納されると、ＣＰＵ１１はＲＡＭ１
２Ｂから転送データを読み出し、１３を介して磁気ディ
スク装置２に出力する。
がＲＡＭ１２Ｂに格納されると、ＣＰＵ１１はＲＡＭ１
２Ｂから転送データを読み出し、１３を介して磁気ディ
スク装置２に出力する。
このようなＲＡＭ１２Ｂからの読出し、レジスタＩＩＡ
内の格納、磁気ディスク装置２への書込みという一連の
動作が順次行われてＲＡＭ１２Ｂに格納された全ての転
送データが磁気ディスク装置２に格納される。
内の格納、磁気ディスク装置２への書込みという一連の
動作が順次行われてＲＡＭ１２Ｂに格納された全ての転
送データが磁気ディスク装置２に格納される。
磁気ディスク装置２から磁気テープ装置３にデータが転
送される場合も上記と逆の順でデータが転送される。
送される場合も上記と逆の順でデータが転送される。
〔発明が解決しようとする課題〕
従来のデータ転送制御装置は以上のように構成されてい
るので、データのバッファツブや復元時のデータ転送に
際しても、常に高価なＣＰＵやメモリを利用しなければ
ならず、また大部分の計算機システムにおいてはその間
の計算機サービスは停止しなければならず、これによる
計算機システムの利用効率の低下などの問題点があった
。
るので、データのバッファツブや復元時のデータ転送に
際しても、常に高価なＣＰＵやメモリを利用しなければ
ならず、また大部分の計算機システムにおいてはその間
の計算機サービスは停止しなければならず、これによる
計算機システムの利用効率の低下などの問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、ＣＰＵやメモリを介さずデータを転送できる
ようにして利用効率の高い計算機システムを構築できる
データ転送装置を得ることを目的とする。
たもので、ＣＰＵやメモリを介さずデータを転送できる
ようにして利用効率の高い計算機システムを構築できる
データ転送装置を得ることを目的とする。
この発明に係るデータ転送制御装置は、外部記憶装置間
２．３のデータを直接転送し合うデータ転送装置４を外
部記憶装置２．３間に介在させるとともに上記データ転
送装置４がデータ転送を行っている間、中央処理装置１
１が外部記憶装置２゜３に対して行うアクセスを禁止す
るアゲセス禁止手段４３を設けたことを特徴とするもの
である。
２．３のデータを直接転送し合うデータ転送装置４を外
部記憶装置２．３間に介在させるとともに上記データ転
送装置４がデータ転送を行っている間、中央処理装置１
１が外部記憶装置２゜３に対して行うアクセスを禁止す
るアゲセス禁止手段４３を設けたことを特徴とするもの
である。
この発明において、データ転送装置４は外部記憶装置２
．３間のデータ転送を中央処理装置１１と関係なく行う
。
．３間のデータ転送を中央処理装置１１と関係なく行う
。
データ転送装置４がデータ転送を行っている間は、アク
セス禁止手段４３がデータが転送されている外部記憶装
置２．３に中央処理装置１１がアクセスするのを禁止す
る。
セス禁止手段４３がデータが転送されている外部記憶装
置２．３に中央処理装置１１がアクセスするのを禁止す
る。
以下、この発明の一実施例を図について説明する。なお
、従来技術と同一の構成要素については同一番号を付し
てその説明を省略する。
、従来技術と同一の構成要素については同一番号を付し
てその説明を省略する。
第１図はこの発明の一実施例を示すデータ転送制御装置
の構成図である。図において、４は磁気タフエース１４
を介して介在するデータ転送装置である。
の構成図である。図において、４は磁気タフエース１４
を介して介在するデータ転送装置である。
このデータ転送装置４はポート１５と接続されている。
また、データ転送装置４内にはデータ転送装置４がデー
タ転送を行っている間、フラグを立てるフラグ生成手段
４１を有し、ＲＡＭにはＣＰＵ１１が磁気ディスク装置
２及び磁気テープ装置３をアクセスする場合、上記フラ
グに基づいてアクセスを禁止するか否か制御するアクセ
ス制御手段４２を有している。このフラグ生成手段４１
とアクセス制御手段４２とでアクセス禁止手段４３が構
成される。
タ転送を行っている間、フラグを立てるフラグ生成手段
４１を有し、ＲＡＭにはＣＰＵ１１が磁気ディスク装置
２及び磁気テープ装置３をアクセスする場合、上記フラ
グに基づいてアクセスを禁止するか否か制御するアクセ
ス制御手段４２を有している。このフラグ生成手段４１
とアクセス制御手段４２とでアクセス禁止手段４３が構
成される。
次に動作について説明する。
ＣＰＵＩＩがポート１５を介してデータ転送装置４に所
定の信号を出力した場合あるいはデータ転送装置４に取
付けられている転送開始スイッチが押下げられると、デ
ータ転送装置４は磁気ディスク装置２から磁気テープ装
置３へ、又は磁気テープ装置３から磁気ディスク装置２
へとデータの転送を開始する。
定の信号を出力した場合あるいはデータ転送装置４に取
付けられている転送開始スイッチが押下げられると、デ
ータ転送装置４は磁気ディスク装置２から磁気テープ装
置３へ、又は磁気テープ装置３から磁気ディスク装置２
へとデータの転送を開始する。
この際、アクセス禁止手段４３はＣＰＵＩ １が磁気テ
ープ装置３及び磁気ディスク装置２に対して行うアクセ
スを禁止する。
ープ装置３及び磁気ディスク装置２に対して行うアクセ
スを禁止する。
このアクセスの禁止は例えば次のようにして行う。
まずデータの転送に先立ってデータ転送装置４内のフラ
グ生成手段４１はフラグを立てる。
グ生成手段４１はフラグを立てる。
ＣＰＵＩ １が磁気ディスク装置２又は磁気テープ装置
３にアクセスする場合には、まずボート１５を介してフ
ラグ生成手段４１のフラグを参照し、アクセスできるか
否か判断する。
３にアクセスする場合には、まずボート１５を介してフ
ラグ生成手段４１のフラグを参照し、アクセスできるか
否か判断する。
このＣＰＵＩ １の動作はＲＡＭ１２Ｂ内のアクセス制
御手段４んによって制御される。データ転送装置４のデ
ータ転送が終了すると、フラグ生成手段４１は立てたフ
ラグをリセットする。
御手段４んによって制御される。データ転送装置４のデ
ータ転送が終了すると、フラグ生成手段４１は立てたフ
ラグをリセットする。
この場合、データ転送装置４がデータ転送の開始と終了
の時にボート１５を介してＣＰＵＩ １にその旨の信号
を出力し、ＣＰＵＩ １がこの信号に基づいてＣＰＵＩ
ｌ内のレジスタあるいはＲＡＭ１２Ｂ内の所定の番地
にフラグを立てるようにしてもよい。
の時にボート１５を介してＣＰＵＩ １にその旨の信号
を出力し、ＣＰＵＩ １がこの信号に基づいてＣＰＵＩ
ｌ内のレジスタあるいはＲＡＭ１２Ｂ内の所定の番地
にフラグを立てるようにしてもよい。
また、データ転送中に磁気テープ装置３のテープ終了が
検知された場合は、その旨をＣＰＵＩＩに伝えるととも
に、データ転送装置４の表示部にメンセージコードが表
示される。また、磁気ディスク装置２や磁気テープ装置
３の読み込みや、書き込み時にエラーが発生した場合も
、その旨をＣＰＵ１１に伝え、データ転送装置４にメー
セージコードが表示される。
検知された場合は、その旨をＣＰＵＩＩに伝えるととも
に、データ転送装置４の表示部にメンセージコードが表
示される。また、磁気ディスク装置２や磁気テープ装置
３の読み込みや、書き込み時にエラーが発生した場合も
、その旨をＣＰＵ１１に伝え、データ転送装置４にメー
セージコードが表示される。
なお、上記実施例ではデータ転送の対象として磁気ディ
スク装置と磁気テープ装置について説明上記実施例と同
様の効果を奏する。
スク装置と磁気テープ装置について説明上記実施例と同
様の効果を奏する。
以上のようにこの発明によれば単純なデータ転送を、中
央処理装置を直接利用しないように構成したので、デー
タのバックアップや復元が高速にかつ複数の磁気ディス
ク装置等の外部記憶装置を持つものであればそれらが同
時に実施でき、利用効率の高い計算機システムが得られ
る効果がある。
央処理装置を直接利用しないように構成したので、デー
タのバックアップや復元が高速にかつ複数の磁気ディス
ク装置等の外部記憶装置を持つものであればそれらが同
時に実施でき、利用効率の高い計算機システムが得られ
る効果がある。
第１図はこの発明の一実施例を示すデータ転送制御装置
の構成図、第２図は従来のデータ転送制御装置の構成図
である。 １・・・マイクロコンピュータ、２・・・磁気ディスク
装置、３・・・磁気テープ装置、４・・・データ転送装
置、１１・・・中央処理装置（ＣＰＵ）、１２・・・主
記憶装置、４１・・・フラグ生成手段、４２・・・アク
セス制御手段、４３、・・・アクセス禁止手段。 なお、図中、同一符号は同一、又は相当する部分を示す
。 代理人 大 岩 増 雄（ほか２名）第１図
の構成図、第２図は従来のデータ転送制御装置の構成図
である。 １・・・マイクロコンピュータ、２・・・磁気ディスク
装置、３・・・磁気テープ装置、４・・・データ転送装
置、１１・・・中央処理装置（ＣＰＵ）、１２・・・主
記憶装置、４１・・・フラグ生成手段、４２・・・アク
セス制御手段、４３、・・・アクセス禁止手段。 なお、図中、同一符号は同一、又は相当する部分を示す
。 代理人 大 岩 増 雄（ほか２名）第１図
Claims (1)
- 【特許請求の範囲】 中央処理装置及び主記憶装置を有するマイクロプコンピ
ュータに複数の外部記憶装置を接続して成るデータ転送
制御装置において、 上記外部記憶装置間のデータを直接転送し合うデータ転
送装置を上記外部記憶装置間に介在させるとともに、上
記データ転送装置がデータ転送を行っている間、上記中
央処理装置が外部記憶装置に対して行うアクセスを禁止
するアクセス禁止手段を設けたことを特徴とするデータ
転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313688A JPH01199257A (ja) | 1988-02-03 | 1988-02-03 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313688A JPH01199257A (ja) | 1988-02-03 | 1988-02-03 | データ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01199257A true JPH01199257A (ja) | 1989-08-10 |
Family
ID=12102128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2313688A Pending JPH01199257A (ja) | 1988-02-03 | 1988-02-03 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01199257A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04125850A (ja) * | 1990-09-18 | 1992-04-27 | Nec Corp | デイスク制御装置 |
| JPH0689503A (ja) * | 1992-09-09 | 1994-03-29 | Nippon Telegr & Teleph Corp <Ntt> | フロッピディスク転送装置の転送管理方式 |
-
1988
- 1988-02-03 JP JP2313688A patent/JPH01199257A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04125850A (ja) * | 1990-09-18 | 1992-04-27 | Nec Corp | デイスク制御装置 |
| JPH0689503A (ja) * | 1992-09-09 | 1994-03-29 | Nippon Telegr & Teleph Corp <Ntt> | フロッピディスク転送装置の転送管理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01199257A (ja) | データ転送制御装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP2591785B2 (ja) | コンピュータ装置 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPS61147358A (ja) | 初期プログラムロ−デイング回路 | |
| JP2888062B2 (ja) | 情報処理装置 | |
| JPH02189627A (ja) | データメモリのアクセス回路 | |
| JPH04288637A (ja) | 電子計算機システム | |
| JPS63204343A (ja) | メモリアクセス制御装置 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPH0865497A (ja) | 画像処理システム | |
| JPS59206959A (ja) | 記憶装置 | |
| JPS61161558A (ja) | 電子計算機 | |
| JPS62217346A (ja) | プログラムの不正使用防止方式 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPS63155343A (ja) | 半導体メモリを使用した外部記憶装置 | |
| JPH07311705A (ja) | メモリシステム | |
| JPS63165951A (ja) | 共通メモリ保護方式 | |
| JPS6134650A (ja) | 記憶装置 | |
| JPS6023888A (ja) | デイスプレイ制御装置 |