JPH0581191B2 - - Google Patents
Info
- Publication number
- JPH0581191B2 JPH0581191B2 JP62140225A JP14022587A JPH0581191B2 JP H0581191 B2 JPH0581191 B2 JP H0581191B2 JP 62140225 A JP62140225 A JP 62140225A JP 14022587 A JP14022587 A JP 14022587A JP H0581191 B2 JPH0581191 B2 JP H0581191B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- type
- epitaxial layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し特に集積注入論理回
路（Integlated Injection Logic、以下I2Lとい
う）と通常のバイポーラトランジスタとを同一基
板上に有する半導体装置に関する。
路（Integlated Injection Logic、以下I2Lとい
う）と通常のバイポーラトランジスタとを同一基
板上に有する半導体装置に関する。
第４図に従来考えられているI2Lとバイポーラ
トランジスタとが共存した集積回路の構造断面図
を示す。Ａ部はI2Lであり、Ｂ部はI2Lと共存する
通常のバイポーラトランジスタであう。すなわち
Ｐ型半導体基板１に２つのN+型第１埋込層２を
有しその上にN-型エピタキシヤル層４を有しこ
のエピタクシヤル層４はＰ型半導体基板１に達す
るP+型分離領域５で複数の島領域に分離されて
いる。Ａ部にはN+型カラー領域７がN+型第１埋
込層２に達するように形成されておりその内部の
エピタキシヤル層に逆動作NPNトランジスタの
少くとも内部ベース領域を含むようにＰ型第１ベ
ース領域６ａが形成される。
トランジスタとが共存した集積回路の構造断面図
を示す。Ａ部はI2Lであり、Ｂ部はI2Lと共存する
通常のバイポーラトランジスタであう。すなわち
Ｐ型半導体基板１に２つのN+型第１埋込層２を
有しその上にN-型エピタキシヤル層４を有しこ
のエピタクシヤル層４はＰ型半導体基板１に達す
るP+型分離領域５で複数の島領域に分離されて
いる。Ａ部にはN+型カラー領域７がN+型第１埋
込層２に達するように形成されておりその内部の
エピタキシヤル層に逆動作NPNトランジスタの
少くとも内部ベース領域を含むようにＰ型第１ベ
ース領域６ａが形成される。
Ａ部のエピタキシヤル層４の表面にP+型イン
ジエクタ領域８ａ、外部ベース領域となるP+型
第２ベース領域８ｂ、Ｂ部のエピタキシヤル層４
の表面に通常のNPNトランジスタのP+型ベース
領域８ｃが各々同時に形成されている。ここで第
１ベース領域６ａはインジエクタ領域８ａ、第２
ベース領域８ｂ、ベース領域８ｃよりも低濃度で
深く形成されている。尚第１ベース領域６ａは第
２ベース領域８ｂのインジエクタ領域８ａに対向
する面S1よりも内側に形成されている。さらにＡ
部には逆動作NPNトランジスタのN+型エミツタ
コレクト領域９ａ、同トランジスタのN+型コレ
クタ領域９ｂ、Ｂ部には通常のNPNトランジス
タのN+型エミツタ領域９ｃ、同トランジスタの
N+型コレクタコンタクト領域９ｄが形成されて
いる。
ジエクタ領域８ａ、外部ベース領域となるP+型
第２ベース領域８ｂ、Ｂ部のエピタキシヤル層４
の表面に通常のNPNトランジスタのP+型ベース
領域８ｃが各々同時に形成されている。ここで第
１ベース領域６ａはインジエクタ領域８ａ、第２
ベース領域８ｂ、ベース領域８ｃよりも低濃度で
深く形成されている。尚第１ベース領域６ａは第
２ベース領域８ｂのインジエクタ領域８ａに対向
する面S1よりも内側に形成されている。さらにＡ
部には逆動作NPNトランジスタのN+型エミツタ
コレクト領域９ａ、同トランジスタのN+型コレ
クタ領域９ｂ、Ｂ部には通常のNPNトランジス
タのN+型エミツタ領域９ｃ、同トランジスタの
N+型コレクタコンタクト領域９ｄが形成されて
いる。
尚１０は表面に形成された酸化膜、１１はイン
ジエクタ電極パターン、１２，１３，１４はI2L
部のエミツタ・ベース・コレクタ電極パターン、
１５，１６，１７は通常のNPNトランジスタの
エミツタ・ベース・コレクタ電極パターンであ
る。
ジエクタ電極パターン、１２，１３，１４はI2L
部のエミツタ・ベース・コレクタ電極パターン、
１５，１６，１７は通常のNPNトランジスタの
エミツタ・ベース・コレクタ電極パターンであ
る。
従来のI2Lは以下の利点を有する。
(1) 通常のNPNトランジスタのエミツタ接地電
流増幅率（以下hFEという）と独立に逆動作
NPNトランジスタのインジエクタオープン時
の電流増幅率（以下βupという）を高く制御で
きる。
流増幅率（以下hFEという）と独立に逆動作
NPNトランジスタのインジエクタオープン時
の電流増幅率（以下βupという）を高く制御で
きる。
(2) 逆動作NPNトランジスタの第１ベース領域
を低濃度で形成している為エミツタ・ベース接
合容量（以下Cebという）及びコレクタ・ベー
ス接合容量（以下Ccbという）が小さくなり特
に低電流における動作速度を向上させることが
できる。
を低濃度で形成している為エミツタ・ベース接
合容量（以下Cebという）及びコレクタ・ベー
ス接合容量（以下Ccbという）が小さくなり特
に低電流における動作速度を向上させることが
できる。
(3) 同トランジスタの第１ベース領域を深く形成
している為第１ベース領域と第１埋込層間の実
効エピタキシヤル厚（以下Wepiという）が小さ
くなりエピタキシヤル層中でのホールの蓄積が
減少し動作速度を向上させることができる。
している為第１ベース領域と第１埋込層間の実
効エピタキシヤル厚（以下Wepiという）が小さ
くなりエピタキシヤル層中でのホールの蓄積が
減少し動作速度を向上させることができる。
以上の様に従来のI2Lにおいては利点を有する
がさらに高速化特に大電流における高速化を狙う
場合には限界があつた。その理由は従来のI2Lに
おいては通常のNPNトランジスタのエミツタ・
コレクタ間耐圧（以下BVCEOという）を確保する
プロセス条件下において逆動作NPNトランジス
タの低濃度の第１ベース領域をWepi０となる迄
深く形成することができない為である。すなわち
第１ベース領域を第１埋込層に到達させることが
できない為、Wepi０とならず逆動作NPNトラ
ンジスタの第１ベース領域直下のエピタキシヤル
層中にホールが蓄積し動作速度に限界を生じるこ
とになる。
がさらに高速化特に大電流における高速化を狙う
場合には限界があつた。その理由は従来のI2Lに
おいては通常のNPNトランジスタのエミツタ・
コレクタ間耐圧（以下BVCEOという）を確保する
プロセス条件下において逆動作NPNトランジス
タの低濃度の第１ベース領域をWepi０となる迄
深く形成することができない為である。すなわち
第１ベース領域を第１埋込層に到達させることが
できない為、Wepi０とならず逆動作NPNトラ
ンジスタの第１ベース領域直下のエピタキシヤル
層中にホールが蓄積し動作速度に限界を生じるこ
とになる。
本発明はかかる問題点を解決すべく考案された
ものであり通常のバイポーラトランジスタの
BVCEOを低下することなくI2Lの動作速度特に大
電流における動作速度の向上を実現する半導体装
置を提供することにある。
ものであり通常のバイポーラトランジスタの
BVCEOを低下することなくI2Lの動作速度特に大
電流における動作速度の向上を実現する半導体装
置を提供することにある。
本発明の半導体装置は、I2Lとバイポーラトラ
ンジスタとを同一基板上に有する半導体装置にお
いて、第１の島内に形成されたエピタキシヤル
層、一導電型の領域及び他の導電型の領域を各々
コレクタ、ベース、エミツタとするバイポーラト
ランジスタと、第２の島内のエピタキシヤル層を
ベース領域とし、かつエピタキシヤル層表面に互
いに横方向に離間して形成されて第１の島内の一
導電型の領域と同じ深さに形成された一導電型の
第１領域及び第２領域を各々エミツタ、コレクタ
領域のする横方向トランジスタと、第２島内のエ
ピタキシヤル層をエミツタ領域、第２領域を外部
ベース領域、第２領域に比し低濃度かつ深く形成
されしかも少なくとも第２領域の第１領域に対向
する面よりも内側に形成された一導電型の第３領
域を内部ベース領域、第３領域内に形成された少
なくとも１個の他の導電型の第４領域をコレクタ
領域とする縦方向トランジスタとを具備し、第２
の島内の前記第１埋込層上の第３領域の直下に形
成され、しかも第３領域と接してなる一導電型の
第２埋込層を有することを特徴としている。
ンジスタとを同一基板上に有する半導体装置にお
いて、第１の島内に形成されたエピタキシヤル
層、一導電型の領域及び他の導電型の領域を各々
コレクタ、ベース、エミツタとするバイポーラト
ランジスタと、第２の島内のエピタキシヤル層を
ベース領域とし、かつエピタキシヤル層表面に互
いに横方向に離間して形成されて第１の島内の一
導電型の領域と同じ深さに形成された一導電型の
第１領域及び第２領域を各々エミツタ、コレクタ
領域のする横方向トランジスタと、第２島内のエ
ピタキシヤル層をエミツタ領域、第２領域を外部
ベース領域、第２領域に比し低濃度かつ深く形成
されしかも少なくとも第２領域の第１領域に対向
する面よりも内側に形成された一導電型の第３領
域を内部ベース領域、第３領域内に形成された少
なくとも１個の他の導電型の第４領域をコレクタ
領域とする縦方向トランジスタとを具備し、第２
の島内の前記第１埋込層上の第３領域の直下に形
成され、しかも第３領域と接してなる一導電型の
第２埋込層を有することを特徴としている。
以下本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構造断面図で
ある。まず1014〜1016cm-3P-型基板１の裏面より
例えばSb又はAsを拡散し10〜30Ω／□のN+型第
１埋込層２を形成し次に第１埋込層２を形成した
不純物より拡散係数の大きい不純物、例えばＢ又
はBCl3をI2L部の後述する第１ベース領域６ａ直
下の第１埋込層表面より拡散又はイオン注入して
0.1〜1kΩ／□のＰ型第２埋込層を形成する。こ
の場合βupを大きくとる為にはできるだけ低濃度
であることが望ましい。又第２埋込層３は分離領
域の一部として形成しても良い。次に１〜５×
1015cm-3で５〜10μｍのN-型エピタキシヤル層４
を成長させエピタキシヤル層４の表面より例えば
BCl3を拡散して10〜20Ω／□のP+型分離領域５
を形成しその後I2L部のエピタキシヤル層４の表
面より例えばＢをイオン注入して逆動作NPNト
ランジスタの少くとも内部ベース領域を含むよう
に１〜5kΩ／□のＰ型第１ベース領域６ａを形成
する。次にI2L部のエピタキシヤル層４の表面よ
り例えばPOCl3を拡散して10〜30Ω／□のN+型カ
ラー領域７を形成する。尚第１ベース領域６ａと
カラー領域７の工程に入れ換えても良い。次にエ
ピタキシヤル層４の表面より例えばＢをイオン注
入して第１ベース領域６ａに比して高濃度かつ浅
く100〜300Ω／□のI2L部のP+型インジエクタ領
域８ａ、P+型第２ベース領域８ｂ及び通常の
NPNトランジスタのP+型ベース領域８ｃを同時
に形成する。尚第１ベース領域６ａは第２埋込層
３と接するように形成されしかも第２ベース領域
８ｂのインジエクタ領域８ａ対向する面S1よりも
内側に形成されている。次にエピタキシヤル層４
表面より例えばPOCl3を拡散して５〜15Ω／□の
I2L部の逆動作NPNトランジスタのN+型エミツ
タコンタクト領域９ａ、N+型コレクタ領域９ｂ
及び通常のNPNトランジスタのN+型エミツタ領
域９ｃ、N+型コレクタコンタクト領域９ｄを同
時に形成する。その後I2L部のインジエクタ領域、
逆動作NPNトランジスタのエミツタ・ベース・
コレクタ領域及び通常のNPNトランジスタのエ
ミツタ・ベース・コレクタ領域の所定コンタクト
開口領域の酸化膜１０をエツチングしアルミをス
パツタ又は蒸着して各々の電極パターン１１，１
２，１３，１４及び１５，１６，１７を形成す
る。かようにして本発明の一実施例の半導体装置
が製造される。
ある。まず1014〜1016cm-3P-型基板１の裏面より
例えばSb又はAsを拡散し10〜30Ω／□のN+型第
１埋込層２を形成し次に第１埋込層２を形成した
不純物より拡散係数の大きい不純物、例えばＢ又
はBCl3をI2L部の後述する第１ベース領域６ａ直
下の第１埋込層表面より拡散又はイオン注入して
0.1〜1kΩ／□のＰ型第２埋込層を形成する。こ
の場合βupを大きくとる為にはできるだけ低濃度
であることが望ましい。又第２埋込層３は分離領
域の一部として形成しても良い。次に１〜５×
1015cm-3で５〜10μｍのN-型エピタキシヤル層４
を成長させエピタキシヤル層４の表面より例えば
BCl3を拡散して10〜20Ω／□のP+型分離領域５
を形成しその後I2L部のエピタキシヤル層４の表
面より例えばＢをイオン注入して逆動作NPNト
ランジスタの少くとも内部ベース領域を含むよう
に１〜5kΩ／□のＰ型第１ベース領域６ａを形成
する。次にI2L部のエピタキシヤル層４の表面よ
り例えばPOCl3を拡散して10〜30Ω／□のN+型カ
ラー領域７を形成する。尚第１ベース領域６ａと
カラー領域７の工程に入れ換えても良い。次にエ
ピタキシヤル層４の表面より例えばＢをイオン注
入して第１ベース領域６ａに比して高濃度かつ浅
く100〜300Ω／□のI2L部のP+型インジエクタ領
域８ａ、P+型第２ベース領域８ｂ及び通常の
NPNトランジスタのP+型ベース領域８ｃを同時
に形成する。尚第１ベース領域６ａは第２埋込層
３と接するように形成されしかも第２ベース領域
８ｂのインジエクタ領域８ａ対向する面S1よりも
内側に形成されている。次にエピタキシヤル層４
表面より例えばPOCl3を拡散して５〜15Ω／□の
I2L部の逆動作NPNトランジスタのN+型エミツ
タコンタクト領域９ａ、N+型コレクタ領域９ｂ
及び通常のNPNトランジスタのN+型エミツタ領
域９ｃ、N+型コレクタコンタクト領域９ｄを同
時に形成する。その後I2L部のインジエクタ領域、
逆動作NPNトランジスタのエミツタ・ベース・
コレクタ領域及び通常のNPNトランジスタのエ
ミツタ・ベース・コレクタ領域の所定コンタクト
開口領域の酸化膜１０をエツチングしアルミをス
パツタ又は蒸着して各々の電極パターン１１，１
２，１３，１４及び１５，１６，１７を形成す
る。かようにして本発明の一実施例の半導体装置
が製造される。
第２図は第１図のＡ−A′断面における濃度プ
ロフアイルを示している。
ロフアイルを示している。
第３図は本発明の他の実施例を示す構造断面図
である。インジエクタ領域８の少くとも第２ベー
ス領域８ｂに対向する面S2の内側にインジエクタ
領域８ａに比して深く形成されたＰ型第２インジ
エクタ領域６ｂを第１ベース領域６ａと同時に形
成ししかも第１埋込層上の第２インジエクタ領域
６ｂ直下にＰ型第２埋込層３を有することを特徴
としている。尚第２埋込層を有しなり場合は第２
インジエクタ領域は第１ベース領域と同時に形成
する必要はなく別工程例えば分離領域と同時に形
成しても良い。その他の製造工程は第１図の場合
と同一であるから省略する。
である。インジエクタ領域８の少くとも第２ベー
ス領域８ｂに対向する面S2の内側にインジエクタ
領域８ａに比して深く形成されたＰ型第２インジ
エクタ領域６ｂを第１ベース領域６ａと同時に形
成ししかも第１埋込層上の第２インジエクタ領域
６ｂ直下にＰ型第２埋込層３を有することを特徴
としている。尚第２埋込層を有しなり場合は第２
インジエクタ領域は第１ベース領域と同時に形成
する必要はなく別工程例えば分離領域と同時に形
成しても良い。その他の製造工程は第１図の場合
と同一であるから省略する。
かかる本発明の一実施例によればI2L部におい
て逆動作NPNトランジスタの第１ベース領域直
下の第１埋込層に第１ベース領域と接するように
第１ベース領域と同一導電型の第２埋込層を形成
している為第２埋込層もベース領域の一部となり
Wepiは０となる。従つて第１ベース領域直下のエ
ピタキシヤル層中でのホールの蓄積が著しく減少
し動作速度特に大電流における動作説明が向上す
る。又横型インジエクタPNPトランジスタにお
いては第２埋込層を有する為に横型インジエクタ
PNPトランジスタのコレクタ領域の深さが深く
なりインジエクタ領域から注入されたホールのコ
レクタ領域での到達率が上昇する。この結果横型
インジエクタPNPトランジスタのベース接地電
流増幅率αPNPが高くなり低電流での動作速度が向
上する。
て逆動作NPNトランジスタの第１ベース領域直
下の第１埋込層に第１ベース領域と接するように
第１ベース領域と同一導電型の第２埋込層を形成
している為第２埋込層もベース領域の一部となり
Wepiは０となる。従つて第１ベース領域直下のエ
ピタキシヤル層中でのホールの蓄積が著しく減少
し動作速度特に大電流における動作説明が向上す
る。又横型インジエクタPNPトランジスタにお
いては第２埋込層を有する為に横型インジエクタ
PNPトランジスタのコレクタ領域の深さが深く
なりインジエクタ領域から注入されたホールのコ
レクタ領域での到達率が上昇する。この結果横型
インジエクタPNPトランジスタのベース接地電
流増幅率αPNPが高くなり低電流での動作速度が向
上する。
又本発明の他の実施例によれば第２インジエク
タ領域と第２埋込層が接して形成されている為横
型インジエクタPNPトランジスタのエミツタ領
域（インジエクタ領域）の深さが深くなり横方向
のホールの注入が有効に働くようになる。又エミ
ツタ領域底面部はN+型第１埋込層と接している
為底面部からのホールの注入が減少する。従つて
横方向インジエクタPNPトランジスタのαPNPが
さらに高くなりさらに低電流における高速化が実
現できる。尚本実施例においては第２インジエク
タ領域のみ形成し第２埋込層は形成する必要はな
くその場合も同一の効果が得られる。
タ領域と第２埋込層が接して形成されている為横
型インジエクタPNPトランジスタのエミツタ領
域（インジエクタ領域）の深さが深くなり横方向
のホールの注入が有効に働くようになる。又エミ
ツタ領域底面部はN+型第１埋込層と接している
為底面部からのホールの注入が減少する。従つて
横方向インジエクタPNPトランジスタのαPNPが
さらに高くなりさらに低電流における高速化が実
現できる。尚本実施例においては第２インジエク
タ領域のみ形成し第２埋込層は形成する必要はな
くその場合も同一の効果が得られる。
尚本発明は上記実施例に限られることなく例え
ば極性を換えても同様に実施効果が得られる。
ば極性を換えても同様に実施効果が得られる。
第１図は本発明の一実施例を示すI2Lと通常の
NPNトランジスタの共存した集積回路の構造断
面図、第２図は第１図のＡ−A′断面における濃
度プロフアイル、第３図は本発明の他の実施例を
示す同様の集積回路の構造断面図、第４図は従来
のI2Lと通常のNPNトランジスタの共存した集積
回路の構造断面図である。 １……P-型半導体基板、２……N+型第１埋込
層、３……Ｐ型第２埋込層、４……N-型エピタ
キシヤル層、５……P+型分離領域、６ａ……I2L
のＰ型第１ベース領域、６ｂ……Ｐ型第２インジ
エクタ領域、７……N+型カラー領域、８ａ……
P+型インジエクタ領域、８……I2LのP+型第２ベ
ース領域、８ｃ……通常のNPNトランジスタの
Ｐ型ベース領域、９ａ……I2LのN+型エミツタコ
ンタクト領域、９ｂ……I2LのN+型コレクタ領
域、９ｃ……通常のNPNトランジスタのN+型エ
ミツタ領域、９ｄ……通常のNPNトランジスタ
のN+型コレクタコンタクト領域、１０……誘化
膜、１１……インジエクタ電極パターン、１２，
１３，１４……I2Lのエミツタ・ベース・コレク
タ電極パターン、１５，１６，１７……通常の
NPNトランジスタのエミツタ・ベース・コレク
タ電極パターン。
NPNトランジスタの共存した集積回路の構造断
面図、第２図は第１図のＡ−A′断面における濃
度プロフアイル、第３図は本発明の他の実施例を
示す同様の集積回路の構造断面図、第４図は従来
のI2Lと通常のNPNトランジスタの共存した集積
回路の構造断面図である。 １……P-型半導体基板、２……N+型第１埋込
層、３……Ｐ型第２埋込層、４……N-型エピタ
キシヤル層、５……P+型分離領域、６ａ……I2L
のＰ型第１ベース領域、６ｂ……Ｐ型第２インジ
エクタ領域、７……N+型カラー領域、８ａ……
P+型インジエクタ領域、８……I2LのP+型第２ベ
ース領域、８ｃ……通常のNPNトランジスタの
Ｐ型ベース領域、９ａ……I2LのN+型エミツタコ
ンタクト領域、９ｂ……I2LのN+型コレクタ領
域、９ｃ……通常のNPNトランジスタのN+型エ
ミツタ領域、９ｄ……通常のNPNトランジスタ
のN+型コレクタコンタクト領域、１０……誘化
膜、１１……インジエクタ電極パターン、１２，
１３，１４……I2Lのエミツタ・ベース・コレク
タ電極パターン、１５，１６，１７……通常の
NPNトランジスタのエミツタ・ベース・コレク
タ電極パターン。
Claims (1)
- 【特許請求の範囲】 １ 一導電型半導体基板と、前記半導体基板上に
形成された他の導電型のエピタキシヤル層と、前
記エピタキシヤル層を第１、第２の島に分離する
一導電型の分離領域と、前記第１、第２の島内の
前記半導体基板と前記エピタキシヤル層との境界
領域に形成された他の導電型の第１埋込層と、前
記第１の島内に形成されて前記エピタキシヤル
層、一導電型の領域及び他の導電型の領域を各々
コレクタ、ベース、エミツトとするバイポーラト
ランジスタと、前記第２の島内の前記エピタキシ
ヤル層をベース領域とし、かつ前記エピタキシヤ
ル層表面に互いに横方向に離間して形成された一
導電型の第１領域及び第２領域を各々エミツタ、
コレクタ領域とする横方向トランジスタと、前記
第２島内の前記エピタキシヤル層をエミツタ領
域、前記第２領域を外部ベース領域、前記第２領
域に比し低濃度かつ深く形成されしかも少なくと
も前記第２領域の前記第１領域に対向する面より
も内側に形成された一導電型の第３領域を内部ベ
ース領域、前記第３領域内に形成された少なくと
も１個の他の導電型の第４領域をコレクタ領域と
する縦方向トランジスタとを具備し、前記第２の
島内の前記第１埋込層上の前記第３領域の直下に
形成され、しかも前記第３領域と接してなる一導
電型の第２埋込層を有することを特徴とする半導
体装置。 ２ 前記第２の島内の前記第１領域の少なくとも
前記第２領域に対向する面の内側に前記第１領域
に比して深く形成された一導電型の第５領域と、
前記第５領域の直下に形成され、しかも前記第５
領域と接してなる一導電型の第２埋込層を有する
特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140225A JPS63304659A (ja) | 1987-06-03 | 1987-06-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140225A JPS63304659A (ja) | 1987-06-03 | 1987-06-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63304659A JPS63304659A (ja) | 1988-12-12 |
| JPH0581191B2 true JPH0581191B2 (ja) | 1993-11-11 |
Family
ID=15263817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62140225A Granted JPS63304659A (ja) | 1987-06-03 | 1987-06-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63304659A (ja) |
-
1987
- 1987-06-03 JP JP62140225A patent/JPS63304659A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63304659A (ja) | 1988-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1263127A (en) | Integrated circuits | |
| US4546539A (en) | I2 L Structure and fabrication process compatible with high voltage bipolar transistors | |
| GB1533156A (en) | Semiconductor integrated circuits | |
| JPH0581191B2 (ja) | ||
| JPS61113270A (ja) | モノリシックトランジスタ論理回路 | |
| JPH0258865A (ja) | 半導体装置 | |
| JPS6133261B2 (ja) | ||
| JP2747095B2 (ja) | 半導体装置の製造方法 | |
| JPH0294557A (ja) | 半導体集積回路装置 | |
| JP2752655B2 (ja) | バイポーラ集積回路装置 | |
| JPH0691203B2 (ja) | 半導体装置 | |
| JP2927843B2 (ja) | 半導体集積回路 | |
| JP2663751B2 (ja) | 半導体装置 | |
| JPH0528507B2 (ja) | ||
| JP3182175B2 (ja) | ダーリントントランジスタ及びその製造方法 | |
| JP2718376B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0431189B2 (ja) | ||
| JP2596384B2 (ja) | 半導体装置 | |
| JPS61263149A (ja) | 半導体装置の製造方法 | |
| JPH0436578B2 (ja) | ||
| JPH0413864B2 (ja) | ||
| JPH061814B2 (ja) | 半導体装置 | |
| JP2530922B2 (ja) | 半導体集積回路装置 | |
| JPH01227474A (ja) | 相補型バイポーラトランジスタの製造方法 | |
| JPS62104069A (ja) | 半導体集積回路の製造方法 |