JPH0581364A - Simulation method for switched capacitor circuit - Google Patents

Simulation method for switched capacitor circuit

Info

Publication number
JPH0581364A
JPH0581364A JP24000991A JP24000991A JPH0581364A JP H0581364 A JPH0581364 A JP H0581364A JP 24000991 A JP24000991 A JP 24000991A JP 24000991 A JP24000991 A JP 24000991A JP H0581364 A JPH0581364 A JP H0581364A
Authority
JP
Japan
Prior art keywords
switched capacitor
circuit
frequency
clock
simulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24000991A
Other languages
Japanese (ja)
Inventor
Katsumi Nara
克己 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24000991A priority Critical patent/JPH0581364A/en
Publication of JPH0581364A publication Critical patent/JPH0581364A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】 【目的】 本発明はスイッチトキャパシタ回路のシミュ
レーション方法に関し、演算時間を大幅に短縮できるこ
とを目的とする。 【構成】 可変抵抗1は、スイッチトキャパシタに供給
されるクロックφの周波数に抵抗値が反比例し、スイッ
チトキャパシタに置換えてシミュレーションを行なう。
(57) [Summary] [Object] The present invention relates to a method for simulating a switched capacitor circuit, and an object thereof is to be able to significantly reduce the operation time. [Structure] The variable resistor 1 has a resistance value inversely proportional to the frequency of a clock φ supplied to a switched capacitor, and is replaced with a switched capacitor for simulation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はスイッチトキャパシタ回
路のシミュレーション方法に関し、スイッチトキャパシ
タ回路のシミュレーションを行なう方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for simulating a switched capacitor circuit, and more particularly to a method for simulating a switched capacitor circuit.

【0002】[0002]

【従来の技術】従来より集積回路内で高精度の抵抗を構
成する技術としてスイッチトキャパシタが知られてい
る。
2. Description of the Related Art Conventionally, a switched capacitor has been known as a technique for forming a highly accurate resistor in an integrated circuit.

【0003】スイッチトキャパシタは図7に示す如く、
入力端子10とコンデンサCOとの間に設けたスイッチ
S1とコンデンサCOと出力端子11との間に設けたス
イッチS2とを同一周波数で互いに逆相のクロックφ,
*φ夫々によりスイッチングする構成である。
The switched capacitor is as shown in FIG.
A switch S1 provided between the input terminal 10 and the capacitor CO and a switch S2 provided between the capacitor CO and the output terminal 11 have clocks φ having the same frequency but opposite phases to each other.
* It is a configuration that switches by each φ.

【0004】[0004]

【発明が解決しようとする課題】スイッチトキャパシタ
は入力端子10の入力信号の最高周波数に対してクロッ
クφ,*φの周波数は充分に高く設定されている。計算
機でスイッチトキャパシタをシミュレーションする場
合、入力信号レベルを変化させ、少なくともクロック
φ,*φの周期より短い時間間隔でコンデンサCOとス
イッチS1,S2の接続点及び出力端子11夫々の信号
レベルを算出する。
In the switched capacitor, the frequencies of the clocks φ and * φ are set sufficiently higher than the maximum frequency of the input signal at the input terminal 10. When simulating a switched capacitor with a computer, the input signal level is changed and the signal level of each of the connection point between the capacitor CO and the switches S1 and S2 and the output terminal 11 is calculated at a time interval shorter than at least the cycle of the clocks φ and * φ. ..

【0005】スイッチトキャパシタをシミュレーション
するにはクロック周期より短い時間間隔で複数点の信号
レベルを算出しなければならないために膨大な演算時間
がかかるという問題があった。
To simulate a switched capacitor, it is necessary to calculate the signal levels at a plurality of points at time intervals shorter than the clock cycle, so that there is a problem that a huge amount of calculation time is required.

【0006】本発明は上記の点に鑑みなされたもので、
演算時間を大幅に短縮できるスイッチトキャパシタ回路
のシミュレーション方法を提供することを目的とする。
The present invention has been made in view of the above points,
An object of the present invention is to provide a method for simulating a switched capacitor circuit that can significantly reduce the calculation time.

【0007】[0007]

【課題を解決するための手段】図1,図2夫々は本発明
方法の原理図を示す。
1 and 2 show the principle of the method of the present invention.

【0008】図1において、可変抵抗1は、スイッチト
キャパシタに供給されるクロックφの周波数に抵抗値が
反比例し、スイッチトキャパシタに置換えてシミュレー
ションを行なう。
In FIG. 1, the variable resistor 1 has a resistance value inversely proportional to the frequency of the clock φ supplied to the switched capacitor, and the variable capacitor 1 is replaced with the switched capacitor for simulation.

【0009】図2において、周波数/電圧変換回路2
は、スイッチトキャパシタに供給されるクロックφの周
波数に反比例するレベルの制御電圧を生成する。
In FIG. 2, the frequency / voltage conversion circuit 2
Generates a control voltage whose level is inversely proportional to the frequency of the clock φ supplied to the switched capacitor.

【0010】可変抵抗値3は制御電圧に抵抗値が比例
し、周波数/電圧変換回路2と可変抵抗3とをスイッチ
トキャパシタに置換えてシミュレーションを行なう。
The variable resistance value 3 has a resistance value proportional to the control voltage, and a simulation is performed by replacing the frequency / voltage conversion circuit 2 and the variable resistance 3 with a switched capacitor.

【0011】[0011]

【作用】本発明において、クロックによってスイッチン
グを行なうスイッチトキャパシタを可変抵抗1、又は周
波数/電圧変換回路2及び可変抵抗回路3によって置換
えているため、シミュレーション時に、入力信号の最高
周波数より充分に高い周波数であるクロックとは無関係
に、入力信号の最高周波数の周期よりシミュレーション
の時間間隔が充分に短ければ良く、従来よりも時間間隔
を長くすることができる。
In the present invention, since the switched capacitor which performs switching by the clock is replaced by the variable resistor 1, or the frequency / voltage conversion circuit 2 and the variable resistance circuit 3, the frequency sufficiently higher than the maximum frequency of the input signal during simulation. Irrespective of the clock, the simulation time interval is sufficiently shorter than the cycle of the highest frequency of the input signal, and the time interval can be made longer than in the past.

【0012】[0012]

【実施例】図3はスイッチトキャパシタ回路、図4は本
発明方法を適用した等価回路の第1実施例夫々の回路図
を示す。
FIG. 3 is a circuit diagram of a switched capacitor circuit, and FIG. 4 is a circuit diagram of an equivalent circuit to which the method of the present invention is applied.

【0013】図3に示す低域フィルタのスイッチトキャ
パシタ回路において、入力端子20はスイッチトキャパ
シタ21を介して演算増幅器(オペアンプ)22の反転
入力端子に接続されている。
In the switched capacitor circuit of the low pass filter shown in FIG. 3, the input terminal 20 is connected to the inverting input terminal of an operational amplifier (op amp) 22 via a switched capacitor 21.

【0014】スイッチトキャパシタ21は、クロックφ
でスイッチングするスイッチS1と、コンデンサC1
と、クロックφを反転してクロック*φでスイッチング
するスイッチS2とで構成されている。オペアンプ22
の非反転入力端子は接地され、オペアンプ22の出力端
子は出力端子23に接続されオペアンプ22の出力端子
と反転入力端子間はスイッチトキャパシタ24及びコン
デンサC3が接続されている。スイッチトキャパシタ2
4は、クロックφでスイッチングされるスイッチS5
と、コンデンサC2とクロック*φでスイッチングされ
るスイッチS6とで構成されている。
The switched capacitor 21 has a clock φ.
Switch S1 for switching with and capacitor C1
And a switch S2 that inverts the clock φ and switches with the clock * φ. Operational amplifier 22
The non-inverting input terminal is grounded, the output terminal of the operational amplifier 22 is connected to the output terminal 23, and the switched capacitor 24 and the capacitor C3 are connected between the output terminal of the operational amplifier 22 and the inverting input terminal. Switched capacitor 2
4 is a switch S5 which is switched by the clock φ
And a switch S6 that is switched by the capacitor C2 and the clock * φ.

【0015】ここで、スイッチトキャパシタ21,24
夫々はクロックφ,*φの周波数をfとし、コンデンサ
C1又はC2の容量をCとすると、次式で表わされる抵
抗値Rを有する。
Here, the switched capacitors 21, 24
When the frequencies of the clocks φ and * φ are f and the capacitance of the capacitor C1 or C2 is C, each has a resistance value R represented by the following equation.

【0016】 R=1/(Cf) …(1) 図4においては、図3のスイッチトキャパシタ21,2
4を周波数可変形の可変抵抗VR1,VR2に置換えて
いる。可変抵抗VR1,VR2はクロックφを供給され
ており、(1)式に基づきクロックφの周波数fに応じ
て抵抗値を可変するものである。
R = 1 / (Cf) (1) In FIG. 4, the switched capacitors 21 and 2 of FIG.
4 is replaced by variable resistors VR1 and VR2 of variable frequency type. The variable resistors VR1 and VR2 are supplied with the clock φ, and have variable resistance values according to the frequency f of the clock φ based on the equation (1).

【0017】この実施例ではクロックφの周波数によっ
て可変抵抗値VR1,VR2夫々の抵抗値を決定できる
ため、シミュレーション時には端子20に入来する入力
信号の最高周波数の周期より充分に短い時間間隔でオペ
アンプ22の反転入力端子と出力端子夫々の信号レベル
を算出すれば良く、この時間間隔はクロック周期より長
くてもかまわない。これによって演算時間を従来より大
幅に短縮することができる。
In this embodiment, since the resistance values of the variable resistance values VR1 and VR2 can be determined by the frequency of the clock φ, the operational amplifier is sufficiently short in time interval than the cycle of the maximum frequency of the input signal coming into the terminal 20 during simulation. It suffices to calculate the signal level of each of the inverting input terminal 22 and the output terminal of 22, and this time interval may be longer than the clock cycle. As a result, the calculation time can be significantly shortened as compared with the conventional case.

【0018】図5は本発明方法を適用した等価回路の第
2実施例の回路図を示す。図5においては図3のスイッ
チトキャパシタを電圧可変形の可変抵抗VR3,VR4
に置換えており、可変抵抗VR3,VR4夫々は周波数
/電圧変換回路30よりの制御信号を供給される。
FIG. 5 shows a circuit diagram of a second embodiment of an equivalent circuit to which the method of the present invention is applied. In FIG. 5, the switched capacitors of FIG. 3 are replaced by variable resistors VR3 and VR4 of variable voltage type.
And the control signals from the frequency / voltage conversion circuit 30 are supplied to the variable resistors VR3 and VR4, respectively.

【0019】周波数/電圧変換回路30は単安定マルチ
バイブレータ(モノマルチ)31と、積分回路32と、
逆数回路33とより構成されている。モノマルチ31は
入来するクロックφを所定パルス幅として出力し、積分
回路32でこの所定パルス幅のクロックを積分してクロ
ックφの周波数に略比例したレベルの直流信号を出力す
る。逆数回路33はこの直流信号レベルの逆数のレベル
の制御信号Vfを生成する。制御信号Vfは定数αを用
いて次式で表わされる。
The frequency / voltage conversion circuit 30 includes a monostable multivibrator (monomulti) 31, an integrating circuit 32, and
It is composed of an inverse circuit 33. The mono-multi 31 outputs the incoming clock φ as a predetermined pulse width, and the integrating circuit 32 integrates the clock of the predetermined pulse width to output a DC signal of a level substantially proportional to the frequency of the clock φ. The reciprocal circuit 33 generates a control signal Vf having a reciprocal level of the DC signal level. The control signal Vf is expressed by the following equation using the constant α.

【0020】 Vf=α/f …(2) 可変抵抗VR3,VR4夫々は制御信号Vfに次式に示
す如く比例した抵抗値Rを有するものである。
Vf = α / f (2) Each of the variable resistors VR3 and VR4 has a resistance value R proportional to the control signal Vf as shown in the following equation.

【0021】 R=βVf …(3) 但し、βは比例定数である。R = βVf (3) where β is a proportional constant.

【0022】ここでα・β=1/Cとすることにより可
変抵抗VR3,VR4夫々は(1)式からスイッチトキ
ャパシタ21,24と等価になる。
By setting αβ = 1 / C, the variable resistors VR3 and VR4 become equivalent to the switched capacitors 21 and 24 from the equation (1).

【0023】ここで、(3)式に示す特性の可変抵抗V
R3,VR4としてはNチャネルMOS電界効果トラン
ジスタがあり、図5の可変抵抗VR3,VR4を図6に
示す如くMOSトランジスタTr1,Tr2に置換える
ことができる。
Here, the variable resistance V having the characteristic shown in the equation (3) is used.
There are N-channel MOS field effect transistors as R3 and VR4, and the variable resistors VR3 and VR4 in FIG. 5 can be replaced with MOS transistors Tr1 and Tr2 as shown in FIG.

【0024】この実施例では入力信号の最高周波数の周
期より充分に短い時間間隔でシミュレーション演算を行
なうことができ、演算時間が短縮されると共に、モノマ
ルチ31,積分回路32,逆数回路33,MOSトラン
ジスタTr1,Tr2といった既存の回路素子を用いて
シミュレーションを行いえる。
In this embodiment, the simulation operation can be performed at a time interval sufficiently shorter than the cycle of the maximum frequency of the input signal, the operation time is shortened, and the monomulti 31, the integrating circuit 32, the reciprocal circuit 33, and the MOS are provided. The simulation can be performed using existing circuit elements such as the transistors Tr1 and Tr2.

【0025】[0025]

【発明の効果】上述の如く、本発明のスイッチトキャパ
シタ回路のシミュレーション方法によれば、シミュレー
ション演算の時間間隔を従来より長くでき演算時間を大
幅に短縮でき、実用上きわめて有用である。
As described above, according to the method of simulating the switched capacitor circuit of the present invention, the time interval of the simulation operation can be made longer than before, and the operation time can be greatly shortened, which is extremely useful in practice.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.

【図2】本発明の原理図である。FIG. 2 is a principle view of the present invention.

【図3】スイッチトキャパシタ回路の回路図である。FIG. 3 is a circuit diagram of a switched capacitor circuit.

【図4】本発明方法を適用した等価回路の回路図であ
る。
FIG. 4 is a circuit diagram of an equivalent circuit to which the method of the present invention is applied.

【図5】本発明方法を適用した等価回路の回路図であ
る。
FIG. 5 is a circuit diagram of an equivalent circuit to which the method of the present invention is applied.

【図6】本発明方法を適用した等価回路の回路図であ
る。
FIG. 6 is a circuit diagram of an equivalent circuit to which the method of the present invention is applied.

【図7】スイッチトキャパシタの回路図である。FIG. 7 is a circuit diagram of a switched capacitor.

【符号の説明】[Explanation of symbols]

1,3,VR1〜VR4 可変抵抗 2,30 周波数/電圧変換回路 21,24 スイッチトキャパシタ 22 演算増幅器 1,3, VR1 to VR4 Variable resistance 2,30 Frequency / voltage conversion circuit 21,24 Switched capacitor 22 Operational amplifier

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 スイッチトキャパシタを用いた回路のシ
ミュレーションを行なうスイッチトキャパシタ回路のシ
ミュレーション方法において、 該スイッチトキャパシタに供給されるクロックの周波数
に抵抗値が反比例する可変抵抗で該スイッチトキャパシ
タを置換えてシミュレーションを行なうことを特徴とす
るスイッチトキャパシタ回路のシミュレーション方法。
1. A method for simulating a switched capacitor circuit for simulating a circuit using a switched capacitor, wherein the switched capacitor is replaced by a variable resistor whose resistance value is inversely proportional to the frequency of a clock supplied to the switched capacitor. A method for simulating a switched capacitor circuit, which is characterized by being performed.
【請求項2】 スイッチトキャパシタを用いた回路のシ
ミュレーションを行なうスイッチトキャパシタ回路のシ
ミュレーション方法において、 該スイッチトキャパシタに供給されるクロックの周波数
に反比例するレベルの制御電圧を生成する周波数/電圧
変換回路と、 該制御電圧に抵抗値が比例する可変抵抗とで、該スイッ
チトキャパシタを置換えてシミュレーションを行なうこ
とを特徴とするスイッチトキャパシタ回路のシミュレー
ション方法。
2. A switched capacitor circuit simulation method for simulating a circuit using a switched capacitor, comprising: a frequency / voltage conversion circuit for generating a control voltage having a level inversely proportional to the frequency of a clock supplied to the switched capacitor; A method for simulating a switched capacitor circuit, characterized in that a simulation is performed by replacing the switched capacitor with a variable resistor whose resistance value is proportional to the control voltage.
JP24000991A 1991-09-19 1991-09-19 Simulation method for switched capacitor circuit Withdrawn JPH0581364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24000991A JPH0581364A (en) 1991-09-19 1991-09-19 Simulation method for switched capacitor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24000991A JPH0581364A (en) 1991-09-19 1991-09-19 Simulation method for switched capacitor circuit

Publications (1)

Publication Number Publication Date
JPH0581364A true JPH0581364A (en) 1993-04-02

Family

ID=17053110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24000991A Withdrawn JPH0581364A (en) 1991-09-19 1991-09-19 Simulation method for switched capacitor circuit

Country Status (1)

Country Link
JP (1) JPH0581364A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821479A3 (en) * 1996-07-26 1999-09-22 Sgs-Thomson Microelectronics Gmbh Filter circuit and audio signal processor comprising the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821479A3 (en) * 1996-07-26 1999-09-22 Sgs-Thomson Microelectronics Gmbh Filter circuit and audio signal processor comprising the same

Similar Documents

Publication Publication Date Title
JPH0581364A (en) Simulation method for switched capacitor circuit
US4723299A (en) Noise eliminating circuit for a graphical input terminal
JP2002026670A (en) Resistance ladder type electronic volume
EP0535124B1 (en) Analog-to-digital converter
JPS5928459Y2 (en) reverberation device
JPH01311614A (en) Monostable multivibrator
JPH0754911B2 (en) A / D converter
JPH0834403B2 (en) Active filter
JP2974129B2 (en) Signal spectrum measurement device
JP2550943Y2 (en) Double integration circuit
SU1418773A1 (en) Device for simulating mass service systems
JPH1151975A (en) Integrating circuit for rogowski coil
JPH03121438A (en) Shaking signal processor for camera
JP3051480U (en) Tone detection unit
JPS5919383B2 (en) analog signal processing device
JPH06216777A (en) Oscillation detector
SU972497A1 (en) Device for interfacing computer to analog pickups
JP2513285B2 (en) Sampling pulse generation circuit
JPH04334969A (en) Voltage divider
JPH04104513A (en) Power-on clear circuit
JPS61137409A (en) Controller for pulse-width modulated signal
JPH05183411A (en) Analog switch circuit
JPS63217829A (en) Switched capacitor circuit
JPS60248060A (en) Tone generating circuit
JPH05128189A (en) Electronic circuit simulation method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203