JPH01311614A - Monostable multivibrator - Google Patents

Monostable multivibrator

Info

Publication number
JPH01311614A
JPH01311614A JP63142321A JP14232188A JPH01311614A JP H01311614 A JPH01311614 A JP H01311614A JP 63142321 A JP63142321 A JP 63142321A JP 14232188 A JP14232188 A JP 14232188A JP H01311614 A JPH01311614 A JP H01311614A
Authority
JP
Japan
Prior art keywords
output
counter
input
clock
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63142321A
Other languages
Japanese (ja)
Inventor
Mare Tandai
丹代 希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63142321A priority Critical patent/JPH01311614A/en
Publication of JPH01311614A publication Critical patent/JPH01311614A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To accurately obtain targeted output pulse width by deciding output pulse width based on a clock interval to be impressed on the clock input of a counter and the count value of the counter. CONSTITUTION:The title multivibrator is constituted of a D flipflop 1 with set, an n-bit counter 2 with the count value of N, and a NOR gate 3. And the flip-flop 1 is set by an input pulse 4, and the counter 2 is cleared and released by its output signal, and counting is started from a clock signal 5 arriving next, and at a time when (N+1) clock pulses are inputted, all logic '0's are outputted from the n-bit output (21-2n) of the counter 2. Therefore, the output of the NOR gate 3 goes to all logic '1's, and pulse output 6 goes to the logic '1' again, and an operation as a monostable multivibrator is performed on the input pulse. In such a way, it is possible to obtain arbitrary output pulse width with high accuracy by controlling the accuracy of the clock and a clock frequency.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモノマルチバイブレークに関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a mono-multi-bibreak.

〔従来の技術〕[Conventional technology]

一般に、モノマルチバイブレータは入力パルスを印加し
てから任意の定められた出方パルス幅を得るように設計
される。従来のモノマルチバイブレータは、パルスの積
分作用に基づく時定数を設定することにより、この目的
を達成している。すなわち、1個の抵抗器と1個のコン
デンサとから成る積分回路にで入力パルス印加時刻から
所定の電圧源、例えば電源を接続して積分作用させ、積
分電圧が所定の値となった時刻を知り、この間の出力パ
ルス幅を得るように設計される。一般には、個別部品と
しえ集積回路化されたモノマルチバイブレータとして開
発され、市販されている。
Generally, a monomultivibrator is designed to apply an input pulse and then obtain an arbitrary defined output pulse width. Conventional monomultivibrators achieve this goal by setting a time constant based on the integral action of the pulses. That is, an integrating circuit consisting of one resistor and one capacitor is connected to a predetermined voltage source, for example, a power supply, from the time when an input pulse is applied, and is caused to integrate, and the time when the integrated voltage reaches a predetermined value is determined. It is designed to know the output pulse width during this period. Generally, mono-multivibrators are developed and commercially available as individual components and integrated circuits.

この例の構成を第3図に示す。同図に示す例でも外付け
の抵抗器8とコンデンサ9の各個を選定し、その積で得
られる時定数と関連させて集積化モノマルチバイブレー
タ7のパルス出力端子6がら所望のパルス幅のパルスを
得る。なお、4はパルス入力端子である。
The configuration of this example is shown in FIG. In the example shown in the figure, the external resistor 8 and capacitor 9 are each selected, and a pulse of the desired pulse width is generated from the pulse output terminal 6 of the integrated mono-multivibrator 7 in relation to the time constant obtained by the product. get. Note that 4 is a pulse input terminal.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のマルチバイブレータは出力パルス幅の決定を時定
数及び電圧源に依存している。この電圧源は一般にその
モノマルチバイブレータを集積化した場合には、その電
源電圧となるなめ、出力パルス幅を電圧源にで可変とす
ることはできない。
Conventional multivibrators rely on a time constant and voltage source to determine the output pulse width. This voltage source generally becomes the power supply voltage when the mono-multivibrator is integrated, so the output pulse width cannot be made variable by the voltage source.

また、抵抗器やコンデンサの各位もその値は一般に固定
であり、この値に対する出力パルス幅も固定となる。こ
のため、外部からの制御で目的のパルス幅を得ようとす
る応用においては、柔軟性を欠いていた。また、時定数
は抵抗器やコンデンサの各位で決定されるが、それらの
バラツキのために正確に目的とする出力パルス幅を得る
ことができない。
Further, the values of the resistors and capacitors are generally fixed, and the output pulse width with respect to these values is also fixed. For this reason, it lacks flexibility in applications where a desired pulse width is obtained by external control. Furthermore, although the time constant is determined by each resistor and capacitor, it is not possible to accurately obtain the desired output pulse width due to variations in these.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のモノマルチバイブレータはセット付り型フリッ
プフロップと、カウント値Nのnビットカウンタと、N
ORゲートとを備え、パルス入力を前記フリップフロッ
プのセット入力に接続し、前記フリップフロップの出力
を前記カウンタのクリア入力に接続し、前記カウンタの
nビジト出力を前記NORゲートの入力とし、前記NO
R,ゲートの出力を前記フリップフロップのクロック入
力に接続し、前記NORゲートの出力をパルス出力とし
、出力パルス幅を前記カウンタのクロック入力に印加す
るクロック間隔と前記カウンタのカウント値Nとで決定
する構成である。
The mono-multivibrator of the present invention includes a set type flip-flop, an n-bit counter with a count value N, and an N-bit counter with a count value N.
an OR gate, a pulse input is connected to a set input of the flip-flop, an output of the flip-flop is connected to a clear input of the counter, an n visit output of the counter is an input of the NOR gate, and the NO
R, the output of the gate is connected to the clock input of the flip-flop, the output of the NOR gate is a pulse output, and the output pulse width is determined by the clock interval applied to the clock input of the counter and the count value N of the counter. The configuration is as follows.

〔作 用〕[For production]

本発明のモノマルチバイブレータはセット付り型フリッ
プフロップと、カウント値Nのnビットカウンタと、N
ORゲートとから成る。パルス入力によりフリップフロ
ップはセットされ、カウンタのクリア端子に入力される
。その結果、カウンタはクリア解除かれ、次に致来する
クロックパルスからカウントをはじめる。カウンタのク
ロックパルスが(N+1)個入力された時点でカウンタ
のnビット出力に接続されたNORゲートの出力は論理
II O11から論理゛1′′になる。このNORゲー
トの出力をフリップフロップのクロック入力に接続し、
フリップフロップのデータ入力を論理″“011に接続
しておく。この結果Nをカウントした後、フリップフロ
ップ出力はリセットされる。
The mono-multivibrator of the present invention includes a set type flip-flop, an n-bit counter with a count value N, and an N-bit counter with a count value N.
It consists of an OR gate. The flip-flop is set by the pulse input, which is input to the clear terminal of the counter. As a result, the counter is cleared and starts counting from the next arriving clock pulse. When (N+1) clock pulses are input to the counter, the output of the NOR gate connected to the n-bit output of the counter changes from logic II O11 to logic ``1''. Connect the output of this NOR gate to the clock input of the flip-flop,
The data input of the flip-flop is connected to logic ``011''. After counting N as a result, the flip-flop output is reset.

このフリップフロップの出力をパルス出力とすれば、こ
の出力はモノマルチバイブレータの機能を持つことにな
る。
If the output of this flip-flop is a pulse output, this output will have the function of a mono multivibrator.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示す図である。1はセット
付り型フリップフロップ、2はカウント値Nのnビット
カウンタ、21〜2nはカウンタ出力nビット端子、3
はNORゲート、4はパルスを印加するパルス入力端子
、5はクロック信号入力端子、6はマルチバイブレータ
の出力パルスを得るパルス出力端子である。
FIG. 1 is a diagram showing an embodiment of the present invention. 1 is a flip-flop with a set, 2 is an n-bit counter with a count value N, 21 to 2n are counter output n-bit terminals, 3
4 is a NOR gate, 4 is a pulse input terminal for applying a pulse, 5 is a clock signal input terminal, and 6 is a pulse output terminal for obtaining an output pulse of the multivibrator.

第2図は第1図の動作を説明するためのパルス入力端子
4からの入力パルスはセット付り型フリップフロップ1
のセット入力信号となる。セットされたフリップフロッ
プ1の出力信号は、カウンタ2のクリア入力信号となっ
ているのでこの瞬間にカウンタ2はクリア解除され、ク
ロック信号入力端子5から次に致来するクロック信号か
らカウントをはじめる。(N+ 1 ”)個のクロック
パルスが入力さた時点でカウンタ2のnビット出力21
〜2nはオール論理“0″を出力する。従って、その信
号を入力とするNORゲート3の出力はオール論理” 
1 ”となる。その結果、パルス出力端子6の出力は再
び論理” 1 ”となり、入力パルスに対してモノマル
チバイブレータとして、の動作を行う。この出力はフリ
ップフロップ1のクロック入力端子に接続する。フリッ
プフロップ1のデータ入力は常に論理“0゛が与えられ
ており、N。
Figure 2 shows the input pulse from the pulse input terminal 4 to a set type flip-flop 1 to explain the operation of Figure 1.
becomes the set input signal. Since the output signal of the set flip-flop 1 serves as a clear input signal for the counter 2, the counter 2 is cleared at this moment and starts counting from the next clock signal coming from the clock signal input terminal 5. When (N+1'') clock pulses are input, the n-bit output 21 of counter 2
~2n outputs all logic "0". Therefore, the output of NOR gate 3 which receives that signal as input is all logic.
1". As a result, the output of the pulse output terminal 6 becomes logic "1" again, and it operates as a mono multivibrator in response to the input pulse. This output is connected to the clock input terminal of the flip-flop 1. .The data input of flip-flop 1 is always given logic "0", and N.

Rゲート3の出力信号の立上りでフリップフロップ1は
論理″′0゛を読み込む。すなわち、リセット動作とな
る。その結果、カウンタ2はクリア状態となり、カウン
ト動作を止める。
At the rising edge of the output signal of the R gate 3, the flip-flop 1 reads the logic "'0". That is, it becomes a reset operation. As a result, the counter 2 becomes a clear state and stops the counting operation.

以上述べた動作において、パルス入力はクロック信号に
て標本化される効果をもつため、パルス出力はその標本
誤差により正確には(N−1)からNの幅となる。ここ
で、Nが大きいときは誤差は小さくなる。いずれにせよ
、パルス出力は従来技術における時定数に代えてクロッ
ク周波数制御及びカウンタの段数を選ぶことにより実現
できる。
In the above-described operation, since the pulse input has the effect of being sampled by the clock signal, the pulse output has a width from (N-1) to N to be exact due to the sampling error. Here, when N is large, the error becomes small. In any case, the pulse output can be realized by controlling the clock frequency and selecting the number of stages of the counter instead of the time constant in the prior art.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、回路構成として全て論理
回路を用い従来技術の抵抗器やコンデンサによる時定数
や電圧源の決定のようなアナログ値を排除しており、代
わりにより正確なディジタル値としてクロック数(カウ
ンタ段数)を基本としている。このクロックの精度、ク
ロック周波数等の与え方次第で任意の時定数をより精度
よく与えるばかりか、クロック周波数を変換させるだけ
で柔軟にその時定数を変えられる効果がある。
As explained above, the present invention uses all logic circuits as a circuit configuration, eliminates analog values such as determining time constants and voltage sources using resistors and capacitors in the conventional technology, and instead converts them into more accurate digital values. It is based on the number of clocks (number of counter stages). Depending on the accuracy of this clock, how to give the clock frequency, etc., not only can an arbitrary time constant be given more precisely, but also the time constant can be changed flexibly simply by converting the clock frequency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す構成図、第2図は第1
図の動作を説明する図、第3図は従来のマルチバイブレ
ータの構成図である。 1・・・セット付り型フリップフロップ、2・・・nビ
ットカウンタ、3・・・NORゲート、4・・・パルス
入力端子、5・・・タロツク信号入力端子、6・・・パ
ルス出力端子。
FIG. 1 is a configuration diagram showing one embodiment of the present invention, and FIG.
FIG. 3 is a diagram illustrating the operation of the conventional multivibrator. 1... Flip-flop with set, 2... n-bit counter, 3... NOR gate, 4... pulse input terminal, 5... tarokku signal input terminal, 6... pulse output terminal .

Claims (1)

【特許請求の範囲】[Claims]  セット付D型フリップフロップと、カウント値Nのn
ビットカウンタと、NORゲートとを備え、パルス入力
を前記フリップフロップのセット入力に接続し、前記フ
リップフロップの出力を前記カウンタのクリア入力に接
続し、前記カウンタのnビット出力を前記NORゲート
の入力とし、前記NORゲートの出力を前記フリップフ
ロップのクロック入力に接続し、前記NORゲートの出
力をパルス出力とし、出力パルス幅を前記カウンタのク
ロック入力に印加するクロック間隔と前記カウンタのカ
ウント値Nとで決定することを特徴とするモノマルチバ
イブレータ。
D-type flip-flop with set and n of count value N
a bit counter and a NOR gate, a pulse input is connected to a set input of the flip-flop, an output of the flip-flop is connected to a clear input of the counter, and an n-bit output of the counter is connected to an input of the NOR gate. and the output of the NOR gate is connected to the clock input of the flip-flop, the output of the NOR gate is a pulse output, and the output pulse width is applied to the clock input of the counter at a clock interval and a count value N of the counter. A mono multi-vibrator characterized by determining.
JP63142321A 1988-06-08 1988-06-08 Monostable multivibrator Pending JPH01311614A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63142321A JPH01311614A (en) 1988-06-08 1988-06-08 Monostable multivibrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63142321A JPH01311614A (en) 1988-06-08 1988-06-08 Monostable multivibrator

Publications (1)

Publication Number Publication Date
JPH01311614A true JPH01311614A (en) 1989-12-15

Family

ID=15312636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63142321A Pending JPH01311614A (en) 1988-06-08 1988-06-08 Monostable multivibrator

Country Status (1)

Country Link
JP (1) JPH01311614A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762649A2 (en) * 1995-09-05 1997-03-12 Texas Instruments Incorporated A pulse detection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762649A2 (en) * 1995-09-05 1997-03-12 Texas Instruments Incorporated A pulse detection circuit

Similar Documents

Publication Publication Date Title
US3942173A (en) Offset error compensation for integrating analog-to-digital converter
JP2002217758A (en) Signal level detection method and device with filter function
US4107671A (en) Improved digital to analog converter providing self compensation to offset errors
JPH0820473B2 (en) Continuous period-voltage converter
JPH01311614A (en) Monostable multivibrator
JPH01248819A (en) Mono-multi vibrator
JPH0923143A (en) Digital signal delay method and circuit
JPH01190114A (en) Monostable multivibrator
JPH01191511A (en) Monostable multivibrator
JPH02196523A (en) Test circuit for delta sigma modulation type a/d converter
JPH02244818A (en) Variable length pulse generation circuit
JPH0754911B2 (en) A / D converter
SU1372257A1 (en) Device for checking threshold levels of radio-electronic circuits
SU1695506A1 (en) Device for smoothing of signal of digital-to-analog computer
SU1742812A1 (en) Extreme indicator
JPS6324664Y2 (en)
JPH01202016A (en) Monostable multivibrator
JPS61101125A (en) analog to digital converter
JPH0581364A (en) Simulation method for switched capacitor circuit
SU1486952A1 (en) DEVICE FOR CONVERSION TO THE CODE OF RESISTANCE OF REGULATORY RESISTANTS (5.7)
RU2028002C1 (en) Device to measure ratio of analog signals
SU1320847A1 (en) Analog memory
SU1688412A1 (en) Delta-codec
JPS6029015A (en) digital integrator circuit
JPS586446U (en) frequency generator