JPH0581367A - 論理シミユレータ - Google Patents

Abstract

(57)【要約】 【目的】 論理シミュレータに関し、（１）シミュレー
ションの対象となる論理回路の発振を検出し、（２）テ
ストカバレージに関する情報を収集することができる論
理シミュレータを提供することを目的とする。 【構成】 （１）論理ゲートについてＮおよびＮ＋Ｍユ
ニットディレイ期間シミュレーションを実行した後のそ
れぞれの論理値を比較し、比較結果が異なる場合はその
論理ゲートは発振しているものと判断するように構成さ
れる。また、論理シミュレーションの入力データによ
り、検出可能な仮定故障と全仮定故障とを求め、両者を
比較することによってテストカバレージについての情報
を得るように構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は各種の論理回路の設計品
質を向上するために使用される論理シミュレータに関
し、特に、シミュレーションの対象となる論理ゲートの
論理値が安定しない場合の検出方式および、論理シミュ
レーションのテストカバレージに関する情報の収集方式
に関する。

【０００２】論理シミュレーションは、論理回路の各ゲ
ートの入力および出力データを所定時間経過毎に収集す
ることにより、各時点での入力と出力の静的関係および
時間軸上における入出力関係の動的変化の両方に関する
情報を取得し、それによって論理回路の設計の正しさを
検証すると共に、不具合な点を抽出するものである。

【０００３】論理シミュレータによるシミュレーション
は、シミュレーションの対象となる論理回路を論理的に
等価に記述したシミュレーションモデルを用いて行われ
る。シミュレーションはシミュレーションモデルに外部
入力等の初期条件を与えることによって開始し、所定の
シミュレーション環境の下で所定の時間毎の各論理ゲー
トの入出力の論理値を論理シミュレータから出力（表
示、印刷等）させることによって行われる。

【０００４】各時刻毎の論理シミュレータからの出力情
報によって設計ミスが検出された場合にはその時点で論
理シミュレーションは停止される。

【０００５】近年その使用目的によって少しずつ機能が
違う論理シミュレータが開発されてきている。例えば各
論理ゲートにユニットディレイを均一に与えて論理シミ
ュレーションを実行する論理シミュレータ等がある。こ
のような論理シミュレータはシミュレーションの実行中
論理値が安定しないゲートがあっても一定時間経った時
点（クロック周期の時間）の論理値によって設計ミスが
検出されなければ論理シミュレーションを続行する。

【０００６】このような論理シミュレータはシミュレー
ション対象となる論理ゲートがユニットディレイで表現
できる場合には問題はないが、各論理ゲートがユニット
ディレイで表わせないような論理回路をシミュレーショ
ンするような場合は論理値が安定しないまま論理シミュ
レーションを続行しても、実際の回路とはかなり違った
動作となってしまうので、それ以降のシミュレーション
結果は全く意味のないものになってしまう。

【０００７】また、近年の半導体技術の進歩により、１
チップのＩＣに数万−数十万ゲートもの回路が集積され
るようになり、その中に含まれる回路も複雑になってき
た。そのため、論理回路の全ての素子のあらゆる時点に
おける動作をシミュレーションすることは困難となり、
そのため、シミュレーション項目を限定してシミュレー
ションを行わざる得なくなってきた。

【０００８】その際シミュレーションによって把握可能
な範囲、即ちテストカバレージを知る必要があるが、論
理シミュレーション項目も以前とは比較にならない程多
くなり、設計者がそのシミュレーション項目の全てを管
理できなくなり、従ってテストカバレージの正確な把握
も難しくなって来ている。

【０００９】

【従来の技術】論理値が安定しない論理ゲートの検出に
関して、従来は、上記のような、各論理ゲートにユニッ
トディレイを均一に与える論理シミュレータを使用して
シミュレーションする場合と特別に論理シミュレータを
開発あるいは購入して使用する場合とがあった。

【００１０】上記のような論理シミュレータを使用して
シミュレーションを実行した場合、論理回路が発振する
と、論理値が安定しない。従来はこの安定していない論
理値を次のシミュレーションの入力データとして使用
し、シミュレーションを続行していたので、シミュレー
ションの結果が論理回路の誤りを検出していても、その
原因が発振であることまで追及することは大変困難であ
り、最悪の場合は、発振しているにもかかわらず、論理
回路の誤りを検出できないという問題があった。

【００１１】一方、シミュレーションの対象となる回路
毎にシミュレータを購入あるいは開発していたのでは費
用が増加し、シミュレーションによる効果が少なくなっ
てしまう。従って、特殊な機能を持つ論理シミュレータ
であっても、汎用性のある論理シミュレータとしての機
能も要求されている。

【００１２】テストカバレージについては、従来、論理
シミュレーションを行う場合、設計者が必要な論理シミ
ュレーション項目を挙げ、それに従って論理シミュレー
ションが行われていた。論理シミュレーションのテスト
カバレージに関する情報は特に収集せず、論理シミュレ
ーションの項目からテストカバレージを推測、判断して
いた。従って、論理シミュレーションを行ったつもりで
も、実際は行われていなかったり、論理シミュレーショ
ンの項目が抜けていたりして、設計品質が向上しないと
いう問題を有していた。

【００１３】

【発明が解決しようとする課題】第１に、従来の、論理
回路の各ゲートに均一にユニットディレイを与えてシミ
ュレーションを行う論理シミュレータにおいて、各シミ
ュレーション実行時点での各ゲートの論理値のみによっ
て判断が行われていたので、発振している論理回路を検
出することが困難であった。

【００１４】第２に、従来の論理シミュレーションにお
いては、論理シミュレーションのテストカバレージに関
する情報を収集せずテストカバレージを推測して論理シ
ミュレーションを行っていたため、論理シミュレーショ
ン項目に抜けが起こる等設計品質を低下させる一因とな
っていた。

【００１５】本発明は、上記従来の技術の欠点を除去
し、発振する論理回路を容易に検出することができると
共に、容易にテストカバレージを把握することができる
論理シミュレータを提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明による論理シミュ
レータは、シミュレーション対象となる論理ゲートに均
一なユニットディレイを与え、シミュレーションの実行
によってクロック信号の入力とクロック信号の入力によ
って起こる論理ゲートの論理値の更新を所定数のユニッ
トディレイの期間だけ行うような論理シミュレータであ
って、Ｎ（Ｎは自然数）ユニットディレイの期間シミュ
レーションを実行した後、各論理ゲートの論理値を記憶
する第一のメモリ手段と、Ｎ＋Ｍ（Ｍは自然数）ユニッ
トディレイの期間シミュレーションを実行した後、各論
理ゲートの論理値を記憶する第二のメモリ手段と、第一
および第二のメモリ手段によって記憶された各論理ゲー
トの論理値を比較する手段と、Ｎユニットディレイの期
間シミュレーションを実行し、その結果を第一のメモリ
手段に格納し、つぎにＮ＋Ｍユニットディレイの期間シ
ミュレーションを実行し、その結果を第二のメモリ手段
に格納し、第一および第二のメモリ手段に格納された各
論理ゲートの論理値を比較手段によって比較し、その結
果、少なくとも１カ所以上の論理ゲートにおいて論理値
の不一致を検出したならば、論理シミュレータの実行を
停止するように制御する手段を備えて構成される。

【００１７】更に、本発明による論理シミュレータは、
入力データに従って論理回路の故障シミュレーションを
実行し論理回路の仮定故障を検出する第一の手段と、前
記論理回路の全ての仮定故障を検出し、蓄積する第二の
手段と、第一の手段により検出された仮定故障を蓄積す
る第三の手段と、第二および第三の手段によって蓄積さ
れた情報を比較する手段と、第二の手段に蓄積された全
ての仮定故障と、論理回路を第一の手段によって入力デ
ータに基づき論理シミュレーションした結果検出された
仮定故障とを比較手段によって比較した結果により、論
理シミュレーションのテストカバレージに関する情報を
収集する手段とを備えて構成される。

【００１８】

【作用】上記構成による論理シミュレータは、シミュレ
ーションの対象となる論理ゲートに均一なユニットディ
レイを与え、クロックを入力して、所定数のユニットデ
ィレイの期間シミュレーションを実行した後各論理ゲー
トの論理値を調べる。

【００１９】まずＮユニットディレイの期間シミュレー
ションを実行した後における各論理ゲートの論理値を第
一のメモリ手段に格納する。つぎにＮ＋Ｍユニットディ
レイの期間シミュレーションを実行した後における各論
理ゲートの論理値を第二のメモリ手段に格納する。

【００２０】第一および第二のメモリ手段に格納された
各内容を比較手段で比較することにより、各論理ゲート
毎にＮおよびＮ＋Ｍユニットディレイの期間シミュレー
ション実行後の各論理値の一致不一致を調べる。

【００２１】その結果、ＮおよびＮ＋Ｍユニットディレ
イ期間後の二つの論理値が異なる論理ゲートがあれば、
その論理ゲートは発振していると見なされ、それ以上シ
ミュレーションを続行しても無駄であるのでシミュレー
ションを停止する。

【００２２】また、上記構成による論理シミュレータ
は、第一の手段により入力データに基づき論理回路の故
障シミュレーションを実行して仮定故障を検出し、第三
の手段に格納する。一方、第二の手段によって、全仮定
故障を検出してそれを格納する。

【００２３】第三の手段に格納された実際に得られた仮
定故障と、第二の手段に格納された全仮定故障とを比較
することにより、論理シミュレーションによって検出さ
れる故障の範囲が得られる。この範囲とはすなわち論理
シミュレーションのテストカバレージである。

【００２４】

【実施例】本発明の実施例について詳細に説明する。図
１は本発明による論理シミュレータの一実施例の動作を
示すフローチャート、図２はこの論理シミュレータのメ
モリ５０のメモリマップである。

【００２５】論理シミュレーションの実行順序を図１の
フローチャートに沿って説明する。 （１）シミュレーションモデルをメモリ領域（以後＃で
示す）１に格納する。 （２）各論理ゲートに対応したシミュレーションモデル
の論理値を記憶する＃２，＃３，＃４を確保する。

【００２６】（３）シミュレーション実行時の環境を＃
０に格納する、ここでいうシミュレーション環境とはク
ロック信号の波形やシミュレーション実行時間、シミュ
レーション最大クロック数等である、ここでは図４の
（ａ）および（ｂ）のようなクロック信号を入力する。
またシミュレーション実行時間はユニットディレイ単位
で示す。 （４）シミュレーション実行に先立ち、外部入力、内部
メモリ等に、論理値を設定する。これらの設定は＃２の
中の対応する外部入力、内部メモリ等の各メモリ位置に
論理値を書き込むことによって行われる。

【００２７】（５）＃２の論理値と＃１のシミュレーシ
ョンモデルと＃０のクロック信号とによってシミュレー
ションを実行する。クロック信号の入力とともにＮユニ
ットディレイまで各論理ゲートの論理値を更新する。 （６）Ｎユニットディレイだけ各論理ゲートの論理値を
更新したならば、その時の論理値を＃３に格納する。

【００２８】（７）＃２の論理値と＃１のシミュレーシ
ョンモデルと＃０のクロック信号からシミュレーション
の実行を行う。クロック信号の入力とともにＮ＋Ｍユニ
ットディレイまで各論理ゲートの論理値を更新する。 （８）Ｎ＋Ｍユニットディレイだけ各論理ゲートの論理
値を更新したならば、その時の論理値を＃４に格納す
る。

【００２９】（９）各論理ゲートの論理値をメモリ＃
３，＃４から読み出して、それぞれの値を比較する。 （１０）比較した結果、一つでも論理値の違う論理ゲー
トが存在したら、その論理ゲートが安定していないと判
断し、シミュレーションの実行を停止する。

【００３０】（１１）すべての論理ゲートにおいて論理
値が一致したならば、論理ゲートが安定していると判断
し、＃３の論理値を＃２へ移動し、再びシミュレーショ
ンの実行を行う。 （１２）最大クロック数まで上記（５）〜（１１）を繰
返す。

【００３１】図３はシミュレーションの対象となる論理
回路の一例を示す。図３において、５１，５２、および
５３はインバータである。インバータ５１，５２，５３
は縦続接続されており、インバータ５１の入力端子とイ
ンバータ５３の出力端子とは接続されている。

【００３２】図４は＃０に格納されるクロック信号波形
を示す。点線は各論理ゲートの論理値を更新する時点を
示す。隣接する時点間は１ユニットディレイである。

【００３３】図５は図３の回路に対して値の変化がない
信号Ｘを入力し、各インバータ５１，５２，５３にそれ
ぞれ１ユニットディレイの遅れを与えた場合のインバー
タ５１，５２および５３の各出力信号波形Ｐ，Ｑおよび
Ｒを示す。

【００３４】図４の回路に関する論理シミュレーション
について、前述のフローチャートに沿って説明する。 （１）＃１に格納するシミュレーションモデルは図３の
論理回路の各点における信号Ｘ，Ｐ，Ｑ，Ｒ，およびＹ
の論理表現であり、例えば、ＰはＸの反転、ＱはＰの反
転、ＲはＱの反転、ＹはＲの反転であってかつＸと同一
である。等を記載したものである。

【００３５】（２）信号値Ｘ，Ｐ，Ｑ，Ｒ，Ｙのそれぞ
れの、現在、Ｎユニットディレイ経過後、およびＮ＋Ｍ
ユニットディレイ経過後の論理値を格納するためのメモ
リスペースを＃２，＃３および＃４に定義する。

【００３６】（３）シミュレーション環境を＃０に定義
する。クロック信号として図４の信号（ａ）および
（ｂ）のような波形を、シミュレーション実行時間とし
て４５および４６ユニットディレイ（Ｎ＝４５、Ｍ＝
１）を設定する。

【００３７】（４）外部入力Ｘ＝１を＃２のＸ欄に記載
する。 （５）上記シミュレーションモデルと、クロック信号
と、外部入力Ｘとによってシミュレーションを実行し、
Ｐ，Ｑ，Ｒ，Ｙの論理値を４５ユニットディレイまで更
新する。 （６）４５ユニットディレイまで各論理値を更新した
ら、その時点での各論理値を＃３に格納する。

【００３８】（７）上記シミュレーションモデルと、ク
ロック信号と、外部入力Ｘとによってシミュレーション
を実行し、Ｐ，Ｑ，Ｒの論理値を４６ユニットディレイ
まで更新する。 （８）４６ユニットディレイまで各論理値を更新した
ら、その時点での各論理値を＃４に格納する。

【００３９】（９）＃３および＃４に格納されたＰ，
Ｑ，Ｒの各論理値を読み出し、各論理値について４５ユ
ニットディレイ経過時と４６ユニットディレイ経過時の
値を比較する。 （１０）図５に示す信号Ｐ，Ｑ，Ｒの波形のようにいず
れも発振しており、かつ、１ユニットディレイづつ遅れ
ている場合には４５ユニットディレイ経過時および４６
ユニットディレイ経過時の各論理値に違いが生じてく
る。

【００４０】図５において、ＡおよびＢをそれぞれ４５
および４６ユニットディレイ経過時点とすれば、信号
Ｐ，Ｑ，ＲのＡおよびＢ点での論理値は１，１，０およ
び１，０，０であり、両時点での論理値が異なるゲート
を含んでいる。従って、この場合は、シミュレーション
を終了する。

【００４１】図３のような簡単な論理回路を例に取って
説明したが、同様にして膨大な数の論理ゲートからなる
論理回路の論理シミュレーションにおいても発振して論
理値の定まらない論理回路を容易に検出することができ
る。

【００４２】図６は、本発明による論理シミュレータの
テストカバレージ情報を検出する方式の構成を示すフロ
ーチャートである。テストカバレージ検出の処理手順を
図６に沿って説明する。

【００４３】（１）シミュレーション入力データをファ
イル２１に格納する。 （２）回路情報をファイル２２に格納する。 （３）ファイル２１のシミュレーション入力データとフ
ァイル２２の回路情報に基づき論理シミュレーション２
３を実行する。論理シミュレーションの結果の確認２４
を行う。 （４）ファイル２２の回路情報から仮定故障の検出２５
を行う。

【００４４】（５）検出された仮定故障をすべて全故障
ファイル２６へ蓄積する。 （６）論理シミュレーション２３が終了したら、ファイ
ル２１のシミュレーション入力データとファイル２２の
回路情報を用いて故障シミュレーション２７を実行す
る。 （７）故障シミュレーション２７を実行した結果、検出
可能な故障箇所の抽出２８を行う。 （８）故障シミュレーションを実行して検出できた故障
を故障検出ファイル２９に蓄積する。

【００４５】（９）すべてのシミュレーション入力デー
タについて故障シミュレーションが完了したら、全故障
ファイル２６と故障検出ファイル２９に蓄積されている
各故障箇所の比較３０を行う。 （１０）比較することによって未検出の故障の抽出３１
を行う。

【００４６】図７は、本発明の論理シミュレータによる
テストカバレージ検出の実施例における対象論理回路を
示す。図７の論理回路の入力端子はＡ，ＢおよびＣ、出
力端子はＸである。入力端子ＡおよびＢはＯＲゲート４
０に接続され、入力端子Ｃはインバータ４１に接続され
る。

【００４７】インバータ４１の出力端子はフリップフロ
ップ（ＦＦという）４２のＤ端子と接続される。ＦＦ４
２のＱ端子及びＯＲゲート４０の出力端子はＡＮＤゲー
ト４３に接続される。ＡＮＤゲート４３の出力端子はＦ
Ｆ４４のＤ端子に接続され、ＦＦ４４のＱ端子は論理回
路の出力端子Ｘに接続される。

【００４８】図８は、図７の論理回路の入力端子Ａ，Ｂ
およびＣからの各入力信号、ＦＦ４２の出力信号Ｚ，Ｆ
Ｆ４４の出力信号Ｙ、ならびに、出力端子Ｘにおける信
号（Ｙと同じ）の一例を示す。以下、図７についての論
理シミュレーションについて、上記フローチャートに従
って説明する。

【００４９】（１）図８に示す入力データＡ，Ｂ，Ｃを
ファイル２１に格納する。 （２）論理回路に関する上述したような回路情報をファ
イル２２に格納する。 （３）ファイル２１および２２に格納されているデータ
に基づいて論理シミュレーションを実行し、その結果を
確認する。

【００５０】（４）ファイル２２の回路情報に基づき故
障シミュレータにより全仮定故障を検出しファイル２６
に格納する。全仮定故障は、論理回路に含まれる全ての
ゲートの入力および出力に起こり得る全ての故障を列挙
したものである。表１はファイル２６に格納される全仮
定故障表を示す。

【表１】

【００５１】表１において、０スタック故障および１ス
タック故障とは、それぞれ、信号が論理０および論理１
に膠着状態になることをいう。すなわち、各入力および
出力はいずれも０スタック故障と１スタック故障の２つ
の故障状態を有する。

【００５２】（５）論理シミュレーションが終了した
ら、故障シミュレーションを実行する。 （６）表２、表３、表４はそれぞれ図８に示す時点ｔ
２，ｔ３，ｔ６において検出可能なスタック故障を列挙
したものであり、これがファイル２９に格納される。

【表２】

【表３】

【表４】

【００５３】（７）ファイル２６の内容（表１）とファ
イル２９の内容（表２、３、４）とを比較し故障シミュ
レーションデータ検出できなかったスタック故障を抽出
する。 以上述べたように、未検出のスタック故障の全仮定故障
に対する割合によって論理シミュレータのテストカバレ
ージが量的に把握できる。

【００５４】

【発明の効果】本発明によれば、論理ゲートにユニット
ディレイを適用する論理シミュレータを使って、各論理
ゲートがユニットディレイで表わせない論理回路をシミ
ュレーションしても、論理回路が発振したことを確実に
検出できる。従って発振が原因による論理回路の誤りは
すぐに検出できる。また論理シミュレーションだけを実
行するシミュレータを開発或いは購入しなくてもよいの
で、開発コストを削減できる。

【００５５】また、本発明によるテストカバレージ情報
の収集は実際に行われた論理シミュレーションのデータ
をもとにしてテストカバレージを割り出すので、論理シ
ミュレーションを行ったつもりでも実際行っていなかっ
たとか項目抜けがあった等のミスを確実に防止すること
ができる。またテストカバレージを自動的に割り出すの
で、設計者によるシミュレーション項目の管理のための
労力および費用を低減することができる。

【図面の簡単な説明】

【図１】本発明による論理シミュレータの発振回路検出
方式を示すフローチャートである。

【図２】メモリ領域を示す図である。

【図３】発振論理回路の検出の実施例を示す図（その
１）である。

【図４】発振論理回路の検出の実施例を示す図（その
２）である。

【図５】発振論理回路の検出の実施例を示す図（その
３）である。

【図６】テストカバレージ情報収集方式を示すフローチ
ャートである。

【図７】テストカバレージ情報収集の実施例を示す図
（その１）である。

【図８】テストカバレージ情報収集の実施例を示す図
（その２）である。

【符号の説明】

１〜１２ フローチャートの処理ステップ ２１〜３１ フローチャートの処理ステップ ４０ ＯＲゲート ４１ インバータ ４２，４４ フリップフロップ ４３ ＡＮＤゲート ５０ メモリ ５１，５２，５３ インバータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 シミュレーション対象となる論理ゲート
   に均一なユニットディレイを与え、シミュレーションの
   実行によってクロック信号の入力とクロック信号の入力
   によって起こる論理ゲートの論理値の更新を所定数のユ
   ニットディレイの期間だけ行うような論理シミュレータ
   であって、 Ｎ（Ｎは自然数）ユニットディレイの期間シミュレーシ
   ョンを実行した後、各論理ゲートの論理値を記憶する第
   一のメモリ手段と、 Ｎ＋Ｍ（Ｍは自然数）ユニットディレイの期間シミュレ
   ーションを実行した後、各論理ゲートの論理値を記憶す
   る第二のメモリ手段と、 第一および第二のメモリ手段によって記憶された各論理
   ゲートの論理値を比較する手段と、 Ｎユニットディレイの期間シミュレーションを実行し、
   その結果を第一のメモリ手段に格納し、つぎにＮ＋Ｍユ
   ニットディレイの期間シミュレーションを実行し、その
   結果を第二のメモリ手段に格納し、第一および第二のメ
   モリ手段に格納された各論理ゲートの論理値を比較手段
   によって比較し、その結果、少なくとも１カ所以上の論
   理ゲートにおいて論理値の不一致を検出したならば、論
   理シミュレータの実行を停止するように制御する手段と
   を備えることを特徴とする論理シミュレータ。
2. 【請求項２】 入力データに従って論理回路の故障シミ
   ュレーションを実行し論理回路の仮定故障を検出する第
   一の手段と、 前記論理回路の全ての仮定故障を検出し、蓄積する第二
   の手段と、 第一の手段により検出された仮定故障を蓄積する第三の
   手段と、 第二および第三の手段によって蓄積された情報を比較す
   る手段と、 第二の手段に蓄積された全ての仮定故障と、前記論理回
   路を第一の手段によって入力データに基づき論理シミュ
   レーションした結果検出された仮定故障とを前記比較手
   段によって比較した結果により、論理シミュレーション
   のテストカバレージに関する情報を収集する手段とを備
   えることを特徴とする論理シミュレータ。