JPH0581940B2 - - Google Patents
Info
- Publication number
- JPH0581940B2 JPH0581940B2 JP59181958A JP18195884A JPH0581940B2 JP H0581940 B2 JPH0581940 B2 JP H0581940B2 JP 59181958 A JP59181958 A JP 59181958A JP 18195884 A JP18195884 A JP 18195884A JP H0581940 B2 JPH0581940 B2 JP H0581940B2
- Authority
- JP
- Japan
- Prior art keywords
- image point
- memory
- data
- image
- rows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Storing Facsimile Image Data (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリモジユールの数を少なくし得
て、しかも任意の行、列方向のイメージ点群、又
はサブアレイを同一メモリアクセスタイムでアク
セスし得るイメージデータメモリシステムに関す
る。
て、しかも任意の行、列方向のイメージ点群、又
はサブアレイを同一メモリアクセスタイムでアク
セスし得るイメージデータメモリシステムに関す
る。
情報処理装置で取り扱うデータには、イメージ
データがある。この種のデータの処理において
は、イメージデータは１つの整数より成るイメー
ジ点の２次元アレイと考えられるイメージアレイ
をメモリに貯え、そのアレイ中の単一の行、又は
列における一連のイメージ点や、小さな四角形
（サブアレイ）中の一群のイメージ点のような、
選択されたイメージ点群に対して同時に処理を加
えることが必要になる場合がある。
データがある。この種のデータの処理において
は、イメージデータは１つの整数より成るイメー
ジ点の２次元アレイと考えられるイメージアレイ
をメモリに貯え、そのアレイ中の単一の行、又は
列における一連のイメージ点や、小さな四角形
（サブアレイ）中の一群のイメージ点のような、
選択されたイメージ点群に対して同時に処理を加
えることが必要になる場合がある。
このような処理においても、又イメージデータ
の処理を高速に、しかも少ないハードウエア量で
遂行し得ることが望まれるところである。
の処理を高速に、しかも少ないハードウエア量で
遂行し得ることが望まれるところである。
上述のような処理の例として、イメージデータ
の表示、印刷があるが、このような場合一般に走
査方向にイメージ点を高速に読み出すことが必要
となる。そのため、イメージメモリは一般にワー
ド編成で構成し、一度に複数のイメージ点を読み
出すことによつて高速化を図つている。
の表示、印刷があるが、このような場合一般に走
査方向にイメージ点を高速に読み出すことが必要
となる。そのため、イメージメモリは一般にワー
ド編成で構成し、一度に複数のイメージ点を読み
出すことによつて高速化を図つている。
このようなイメージメモリのワード編成は表
示、印刷の走査方向が一定（行方向となつてい
る）な限りにおいては、満足し得るものである
が、その表示、印刷においてイメージを90°回転
したイメージを出力したい頻度もかなり大きい。
その場合には、走査方向を縦にしなければならな
い。しかし、従来のワード編成のメモリでは、縦
方向の連続したイメージ点を同時にアクセスする
ことはできない。そのため、従来においては、全
イメージデータを中央処理装置を用いて並べ替え
て必要とする縦方向のデータを得ている。そのデ
ータ量の多いことから中央処理装置の負荷が大き
くなつてしまう。
示、印刷の走査方向が一定（行方向となつてい
る）な限りにおいては、満足し得るものである
が、その表示、印刷においてイメージを90°回転
したイメージを出力したい頻度もかなり大きい。
その場合には、走査方向を縦にしなければならな
い。しかし、従来のワード編成のメモリでは、縦
方向の連続したイメージ点を同時にアクセスする
ことはできない。そのため、従来においては、全
イメージデータを中央処理装置を用いて並べ替え
て必要とする縦方向のデータを得ている。そのデ
ータ量の多いことから中央処理装置の負荷が大き
くなつてしまう。
又、文字データのイメージデータへの挿入、抽
出等の如きブロツクの挿入、抽出の処理を行ない
得るようにするためには、イメージ点の四角形ブ
ロツク（サブアレイ）を高速でアクセスし得るこ
とが要求される。
出等の如きブロツクの挿入、抽出の処理を行ない
得るようにするためには、イメージ点の四角形ブ
ロツク（サブアレイ）を高速でアクセスし得るこ
とが要求される。
このような行、列方向の連続データのアクセ
ス、又は部分行列のアクセスを行なうための技法
も開発されている。それはメモリモジユールへの
割付けを列が変わる毎に１つずつずらす第１の方
式や、特定の規則に従つてイメージ点のメモリモ
ジユール割付け、アドレス割付けを行なうように
した第２の方式のものである。第４図はそれらの
システム構成図である。
ス、又は部分行列のアクセスを行なうための技法
も開発されている。それはメモリモジユールへの
割付けを列が変わる毎に１つずつずらす第１の方
式や、特定の規則に従つてイメージ点のメモリモ
ジユール割付け、アドレス割付けを行なうように
した第２の方式のものである。第４図はそれらの
システム構成図である。
第４図において、イメージメモリはｎ個のメモ
リモジユールa1，a2，…aoに分割され、これらメ
モリモジユールにメモリアクセス制御装置ｂから
アドレス信号が送られてそれらメモリモジユール
から出力されるｎビツトはそのまま中央処理装置
ｃに送られるかマルチプレクサｄで並直変換して
プリンタｅ、デイスプレイｆに送られる。このシ
ステムにおけるメモリモジユールへの割付けを列
が変わる毎に１つずつずらした例を示すのが第５
図である。この図の５−１はイメージデータの２
次元アレイの一部を表し、その１つの枡が各々、
１つのイメージ点を示している。各枡の数字は割
り付けられるべきメモリモジユールの番号を示し
ている。即ち、同じ数字を書いてあるイメージ点
は同一モジユールの異なるアドレスに記憶されて
いる。その各イメージ点へのアドレスの割付けを
示したのが第５図の５−２である。
リモジユールa1，a2，…aoに分割され、これらメ
モリモジユールにメモリアクセス制御装置ｂから
アドレス信号が送られてそれらメモリモジユール
から出力されるｎビツトはそのまま中央処理装置
ｃに送られるかマルチプレクサｄで並直変換して
プリンタｅ、デイスプレイｆに送られる。このシ
ステムにおけるメモリモジユールへの割付けを列
が変わる毎に１つずつずらした例を示すのが第５
図である。この図の５−１はイメージデータの２
次元アレイの一部を表し、その１つの枡が各々、
１つのイメージ点を示している。各枡の数字は割
り付けられるべきメモリモジユールの番号を示し
ている。即ち、同じ数字を書いてあるイメージ点
は同一モジユールの異なるアドレスに記憶されて
いる。その各イメージ点へのアドレスの割付けを
示したのが第５図の５−２である。
このようにすることにより、全メモリモジユー
ルにアドレス“０”を指定すれば、最上位行の左
から８ビツトを同時にメモリから読み出すことが
できる。又、メモリモジユール０にアドレス
“０，”メモリモジユール１にアドレス“１”，…
メモリモジユール７にアドレス“７”を指定すれ
ば、最左列の上から８ビツトを同時に読み出すこ
とができる。
ルにアドレス“０”を指定すれば、最上位行の左
から８ビツトを同時にメモリから読み出すことが
できる。又、メモリモジユール０にアドレス
“０，”メモリモジユール１にアドレス“１”，…
メモリモジユール７にアドレス“７”を指定すれ
ば、最左列の上から８ビツトを同時に読み出すこ
とができる。
第６図は特定の規則に従つてイメージ点のメモ
リモジユール割付け、アドレス割付けを行なう例
を示す。その割付け規則はイメージデータの行方
向のイメージ点数をＰとし、同時にアクセスでき
るイメージ点数をn2とすると、ｉ行、ｊ列のイメ
ージ点Iijのためのモジユール番号Mij，アドレス
Aijは Mij＝n2〔（ｊ／ｎ）２〕 ＋（jn＋ｉ＋ｊ／2n）n2 Aij＝（ｊ／2n）・Ｐ／ｎ＋（ｉ／ｎ） と表すことができる。但し、／，は各々、整数
の商及び余りを表す。） 第６図の６−１はイメージ点のメモリモジユー
ルへの割付けを、又第６図の６−２はアドレスの
割付けを表している。この例では、メモリモジユ
ールを32個設け、４×４のイメージサブアレイ、
１×16の行方向の連続イメージ点群、16×１の列
方向のイメージ点群内のイメージ点が同じメモリ
モジユールに割り付けられないようにし、同時に
アクセスし得るようにしている。
リモジユール割付け、アドレス割付けを行なう例
を示す。その割付け規則はイメージデータの行方
向のイメージ点数をＰとし、同時にアクセスでき
るイメージ点数をn2とすると、ｉ行、ｊ列のイメ
ージ点Iijのためのモジユール番号Mij，アドレス
Aijは Mij＝n2〔（ｊ／ｎ）２〕 ＋（jn＋ｉ＋ｊ／2n）n2 Aij＝（ｊ／2n）・Ｐ／ｎ＋（ｉ／ｎ） と表すことができる。但し、／，は各々、整数
の商及び余りを表す。） 第６図の６−１はイメージ点のメモリモジユー
ルへの割付けを、又第６図の６−２はアドレスの
割付けを表している。この例では、メモリモジユ
ールを32個設け、４×４のイメージサブアレイ、
１×16の行方向の連続イメージ点群、16×１の列
方向のイメージ点群内のイメージ点が同じメモリ
モジユールに割り付けられないようにし、同時に
アクセスし得るようにしている。
上述のところから明らかなように、第１の方式
によれば、ｎ個のメモリモジユールよりｎ個の任
意の行又は列の連続したイメージ点を同時に読み
出すことが可能となるが、四角形のサブアレイを
アクセスできないという不具合がある。第２の方
式によれば、この不具合の解決にはなるが、n2個
のイメージ点を同時にアクセスするのに2n2個の
メモリモジユールが必要となり、そのメモリアド
レス制御が複雑となつて来てしまう。
によれば、ｎ個のメモリモジユールよりｎ個の任
意の行又は列の連続したイメージ点を同時に読み
出すことが可能となるが、四角形のサブアレイを
アクセスできないという不具合がある。第２の方
式によれば、この不具合の解決にはなるが、n2個
のイメージ点を同時にアクセスするのに2n2個の
メモリモジユールが必要となり、そのメモリアド
レス制御が複雑となつて来てしまう。
本発明は、上述の問題点を解決し得るイメージ
データメモリシステムを提供するもので、その手
段は、２次元イメージデータをイメージ点単位で
記憶するメモリシステムにおいて、 ｍ，ｎ，ｔ，ｓ（ｍは同時にアクセス可能な部
分行列の最大行数、ｎは同時にアクセス可能な部
分行列の最大列数、ｔは２次元イメージデータの
行数を指定する整数、ｓは２次元イメージデータ
の列数を指定する整数）をパラメータとするｔ
（mn＋１）行、ｓ（mn＋１）列の２次元イメージ
データを記憶するための、１時には１つの記憶セ
ルのみがアクセスされる（mn＋１）個のメモリ
モジユールから成るメモリ装置と、 ２次元イメージデータ内のｉ行ｊ列で決まるイ
メージ点Iijを書き込み開始イメージ点として囲ま
れ、Ij〓〓．j+o〓及びIi+n〓．j±〓（但し、符号は同
順で、
θ及びφを割付け可能な範囲内の任意の自然数と
する。）で表されるイメージ点群の内のいずれか
１つのイメージ点群内の各イメージ点をメモリモ
ジユールMijへ供給するイメージ点データ供給手
段と、 前記メモリモジユールMijへ書込みアドレスAij
＝ｊ／（mn＋１）±si及びAij＝ｊ／（mn＋１）±
tiの内のいずれかのアドレスAijを前記メモリモジ
ユールMijへ供給する書込みアドレス供給手段と、 読出し開始イメージ点（ｉ，ｊ）及び該読出し
開始イメージ点からの行数α及び列数βを受け取
つて該行数α及び列数βで決まる範囲内のメモリ
セルMij乃至Mi+〓，j+〓へ前記書込みに用いられた
アドレス算出式から求まる読出しアドレスAij乃
至Ai+〓，Aj+〓を前記メモリセルMij乃至Mi+〓，j+〓へ
供給する読出しアドレス供給手段と、 前記読出し開始イメージ点（ｉ，ｊ）及び該読
出し開始イメージ点からの行数α及び列数βを受
け取つて前記メモリセルMij乃至Mi+〓，j+〓から読
み出されたイメージ点データを出力するイメージ
点データ出力手段とを設けて構成したものであ
る。
データメモリシステムを提供するもので、その手
段は、２次元イメージデータをイメージ点単位で
記憶するメモリシステムにおいて、 ｍ，ｎ，ｔ，ｓ（ｍは同時にアクセス可能な部
分行列の最大行数、ｎは同時にアクセス可能な部
分行列の最大列数、ｔは２次元イメージデータの
行数を指定する整数、ｓは２次元イメージデータ
の列数を指定する整数）をパラメータとするｔ
（mn＋１）行、ｓ（mn＋１）列の２次元イメージ
データを記憶するための、１時には１つの記憶セ
ルのみがアクセスされる（mn＋１）個のメモリ
モジユールから成るメモリ装置と、 ２次元イメージデータ内のｉ行ｊ列で決まるイ
メージ点Iijを書き込み開始イメージ点として囲ま
れ、Ij〓〓．j+o〓及びIi+n〓．j±〓（但し、符号は同
順で、
θ及びφを割付け可能な範囲内の任意の自然数と
する。）で表されるイメージ点群の内のいずれか
１つのイメージ点群内の各イメージ点をメモリモ
ジユールMijへ供給するイメージ点データ供給手
段と、 前記メモリモジユールMijへ書込みアドレスAij
＝ｊ／（mn＋１）±si及びAij＝ｊ／（mn＋１）±
tiの内のいずれかのアドレスAijを前記メモリモジ
ユールMijへ供給する書込みアドレス供給手段と、 読出し開始イメージ点（ｉ，ｊ）及び該読出し
開始イメージ点からの行数α及び列数βを受け取
つて該行数α及び列数βで決まる範囲内のメモリ
セルMij乃至Mi+〓，j+〓へ前記書込みに用いられた
アドレス算出式から求まる読出しアドレスAij乃
至Ai+〓，Aj+〓を前記メモリセルMij乃至Mi+〓，j+〓へ
供給する読出しアドレス供給手段と、 前記読出し開始イメージ点（ｉ，ｊ）及び該読
出し開始イメージ点からの行数α及び列数βを受
け取つて前記メモリセルMij乃至Mi+〓，j+〓から読
み出されたイメージ点データを出力するイメージ
点データ出力手段とを設けて構成したものであ
る。
本発明システムによれば、（mn＋１）個のメモ
リモジユールのｍ，ｎ，ｔ，ｓをパラメータとす
るｔ（mn＋１）行、ｓ（mn＋１）列の２次元イメ
ージデータの任意のイメージ点Iijが割り付けられ
るメモリモジユールMijにイメージ点II〓〓，j+o〓及
びIi+n〓，j±〓（但し、符号は同順で、θ及びφを割
付け可能な範囲内の任意の自然数とする。）を割
り付け、且つこれらイメージ点に対してアドレス
Aij＝ｊ／（mn＋１）±si及びAij＝ｉ／（mn＋
１）±tjを与えるようにしてそれらイメージ点へ
のアクセスを為さしめているから、任意の１行γ
列若しくはγ行１列（γ≦mn＋１）の連続した
行若しくは列のイメージ点群、又はα行β列（２
≦α≦ｍ，２≦β≦ｎ）の部分行列内のイメージ
点群を１回のアクセスにより同時にアクセスする
ことができる。
リモジユールのｍ，ｎ，ｔ，ｓをパラメータとす
るｔ（mn＋１）行、ｓ（mn＋１）列の２次元イメ
ージデータの任意のイメージ点Iijが割り付けられ
るメモリモジユールMijにイメージ点II〓〓，j+o〓及
びIi+n〓，j±〓（但し、符号は同順で、θ及びφを割
付け可能な範囲内の任意の自然数とする。）を割
り付け、且つこれらイメージ点に対してアドレス
Aij＝ｊ／（mn＋１）±si及びAij＝ｉ／（mn＋
１）±tjを与えるようにしてそれらイメージ点へ
のアクセスを為さしめているから、任意の１行γ
列若しくはγ行１列（γ≦mn＋１）の連続した
行若しくは列のイメージ点群、又はα行β列（２
≦α≦ｍ，２≦β≦ｎ）の部分行列内のイメージ
点群を１回のアクセスにより同時にアクセスする
ことができる。
以下、添付図面を参照しながら本発明の実施例
を説明する。
を説明する。
第１図は本発明の一実施例を示す。この図にお
いて、１は中央処理装置（以下、CPUと略称す
る。）で、これはデータバス２を介して書込みデ
ータセレクタ３及び読み出しデータセレクタ４、
並びに周辺制御回路５に接続されている。６は制
御線で、この制御線を介してイメージデータ内の
アクセスしたいサブアレイのための制御信号ｉ，
ｊ；α，βを、CPU1又は周辺制御回路５から書
込みデータセレクタ３及び読み出しデータセレク
タ４、並びにアドレス生成回路７へ供給するもの
である。アドレス生成回路７の出力７1，７2，…
７no+1はメモリモジユール８1，８2，…８no+1に
接続されている。これらのメモリモジユールは１
時には１つの記憶セルがアクセスされる。メモリ
モジユールの各々は対応する書込みデータセレク
タ３の出力線９1，９2，…９no+1が接続され、各
メモリモジユールの読み出し出力線１０1，１０
２，…１０no+1が読み出しデータセレクタ４に接
続されている。
いて、１は中央処理装置（以下、CPUと略称す
る。）で、これはデータバス２を介して書込みデ
ータセレクタ３及び読み出しデータセレクタ４、
並びに周辺制御回路５に接続されている。６は制
御線で、この制御線を介してイメージデータ内の
アクセスしたいサブアレイのための制御信号ｉ，
ｊ；α，βを、CPU1又は周辺制御回路５から書
込みデータセレクタ３及び読み出しデータセレク
タ４、並びにアドレス生成回路７へ供給するもの
である。アドレス生成回路７の出力７1，７2，…
７no+1はメモリモジユール８1，８2，…８no+1に
接続されている。これらのメモリモジユールは１
時には１つの記憶セルがアクセスされる。メモリ
モジユールの各々は対応する書込みデータセレク
タ３の出力線９1，９2，…９no+1が接続され、各
メモリモジユールの読み出し出力線１０1，１０
２，…１０no+1が読み出しデータセレクタ４に接
続されている。
周辺制御回路５には、CRTデイスプレイ装置
１１、プリンタ１２等が接続されている。
１１、プリンタ１２等が接続されている。
次に、上述したような構成の動作を説明する。
このシステムの（mn＋１）個のメモリモジユ
ールの、ｍ，ｎ，ｔ，ｓをパラメータとするｔ
（mn＋１）行、ｓ（mn＋１）列の２次元イメージ
データの任意のイメージ点Iijが割り付けられるメ
モリモジユールMijにイメージ点 Ii〓〓，j+o〓 Ii+n〓，j±〓 ……(1) （但し、上式で符号は同順で、θ及びφを割付
け可能な範囲内の任意の自然数とする。）を割り
付け、且つこれらイメージ点に対してアドレス Aij＝ｊ／（mn＋１）±si Aij＝ｊ／（mn＋１）±tj ……(2) （但し、上式の／は商の整数部である。）を与え
るようにして各メモリモジユールのアクセスを行
なうことに本発明の特徴部分がある。
ールの、ｍ，ｎ，ｔ，ｓをパラメータとするｔ
（mn＋１）行、ｓ（mn＋１）列の２次元イメージ
データの任意のイメージ点Iijが割り付けられるメ
モリモジユールMijにイメージ点 Ii〓〓，j+o〓 Ii+n〓，j±〓 ……(1) （但し、上式で符号は同順で、θ及びφを割付
け可能な範囲内の任意の自然数とする。）を割り
付け、且つこれらイメージ点に対してアドレス Aij＝ｊ／（mn＋１）±si Aij＝ｊ／（mn＋１）±tj ……(2) （但し、上式の／は商の整数部である。）を与え
るようにして各メモリモジユールのアクセスを行
なうことに本発明の特徴部分がある。
そのアクセス具体例として、ｍ＝３，ｎ＝４と
し、同一メモリモジユールに割り付けられるイメ
ージ点を Iij Ii+〓，j+4〓 Ii+3〓，j-〓 ……(3) とし、Mijをｊ方向に対し昇順に並べ且つIijのア
ドレスAijを Aij＝ｊ／13＋2i ……(4) とした場合における第１図システムの動作を説明
する。
し、同一メモリモジユールに割り付けられるイメ
ージ点を Iij Ii+〓，j+4〓 Ii+3〓，j-〓 ……(3) とし、Mijをｊ方向に対し昇順に並べ且つIijのア
ドレスAijを Aij＝ｊ／13＋2i ……(4) とした場合における第１図システムの動作を説明
する。
CPU１又は周辺制御回路５から制御線６を介
してアドレス生成回路７、書込みデータセレクタ
３及び読み出しデータセレクタ４にパラメータ
ｉ，ｊ；α，βを供給する。ここで、ｉ，ｊはア
クセスしたいイメージデータ中のサブアレイ左上
イメージ点の座標（ｉ行、ｊ列）を表し、α，β
はその行数及び列数を表す。
してアドレス生成回路７、書込みデータセレクタ
３及び読み出しデータセレクタ４にパラメータ
ｉ，ｊ；α，βを供給する。ここで、ｉ，ｊはア
クセスしたいイメージデータ中のサブアレイ左上
イメージ点の座標（ｉ行、ｊ列）を表し、α，β
はその行数及び列数を表す。
アドレス生成回路７において、受け取つたｉ，
ｊ；α，βから式(4)に従つてアクセスされるα行
β列内の各イメージ点のアドレスが計算され、そ
れらアドレスを各メモリモジユールに供給する。
ｊ；α，βから式(4)に従つてアクセスされるα行
β列内の各イメージ点のアドレスが計算され、そ
れらアドレスを各メモリモジユールに供給する。
システムが書込みモードにある場合には、書込
みデータセレクタ３により式(3)に基づく、各メモ
リモジユールへのイメージ点データの割付けが行
なわれ、各メモリモジユールへ割り付けられたイ
メージ点データはアドレス生成回路７から各メモ
リモジユールへ供給されるアドレスで指定されメ
モリセルに書き込まれる。
みデータセレクタ３により式(3)に基づく、各メモ
リモジユールへのイメージ点データの割付けが行
なわれ、各メモリモジユールへ割り付けられたイ
メージ点データはアドレス生成回路７から各メモ
リモジユールへ供給されるアドレスで指定されメ
モリセルに書き込まれる。
又、システムが読み出しモードにある場合に
は、アドレス生成回路７から各メモリモジユール
へ供給されるアドレスで指定されるメモリセルか
らイメージ点データが読み出され、各メモリモジ
ユールからの出力は読み出しデータレジスタ４で
選択され並べ替えられて、即ち上述割付けの戻し
処理を行なつてデータバス２に出力される。その
データバス２の信号はCRTデイスプレイ装置１
１及び又はプリンタ１２から出力される。
は、アドレス生成回路７から各メモリモジユール
へ供給されるアドレスで指定されるメモリセルか
らイメージ点データが読み出され、各メモリモジ
ユールからの出力は読み出しデータレジスタ４で
選択され並べ替えられて、即ち上述割付けの戻し
処理を行なつてデータバス２に出力される。その
データバス２の信号はCRTデイスプレイ装置１
１及び又はプリンタ１２から出力される。
このようなメモリモジユールへのイメージ点デ
ータの書込みのためのイメージ点データの割付け
及びイメージ点のアドレス割付けを示したのが第
２図及び第３図である。これら図から明らかなよ
うに、任意の１行13列、13行１列、３行４列、３
行３列、３行２列、２行４列、２行３列、２行２
列の部分イメージ点（サブアレイ）をすべて異な
るメモリモジユールに割り付けることができ、又
これらの部分イメージ点を１メモリサイクルでア
クセスすることができる。その一例を示せば、第
２図の３及び４行、７，８及び９列の部分イメー
ジ点をアクセスするためには、ｉ＝３，ｊ＝７，
α＝２，β＝３のデータをアドレス生成回路７、
書込みデータセレクタ３及び読み出しデータセレ
クタ４に供給すれば、その部分イメージ点の書込
み又はその読み出しを行なうことができる。
ータの書込みのためのイメージ点データの割付け
及びイメージ点のアドレス割付けを示したのが第
２図及び第３図である。これら図から明らかなよ
うに、任意の１行13列、13行１列、３行４列、３
行３列、３行２列、２行４列、２行３列、２行２
列の部分イメージ点（サブアレイ）をすべて異な
るメモリモジユールに割り付けることができ、又
これらの部分イメージ点を１メモリサイクルでア
クセスすることができる。その一例を示せば、第
２図の３及び４行、７，８及び９列の部分イメー
ジ点をアクセスするためには、ｉ＝３，ｊ＝７，
α＝２，β＝３のデータをアドレス生成回路７、
書込みデータセレクタ３及び読み出しデータセレ
クタ４に供給すれば、その部分イメージ点の書込
み又はその読み出しを行なうことができる。
又、イメージ点Iijを割り付けるメモリモジユー
ルMijを Mij＝（ｊ＋in）（mn＋１） 又は Mij＝（ｊ−in）（mn＋１） としてもよい。但し、上式において、は剰余を
表す。
ルMijを Mij＝（ｊ＋in）（mn＋１） 又は Mij＝（ｊ−in）（mn＋１） としてもよい。但し、上式において、は剰余を
表す。
更には、
Iij
Ii-〓，j+o〓
Ii+n〓，j+〓
を同一のメモリモジユールMijに割り付け、その
Mijをｊ方向に昇順に並べることにより、 Mij＝（ｊ＋in）〓（mn＋１） とすることもできる。
Mijをｊ方向に昇順に並べることにより、 Mij＝（ｊ＋in）〓（mn＋１） とすることもできる。
又、Mojは０行０列乃至０行mn列まですべて
異なるメモリモジユールであればどのような並べ
方でもよく（mn＋１）！の組み合わせがある。
異なるメモリモジユールであればどのような並べ
方でもよく（mn＋１）！の組み合わせがある。
又、Mijをｊ方向に降順に並べることにより、
Mij＝（in−ｊ）（mn＋１）
Mij＝（−ｊ−in）（mn＋１）
とすることもでき、そのMijをｉ方向に昇降順に
並べてもよい。
並べてもよい。
以上述べたように、本発明によれば、
（mn＋１）個のモジユールを使用すること
により、（mn＋１）行１列、１行（mn＋１）
列、ｍ行ｎ列の部分行列内の任意のイメージ点
を同時にアクセスでき、高速なイメージデータ
転送を行なうことができ、 従来方式に比しメモリモジユール数がほぼ半
分程度となり、アドレス計算、メモリモジユー
ルの割付け等が簡単となり、ハードウエアの削
減が図れる、等の効果が得られる。
により、（mn＋１）行１列、１行（mn＋１）
列、ｍ行ｎ列の部分行列内の任意のイメージ点
を同時にアクセスでき、高速なイメージデータ
転送を行なうことができ、 従来方式に比しメモリモジユール数がほぼ半
分程度となり、アドレス計算、メモリモジユー
ルの割付け等が簡単となり、ハードウエアの削
減が図れる、等の効果が得られる。
第１図は本発明の一実施例を示す図、第２図は
イメージ点のメモリモジユールへの割付け例を示
す図、第３図はイメージ点のアドレス割付け例を
示す図、第４図は従来のイメージデータメモリシ
ステムの構成例を示す図、第５図の５−１及び５
−２は従来の１つの方式によるイメージ点のメモ
リモジユールへの割付け及びイメージ点のアドレ
ス割付けの例を示す図、第６図の６−１及び６−
２は従来の他の方式によるイメージ点のメモリモ
ジユールへの割付け及びイメージ点のアドレス割
付けの例を示す図である。 図中、１はCPU、２はデータバス、３は書込
みデータバス、４は読み出しデータバス、５は周
辺制御回路、６は制御線、７はアドレス生成回
路、８1，８2，…８no+1はメモリモジユール、１
１はCRTデイスプレイ装置、１２はプリンタで
ある。
イメージ点のメモリモジユールへの割付け例を示
す図、第３図はイメージ点のアドレス割付け例を
示す図、第４図は従来のイメージデータメモリシ
ステムの構成例を示す図、第５図の５−１及び５
−２は従来の１つの方式によるイメージ点のメモ
リモジユールへの割付け及びイメージ点のアドレ
ス割付けの例を示す図、第６図の６−１及び６−
２は従来の他の方式によるイメージ点のメモリモ
ジユールへの割付け及びイメージ点のアドレス割
付けの例を示す図である。 図中、１はCPU、２はデータバス、３は書込
みデータバス、４は読み出しデータバス、５は周
辺制御回路、６は制御線、７はアドレス生成回
路、８1，８2，…８no+1はメモリモジユール、１
１はCRTデイスプレイ装置、１２はプリンタで
ある。
Claims (1)
- 【特許請求の範囲】 １ ２次元イメージデータをイメージ点単位で記
憶するメモリシステムにおいて、 ｍ，ｎ，ｔ，ｓ（ｍは同時にアクセス可能な部
分行列の最大行数、ｎは同時にアクセス可能な部
分行列の最大列数、ｔは２次元イメージデータの
行数を指定する整数、ｓは２次元イメージデータ
の列数を指定する整数）をパラメータとするｔ
（mn＋１）行、ｓ（mn＋１）列の２次元イメージ
データを記憶するための、１時には１つの記憶セ
ルのみがアクセスされる（mn＋１）個のメモリ
モジユールから成るメモリ装置と、 ２次元イメージデータ内のｉ行ｊ列で決まるイ
メージ点Iijを書き込み開始イメージ点として囲ま
れ、Ij〓〓．j+o〓及びIi+n〓．j±〓（但し、符号は同
順で、
θ及びφを割付け可能な範囲内の任意の自然数と
する。）で表されるイメージ点群の内のいずれか
１つのイメージ点群内の各イメージ点をメモリモ
ジユールMijへ供給するイメージ点データ供給手
段と、 前記メモリモジユールMijへ書込みアドレスAij
＝ｊ／（mn＋１）±si及びAij＝ｊ／（mn＋１）±
tiの内のいずれかのアドレスAijを前記メモリモジ
ユールMijへ供給する書込みアドレス供給手段と、 読出し開始イメージ点（ｉ，ｊ）及び該読出し
開始イメージ点からの行数α及び列数βを受け取
つて該行数α及び列数βで決まる範囲内のメモリ
セルMij乃至Mi+〓，j+〓へ前記書込みに用いられた
アドレス算出式から求まる読出しアドレスAij乃
至Ai+〓，Aj+〓を前記メモリセルMij乃至Mi+〓，j+〓へ
供給する読出しアドレス供給手段と、 前記読出し開始イメージ点（ｉ，ｊ）及び該読
出し開始イメージ点からの行数α及び列数βを受
け取つて前記メモリセルMij乃至Mi+〓，j+〓から読
み出されたイメージ点データを出力するイメージ
点データ出力手段とを設けたことを特徴とするイ
メージデータメモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181958A JPS6160148A (ja) | 1984-08-31 | 1984-08-31 | イメ−ジデ−タメモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181958A JPS6160148A (ja) | 1984-08-31 | 1984-08-31 | イメ−ジデ−タメモリシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6160148A JPS6160148A (ja) | 1986-03-27 |
| JPH0581940B2 true JPH0581940B2 (ja) | 1993-11-16 |
Family
ID=16109844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181958A Granted JPS6160148A (ja) | 1984-08-31 | 1984-08-31 | イメ−ジデ−タメモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160148A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62297951A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | メモリ回路 |
| JP2594802B2 (ja) * | 1987-12-17 | 1997-03-26 | 神岡鉱業株式会社 | 電解還元法 |
| JP3845920B2 (ja) * | 1996-11-26 | 2006-11-15 | ソニー株式会社 | 行列転置装置 |
| KR20130069419A (ko) | 2011-12-15 | 2013-06-26 | 미쓰비시 마테리알 가부시키가이샤 | 구리 혹은 구리기 합금 표면의 산화 피막의 제거 방법 및 이 방법을 사용하여 회수한 구리 혹은 구리기 합금 |
-
1984
- 1984-08-31 JP JP59181958A patent/JPS6160148A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6160148A (ja) | 1986-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0269330B1 (en) | Array-word-organized memory system | |
| JPH03290765A (ja) | ビットマップ・イメージの９０度回転方法 | |
| US4670752A (en) | Hard-wired circuit for handling screen windows | |
| GB2182468A (en) | Memory organization apparatus and method | |
| GB2112256A (en) | Memory apparatus | |
| EP0480564B1 (en) | Improvements in and relating to raster-scanned displays | |
| US4716544A (en) | Variable dimension and variable orientation graphics bit-map computer memory | |
| US5870085A (en) | Generating text strings | |
| JPH0581940B2 (ja) | ||
| US6085304A (en) | Interface for processing element array | |
| JPS5823373A (ja) | 画像メモリ装置 | |
| US6819323B2 (en) | Structure and method for gaining fast access to pixel data to store graphic image data in memory | |
| US4559611A (en) | Mapping and memory hardware for writing horizontal and vertical lines | |
| KR100297716B1 (ko) | 높은멀티비트자유도의반도체메모리장치 | |
| US5841446A (en) | Method and apparatus for address mapping of a video memory using tiling | |
| JPH028335B2 (ja) | ||
| JP2708841B2 (ja) | ビットマップメモリの書き込み方法 | |
| JPS58176685A (ja) | 表示装置 | |
| JPS58116581A (ja) | 表示装置 | |
| JPH10208028A (ja) | 画像データ処理装置及び画像データ格納方法 | |
| JPS63201781A (ja) | カラー画像処理装置 | |
| JPS592078A (ja) | 画像記憶装置 | |
| JPS60162287A (ja) | 画像メモリのアクセス処理装置 | |
| JPS63201779A (ja) | 画像処理装置 | |
| JPS5817487A (ja) | 表示制御装置 |