JPH03290765A

JPH03290765A - ビットマップ・イメージの９０度回転方法

Info

Publication number: JPH03290765A
Application number: JP2401872A
Authority: JP
Inventors: Vinod K Kadakia; ヴィノード　ケイ　カダキア
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1989-12-20
Filing date: 1990-12-13
Publication date: 1991-12-20
Also published as: EP0433645A2; EP0433645A3; US5111192A; CA2027458A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１］

【産業上の利用分野】

本発明は、ディジタル画像を９０度の倍数回転させる回
路に関し、この画像の回転は、第１アドレスおよびシフ
ト・プロセスと第２アドレスおよびシフト・プロセスを
使用することによってメモリ、ラスク入力スキャナ等か
らのオリジナル画像をバッファに転送して、このバッフ
ァからこのメモリ、ラスク出力スキャナ等に対して読み
出しを行うことによって行われ、その結果、この画像が
回転されて各ワードの全てのビットは平行にバッファに
対して転送されると共にこのバッファから転送される。［０００２］２次元のアレイによって目視可能な画像を表示すること
は周知である。このようなアレイは、一般的にピクセル
と呼ぶ画素の行と列によって構成される。このようなピ
クセルは画像全体のスポットの色または濃度を表すこと
ができ、１つまたは多数の２進ビツトまたはワードまた
はアナログ電圧である。このような表示の基本的な利点
は、画像全体を一緒に取り扱うとするのではなくて一時
に複数のピクセルを取り扱う画像処理システムが可能に
なることである。ピクセルから画像を転送し、表示しま
たは印刷するシステムの場合、通常の１時に１ピクセル
の順序（ｏｎｅ−ａｔ−ａ−ｔｉｍｅ　ｐｉｘｅｌ　）
は「ラスタ順序Ｊと呼ぶ案である。ラスタ順序の場合ピ
クセル・アレイはその列（またはその行）に対応する走
査線に分割され、ピクセルは各走査線にとって同じ方向
に順にアクセスされ、この場合、このアクセスはピクセ
ル・アレイの一端に沿った第１走査線ではじまり全ての
走査線のピクセルがアクセスされてしまうまで連続して
次に隣接する走査線がアクセスされる。画像処理システ
ムの性能を向上させるには、ピクセル・アレイの各走査
線はしばしば「ワード」と呼ぶ固定した大きさの隣接す
るピクセルのサブセットに仕切られ、このワードの大き
さは全体のピクセル・アレイを通して一定である。この
ようなシステムの場合、全体のワードは同時に転送また
は記憶される。このようにしてピクセルの全体のワード
を並列に記憶するメモリ・サブシステムは「ワード・オ
ーガナイズド・メモリ」と呼ぶ。ラスタ順序のピクセル
・アレイを直線のワード・オーガナイズド・メモリに記
憶すると、その結果、各走査線のワードは連続したワー
ドのアドレスを占め、アレイの走査線が端部と端部で隣
接する。［０００３］１つの方向でシステムに対して走査されるページが別の
方向で印刷されることがディジタル原稿処理装置の一般
的な要求である。１つの例は、「ランドスケープ」モー
ドでシステム内に記載されていた走査された画像が「ポ
ートレート」モードで印刷されなければならない場合で
ある。この場合、オペレータは画像を再操作するよりも
この画像を電子的に回転させる方が容易であり、これは
もしオリジナルの画像が最早入手できない場合には可能
な唯一の方法である。また、多くのシステムの場合、画
像は水平走査線を使用したデイスプレィ上で編集のため
にオペレータに対して表示され、ついでこの画像は垂直
走査線を使用するプリンタで印刷される。この結果、印
刷システムは処理のいずれの段階におし）でも回転され
た画像と回転されない画像を作ることができる必要があ
る。しかし、メモリの順序のため、走査線に沿って隣接
するピクセルを並列に取り出す方が走査線に対して直角
に隣接するピクセルを並列に取り出すよりも容易である
。例えば、１６ビツト・ワードの一般的なメモリの場合
、１つのイメージの最初の１６ビツト・ワードが第１の
１６メモリ・チップの第１ビツトにロードされて、第２
ワードがこの１６メモリ・チップの第２ビツトにロード
される等々である。従って、もしワードの長さの方向の
ビットによって構成される線を出力する必要があれば、
同時に１６ビツトを並列にアクセスすることができるが
、この理由は、各ビットが異なったメモリ・チップ内に
あるからである。しかし、もしこの線がワード線と直角
であれば、個々のビットは全て同じチップ内にあり、従
って順番にアクセスされることのみが可能であり、これ
は比較して非常に遅い処理である。［０００４］記憶されているピクセル・アレイの行と列の両方に対し
て並列なワードでアクセスを行う（ｗｏｒｄ−ｐａｒａ
ｌｌｅｌ　ａｃｃｅｓｓ　）ことに対する困難によって
従来技術は挑戦されてきた。画像処理システムは、しば
しばピクセル・アレイの走査の方向または画像の方向を
９０度変更する必要がある。米国特許第３，９７６．９
８２号および４，５６２，４８５号のアプローチのよう
な幾つかのアプローチでは同時に１つのピクセルに対す
る遅いアクセス（ｓｌｏｗ　ｏｎｅ−ｐｉｘｅｌ−ａｔ
−ａ−ｔｉｍｅ　ａｃｃｅｓｓ　）を使用している。他
のアプローチでは、ピクセル・アレイをメモリに記憶し
、次に別の変刷する前に９０度回転されて記憶されるバ
ージョンに変更することによって遅延を発生している。米国特許第４，０５２，６９９号、４，１６８，４８８
号、４．２７１．４７６号、４，５９３，４０７号、４
，６２７，０２０号、４，６３６，７８３号に開示され
ているように、または「Ｔｈｅ　Ｉｍａｇｅ　Ｐｒ１５
ｍ　：　Ａ　Ｄｅｖｉｃｅ　ｆｏｒ　Ｒｏｔａｔｉｎｇ
　ａｎｄ　Ｍｉｒｒｏｒｉｎｇ　Ｂｉｔｍａｐ　Ｉｍａ
ｇｅｓＪ、Ｉ　Ｅ　Ｅ　Ｅ　　Ｃｏｍｐｕｔｅｒ　Ｇｒ
ａｐｈｉｃｓ　ａｎｄ　Ａｐｐｌｉｃａｔｉｏｎｓ、　
　１９８７年５月でＫｏｒｎｆｅｌｄによって説明され
ているシステムのように、これらのアプローチの多くは
、ピクセル・アレイの小さなサブセットを同時に別の回
転子に転送することによってこれを行っている。従って
、この記憶と変換によるアプローチの全ては、ピクセル
・アレイを最初にメモリに記憶した後、このピクセル・
アレイ全体を少なくとも１回別に取り出して記憶する必
要がある。［０００５］必要とされているのは、バッファに対するデータの転送
が１度だけ必要でありかつバッファからのデータの転送
が１度だけ必要であり、これらの２つのデータの転送が
ワード全体で並列に行われる回転方法である。［０００６］

【発明の要約】

各行の最初のデータ・ワードの全てのビットが別のチッ
プに入力され、各列の全てのビットもまた別のチップに
入力される場合のみ、イメージはデータ・ワードを全て
並列に転送することによって回転されることができる。従って、適当なアドレスを行えば、最初の画像の水平ス
トリップまたは垂直ストリップのいずれかをバッファか
ら並列に出力することができる。［０００７］これを達成するためのシステムは、簡単な数字による例
を使用して説明することが可能であり、ここでデータ・
ワードがいずれかのソースから受は取られるとこれらの
データ・ワードのストリングを取り出し、ワード＃Ｏを
ゼロ・ビットだけシフトし、ワード＃１を１ビツトだけ
シフトし、ワード＃２を２ビツトだけシフトし、等々を
行い、次にこれらをバッファにロードする。このシフト
は循環して行われる種類のものであり、ワードの終端部
から外れたビットは先端部に挿ブ内にあるが、しかしま
たこのワードの長さと直角な画像線内にある全てのビッ
トは現在また別のチップ内にある。次に、各バッファ・
チップ内の適当なビットを正しくアドレスすることによ
って、水平なワード長さの線または垂直なワード長さの
線のいずれかをバッファから並列に取り出し、再びシフ
トして回転した画像として出力することができる。これ
らのシフトのため、並列シフタが使用されその結果Ｏな
い１５ビツトのシフトを１つのクロックサイクル中に行
うことができる。［０００８］

【実施例】

図１、図２、および図４は、それぞれ、メモリまたはス
キャナから受は取られた直角の形をした最初の画像、０
度を含む９０度のいずれかの倍数だけ回転されることの
できる形の中間画像を含むバッファ、およびメモリに送
り返される回転された画像を示す。単純化のため、バッ
ファは４ｘ４ビツトとして示され、１ワード当たり４ビ
ツトが存在するがこのアルゴリズムはいずれの大きさの
システムに対しても動作可能である。また、理解をより
容易にするため、回転されていない画像はメモリから来
るも゛のとして示され、回転された画像はメモリに対し
て出力される物として示されるが、上で説明したように
、この画像はいずれのソースから受は取ることも可能で
あり、いずれの種類の装置に転送することも可能である
。これらの数字は垂直走査線を仮定し、その結果、図１
のワードＯ１１，２および３は図示のように下から上に
左の列のワードである。次の走査線はワード４５、等で
開始される。これらの図１のワード・アドレスは仮想充
填アドレスと称するが、その理由は、これらが実際のメ
モリ・アドレスを識別せず、またこれらがバッファを充
填するために使用されるロケーションのアドレスを発生
するアルゴリズムによって使用される数であるからであ
る。［０００９］画像を回転させるには、第１ステツプで最初の画像の各
ワードをバッファに対してシフトおよび転送する。本発
明の重要な特徴の１つは、いずれの特定の順序でもワー
ドをバッファに対して載置またはこれから除去する必要
がないことである。また、ワードのいずれのサブセット
・ブロックも残りの画像から独立して処理することがで
きる。例えば、反時計方向に９０度回転されなければな
らない１つの４ｘ４ビツトの画像のブロックを構成する
ワード１８．２２．２６および３０の処理を検討してみ
る。最初の垂直な線によって構成されるワード１８の４
つのビット（ＯＯｌｏｌ、０２．０３）は循環している
シフタ内でＯビットだけ上方向にシフトされてバッファ
の同じ位置１８に載置される。次にワード２２のビット
（１０，１１，１２，１３）は１ビツトだけ上方向にシ
フトされてバッファ・ワード２２に載置される。次に、
ワード２６は、２ビツトだけシフトされてバッファのワ
ード２６に載置される。最後に、ワード３０は、３ビツ
トだけシフトされてバッファのロケーション３０に載置
される。さて、図示のように最初の各垂直線の各ビット
が別のチップに載置されるだけでなく、また最初の各水
平線の各ビットもまた別のチップに載置される。従って
、最初の水平または垂直線のいずれかをバッファから並
列にアクセスすることが可能である。［００１０］第２ステツプでは、図２のバッファからビットを読み出
し、これらのビットを適当な数のビットにシフトし、こ
れらを回転された画像として例えば図４のメモリに載置
する。図１の最初の画像は、高さが４ワードで幅が３ワ
ードであることに留意のこと。もし、画像全体が９０度
回転されれば、その結果、得られる画像は、図４に示す
ように、高さが３ワードで幅が４ワードである。［００１１］この部分のアルゴリズムは、２つのステップによって構
成されると考えることができ、第１ステツプは各ワード
のビットを集め、その結果、図３の画像を得るステップ
であり、第２ステツプはワード内のこれらのビットをシ
フトして図４の画像を得るステップである。［００１２］例として、図３のワード１３を使用する。必要なピクセ
ルのビットは、１３．２３．３３および０３であり、こ
れらは図２のワード１３のビット０、ワード２７のビッ
ト１、ワード３１のビット２、およびワード１９のビッ
ト３に対応する。各々のビットは別のバッファ・チップ
内にあり、従ってこれら全ては同時に並列にアドレスお
よびアクセスされることが可能であり、ワード＃１３と
して出力（Ｊ開干３−冶ＪＵ／ｂ０（−）される。残りの３つのワードは同様に転送されて図３に
示す４ｘ４ビツトのブロックを発生する。［００１３］最後に、回転を完了するには上方向のシフトが必要であ
る。ワード１３．１６１９および２２はそれぞれ１．２
．３およびＯビットだけ上方向にシフトされる。図４は
この結果を完全にシフトされた画像として示す。このア
ルゴリズム全体の結果として得られるのは、図示のよう
に回転された画像であり、これは２つの並列な転送と２
つのシフトによって得られるものである。これらのシフ
トはまた以下で論する並列シフタを使用して行われるの
で、回転は全体として並列動作を使用して行われる。［００１４］図２のバッファと図４のメモリとの間で転送を行ってい
る間に同様のアドレス方法を使用して画像を２７０度回
軸回転ることができる。０度のシフトは、バッファ内の
ワードをシフトすることによってそれらの最初の形に戻
し、メモリに出力することによって簡単に行われる。各
々の回転されたワードは、バッファからアクセスされ、
メモリに対して直接シフトおよび載置されるため、図３
の画像を有する記憶装置の存在しないことに留意のこと
。この画像は本発明の理解を助けるためにここで発生さ
れたものにすぎない。［００１５］このシステムは、下記のように数学的表現を使用して一
般化することができる。画像を９０度回転させるアルゴ
リズムは、ピクセルのｒ行と０列のアレイで開始される
。図２において、例えば、ここには１６行と１２列があ
り、従ってｒ＝１６であり、Ｃ＝１２である。ピクセル
・アレイの各列は各々Ｗピクセルのワードに仕切られ、
行、列、各列内のワード、およびピクセル・アレイの各
ワード内のピクセルは全てＯで始まる番号を付けられて
いる。図３において、ワード当たり４ビツトが存在し、
従って、ｗ＝４である。［００１６］事実、最も一般的な場合、バッファ・ワードの大きさは
画像データ・ワードの６ビツトのバッファ・メモリに記
憶されるとすれば、３データ・ワード（１５ビツト）を
記憶するには１メモリ・ワード（１６ビツト）が必要で
あり、４データ・ワード（２０ビツト）を記憶するには
２メモリ・ワード（３２ビツト）が必要である。［００１７］また、画像の次元はメモリ・ワードの大きさの倍数の数
字全体である必要はない。数学的に言えば、ワード内の
メモリの垂直デイメンジョンをｖ［ｒ／ｗＪに等しくし
、ここで「ｒ／Ｗ」はｒ／ｗ以上の最小の整数である。同様に、メモリの水平デイメンジョンはｈをｒｃ／Ｗｊ
に等しくする。図２の場合、ｖ＝４でありｈ＝３である
。［００１８］アルゴリズムは、図１の例に示すように、最初のピクセ
ル・アレイのワードを以下のようにして図２に示すよう
に直線ワード・オーガナイズドバツファ・メモリに記憶
する。すなわち、アルゴリズムは列ｊの各ワードｉを（
ｊ）モツド（ｍｏｄ）ｗピクセル位置だけ右方向に回転
シフトさせ、次にこの変更されたワードのビットを並列
にバッファ・メモリのワード・アドレスｖｊ＋ｉに書き
込む。図１および図２に基づく数字の例を使用すれば、
列Ｏに記憶されるべきワードはＯビットだけシフトされ
、列１．２および３のワードは、それぞれ、１．２およ
び３ビツトだけシフトされ、列４のワードは再びＯでス
タートする。これらの５つのワードは次にメモリの第１
の５つのロケーションに記憶されるが、これらの５つの
ロケーションは列Ｏの４つのロケーションと列１の第１
０ケーシヨンである。［００１９］アルゴリズムの次のステップではバッファから並列して
記憶されたピクセル・アレイの各ワードを取り出し、そ
の結果、図３の各ピクセルｐはワード・アドレスの図２
の各ピクセルｐから得られるが、このワード・アドレス
は、ｗｖｉ＋ｖ　［（ｐ＋ｊ＋１）　ｍｏｄ　ｗ］　＋
「（ｗｖ−ｊ−１）　／ｗＪによって表される。［００２０］なお図３の例を使用すると、これは下記の式になる。１６　ｉ＋４　［４（ｐ＋ｊ＋１）ｍｏｄ４］　＋　「
（１５−ｊ）／４Ｊ［００２１］図３の列５のビット０２を数字による例として取り上げ
ると、ｐすなわちワード内のピクセル番号は２に等しく
、ｉすなわちこのコラムのワード番号は１に等しい。そ
して、ｊすなわち列番号は５に等しい。図２の全ての定
数と図３の変数全土の等式に代入すると、１８の答が得
られる。すなわち、図３のワード１６のピクセルには図
２のワード１８の同じピクセル（２）からアクセスされ
なければならない。［００２２］図４のメモリに出力する前に、最後のステップで、この
ワードを２ビツトだけ上方にシフトする。［００２３］上で説明した等式は、このアルゴリズムを数学的に説明
しているが、もしｈ、■、およびＷが２の全ての累乗で
あれば、これらのアドレスはまたシフトしているビット
をマスクすることによってソフトウェアまたはハードウ
ェアで発生することができる。図５は、このプロセスを
実行するシステムの一例を示し、ここでは最初の画像は
ワード当たり１６個の１ビツトのずクセル、走査線当た
り１０２４個のワードおよび２５６本の走査線を有する
と仮定する。従って、許容可能な画像の大きさ内の全て
の入力ワードを識別するのには、１８ビツトのアドレス
（１７：Ｏ）が必要である。この画像全体の内部にある
ワードはメモリ内の実際のアドレスを使用するのではな
くてＯで始まる任意に割り当てられたアドレスであり、
従って１仮想」アドレスと称し、バッファを「充填する
」ために使用される。図５は、１８ビツト（１７：　０
）としての仮想充填アドレス（ＶＦＡ）を示す［００２
４］このバッファは、各々が２５６にビットを有する１６個
のチップから実行される。従って、各チップ内の各ビッ
トのアドレスおよびバッファ内の各ワードのアドレスも
また１８ビツトのワードである。このアドレスは実充填
アドレスと呼ぶが、その理由は、これが実際のバッファ
のロケーションのアドレスであり、このバッファを充填
するために使用されるからである。図５に示すように、
バッファを充填するのに使用される仮想充填アドレスと
実充填アドレスは同一である。［００２５］転送されるべき各ワードは、バッファ内に記憶される前
にまたシフトされなければならない。この例の場合、シ
フトの範囲はＯないし１５ビツトであり、従って図５で
データ右サイクル距離と呼ぶ４ビツトの数によって定義
される。最初の画像が走査線当たり１．０２４ワードを
有していると仮定すれば、このアドレス１０個の最下位
ビット、９：０はその走査線内のワードの数によって構
成され、次の４ビツト、１３：１０は走査線の数の最下
位４ビツトによって構成され、この数はまた必要なシフ
トの数でもある。従って、ＶＦＡのビット１３　：　１
０は図５の右サイクル距離として示される。［００２６］バッファから出力されたワードのデータを転送するには
、まず、この出力されたワードの数を取り上げなければ
ならない。このワードの数はこの例では１８ビツトであ
り、図５では仮想ダンプ・アドレスＶＤＡ　（１７：　
０）として表す。画像を回転させる目的のため、このＶ
ＤＡは最初の画像を９０度回転させたバージョンの１６
ビツトのワードをユニークな方法で選択したものと考え
ることができる。この回転された画像は、走査線当たり
１６のワードと１６，３８４本の走査線を有する。従っ
て、ＶＤＡの最下位４ビツト、ビット３：０は、これら
の新しい走査線の内の１本のワードの数であり、最上位
の１４ビツト、ビット１７：４は走査線の数である。１
６ビツトのデータが実際に得られなければならないバッ
ファのロケーションは図５ではリアル・ダンプ・アドレ
スとして示され、下記のようにして集められる。最上位
ビット（１７：１４）はＶＤＡ　（３：　Ｏ）から得ら
れ、次の４ビツトはＶＤＡ　（７：　４）にピクセルの
数Ｒと１を加えたものであり最下位１０ビツトは反転さ
れたＶＤＡ　（１７：　８）である。データを読み出す
には、これらのアドレスの内１６個が各ビットに対して
１つ集められなければならない。０ないし１５ビツトの
最後の右方向に回転するシフト距離は、ＶＤＡ　（７：
　４）＋１として集められる。［００２７］上述のフィールドは画像ワードを取り出しシフトするた
めのプログラムの基礎になるものであり、実際のアドレ
スを発生する回路を駆動するために、使用することが可
能であり、この回路を図６、図７および図８に示す。入
力は、図示のフィールドに分割された１８ビツトの仮想
ダンプ・アドレスである。全ての場合、もし画像が回転
されるべきでなければ、下位のグループの信号が２対１
のマルチプレクサの全てで選択され、一方上位のグルー
プは９０度回転させるために選択される。最初の画像ま
たは回転された画像のいずれかの１６ビツト対１６ビツ
トにアライメントされたブロックの各々の場合、一般に
１４のアドレスビットが存在する。これらは１４ビツト
のマルチプレクサによって出力される。［００２８］各チップに対するアドレスの残りの４ビツトは回転しな
い場合の各チップに対しては同じであり、回転された場
合の各チップに対しては異なっている。回転しない場合
、残りの４ビツト１３　：　１０は変化しないままであ
り、各４ビツトのマルチプレクサの下半分に加えられて
残りのアドレス・ビットを発生する。回転された場合、
ビット・アドレスは各チップに対して異なっている。こ
のことは、入力アドレスのビット７：４で開示し、各々
がＯと１５との間の数の合計と４ビツトのアドレス・フ
ィールドを発生する１６個の４ビツト加算器を設けるこ
とによって達成される。各々の出力は、１６個の４ビツ
トマルチプレクサに対する回転されたアドレス入力とし
て使用される。［００２９１図９は、１つの可能な１６ビツトの並列サイクリック・
シフタ（ｃｙｄｉｃ　５ｈｉｆｔｅｒ　）の最初の３個
のマルチプレクサの最初の６ビツトを示す簡単な概略図
であり、このサイクリック・シフタは１６ビツトのワー
ドを１クロツク・サイクル内に何ビットでもシフトする
ことができる。入力ワードの最初の６ビツトは文字Ａな
いしＦによって表され、全てのマルチプレクサの入力ピ
ンＯないし５に加えられる。各マルチプレクサに対する
アドレス入力は定数Ｏ１１，２、・を必要とされるシフ
ト数ｎに加算する加算器を介して加えられる。従って、
もしｎ　＝　２であれば、第１マルチプレクサはピン２
を選択し、第２マルチプレクサはピン３を選択し、第３
マルチプレクサはピン４を選択する等々である。従って
、出力ワ−　ドＣＤＥＦは１クロツク・サイクル内に入
力ワードＡＢＣＤから２ビツトだけシフトされる。［００３０］図１６は、画像の８つの可能な方向を示す。上で説明し
たように、最初の回転されない画像１は９０度回転され
て例５を発生し、または２７０度回転されて例２を発生
することができる。また、最初の画像は載置プロセスで
ステップを逆転させることによって出力されてもよい。１８０度回転された例６は図１３のようにして達成され
ることができる。この場合ワードは逆の順序で読み出さ
れる。従って、図示のように最初の画像の上部のブロッ
クの最後のワードは回転された画像の下部のブロックの
最初のワードになる。更に、ピクセルも逆にされなけれ
ばならない。これは、図１１に示すように、ワードをピ
クセル・シックを介して転送することによって簡単に達
成される。左側の入力レジスタの上部のピクセルは右側
のピクセルの底部のロケーションにハード的に結線され
、残りのピクセルは図示のように同様にして結線される
。この走査とシフトのプロセスの結果、１８０度の回転
が行われる。［００３１］図１６の例１と３に示すように、画像が右と左に反転し
ている鏡に写した画像は、図１０に示すプロセスを使用
することによって作ることができる。ここでは走査線は
受は取られたのと逆の順序で読み出される。すなわち、
最初の列入力は最後の列出力として使用される、等々で
ある。［００３２］図１６の例１と８に示すように、画像が上と下で反転し
ている鏡に写した画像は第１０に示すプロセスを使用す
ることによって作ることができる。ここで、走査線は通
常の順序で読み出されるが、図１１の回路を使用して、
各列内でワードは上下に反転され、各ワード内のピクセ
ルの順序もまた反転される。［００３３］最後に、画像を９０度または２７０度回転させるプロセ
スを鏡に写した画像を発生させるプロセスまたは１８０
度回転させるプロセスと組み合わせて異なった方向を発
生することができる。画像を９０度回転させるのに続い
てこの鏡に写した画像を上下で反転させるプロセスが図
１４に示され、これによって図１６の例７が発生される
。同様に、画像を９０度回転させてからこの鏡に写した
画像を左右で反転させるプロセスが図１５に示され、こ
の結果、図１６の例４が得られる［００３４］図１０ないし図１３のワードの転送の全ては並列に行わ
れ、従って上で説明した９０度および２７０度の回転と
組み合わせて処理時間を増加させることなく全ての可能
な方向を発生することができる。［００３５］本発明を特定の実施例を参照して説明したが、本発明の
真の精神と範囲から逸脱することなく種々の変更が可能
であり、等価な要素で以て本実施例の要素を代替するこ
とも可能であることを当業者は理解する。例えば、各ピ
クセルは１つまたは複数の２進ワードまたはアナログ電
圧で表すことができる。更に、本発明の基本的な教示か
ら逸脱することなく多くの変形が可能である。［００３６］

【図面の簡単な説明】

【図１】回転回路の受信した画像である。

【図２】バッファに記憶されている画像である。

【図３】バッファからアクセスされた画像である。

【図４】回転された形の画像である。

【図５】回転回路の必要とする種々のアドレス領域の内容を示す
図である。

【図６】回転回路の単純化した概略図の部分図である。

【図７】回転回路の単純化した概略図の部分図である。

【図８】回転回路の単純化した概略図の部分図である。

【図９】並列シフタの単純化した概略図である。

【図１０】ワードの転送を示す画像である。

【図１１】ワードの転送を示す画像である。

【図１２】ワードの転送を示す画像である。

【図１３】ワードの転送を示す画像である。

【図１４】ワードの転送を示す画像である。

【図１５】ワードの転送を示す画像である。

【図１６】

【書類名】

図面

【図１】

【図２】行の番号Ｒ＝１６列の番号Ｃ＝１２ビット数／ワードＷ二４ワード数、″列ｖ＝４ワード数１．・′列Ｈ＝３

【図３】列番号Ｃｉ−２）

【図４】

【図５】

【図６】

【図７】図６へ

【図８】

【図９１【図１０１【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

Claims

【特許請求の範囲】

【請求項１】各列が１つのワードによって構成されてい
る場合に、ｎ列対ｎ行の最初の画像を回転させる方法に
於いて、上記の方法は：Ａ、上記の画像をバッファに記
憶するステップであって：ａ、各々の最初のワードを列の数に等しいピクセルの数
だけ回転シフトする第１ステップ；およびｂ、各々のシフトされたワードをコラムの数に等しい上
記のバッファの位置に記憶するステップ；によって構成
される上記のステップ；およびＢ、ｎ列対ｎ行の画像を
上記のバッファから出力するステップであって、上記の
バッファのコラムの数ｊとピクセルの数が０からｎ−１
に変化し、各ワードの出力のための上記の出力ステップ
が：ａ、上記のバッファのｎピクセルからｊ番目の出力のｎ
個のピクセル・ワードを集めるステップであって、集め
られたワードの各ピクセルのピクセル数がバファ内のワ
ードのピクセル数に等しく出力ワード内の全てのピクセ
ルが最初の画像のｎ番目の画像の列内に最初から存在し
ていたピクセルである上記の集合ステップ；およびｂ、その結果得られたワードのｊ＋１ピクセルを回転シ
フトする第２のステップ；によって構成される上記の出
力ステップ；によって構成されることを特徴とする方法
。
【請求項２】画像の配列方向を変更する方法に於いて、
上記の方法は：請求項１の方法を使用して画像を回転さ
せ、走査線の順序を反転して鏡に写した画像を発生する
ステップ；によって構成されることを特徴とする方法。
【請求項３】画像の配列方向を変更するプロセスに於い
て、上記のプロセスは：請求項１の方法を使用して画像を回転させるステップ；
および各走査線内のピクセルの順序を反転して鏡に写し
た画像を発生するステップ；によって構成されることを
特徴とするプロセス。
【請求項４】ｉが０からｈ−１まで変化する場合に指数
ｉを使用してワードをカウントし、ｊが０からｒ−１ま
で変化する場合に指数ｊを使用して列を表すことによっ
て、ｒ行、ｃ列、ワード当たりｗピクセル、列当たりｖ
ワード、および行当たりｈワードを有する最初の画像を
回転する方法に於いて、上記の方法は：最初の画像内の各ワードをそのコラムの数に等しいシフ
ト回数だけ回転シフトする第１ステップ；バッファ内のワードの数が最初の画像のワードの数と等
しくなるように、バッファ・メモリ内に各ワードを記憶
するステップ；バッファから同時に１つのワードを読み
出すステップであって、この出力ワードの各ピクセルｐ
はバッファ・ワード・アドレスｗｖｉ＋ｖ［（ｐ＋ｊ＋
１）ｍｏｄ　ｗ］＋「（ｗｖ−ｊ−１）／ｗ」のピクセ
ルｐから得られる上記の読み出しステップ；およびこの
集められたワードの（ｊ＋１）ｍｏｄ　ｗピクセルを回
転シフトする第２ステップ；によって構成される方法。
【請求項５】画像の配列方向を変更する方法に於いて、
上記の方法は：請求項３の方法を使用して画像を回転さ
せるステップ；および走査線の順序を反転して鏡に写し
た画像を発生するステップ；によって構成されることを
特徴とする方法。
【請求項６】画像の配列方向を変更するプロセスに於い
て、上記のプロセスは：請求項３の方法を使用して画像を回転させるステップ；
および各走査線内のピクセルの順序を反転して鏡に写し
た画像を発生するステップ；によって構成されることを
特徴とするプロセス。