JPH0582486A - 層間絶縁膜の形成方法 - Google Patents

層間絶縁膜の形成方法

Info

Publication number
JPH0582486A
JPH0582486A JP24210991A JP24210991A JPH0582486A JP H0582486 A JPH0582486 A JP H0582486A JP 24210991 A JP24210991 A JP 24210991A JP 24210991 A JP24210991 A JP 24210991A JP H0582486 A JPH0582486 A JP H0582486A
Authority
JP
Japan
Prior art keywords
interlayer insulating
plasma
insulating film
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24210991A
Other languages
English (en)
Inventor
Kazuto Matsukawa
和人 松川
Hiroyuki Fujii
浩之 藤井
Akimasa Fujiki
謙昌 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24210991A priority Critical patent/JPH0582486A/ja
Publication of JPH0582486A publication Critical patent/JPH0582486A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、平坦性の優れた、かつ膜厚均一性
の良好な、層間絶縁膜を得ることができるように改良さ
れた、層間絶縁膜の形成方法を得ることを最も主要な特
徴とする。 【構成】 所定の膜厚よりも厚い膜厚を有する層間絶縁
膜が形成された半導体基板を準備する。上記半導体基板
をプラズマ発生内に置く。上記プラズマ発生室内にO2
ガスを導入し、O2 プラズマを発生させ、その後、この
2 プラズマを十分に安定化させる。上記O2 プラズマ
を十分に安定化させた状態で、上記プラズマ発生室内に
上記O2 ガスの代わりにCF4 ガスを導入し、それによ
って、安定なCF4 プラズマを発生させる。安定なCF
4 プラズマで上記層間絶縁膜を所定の膜厚までエッチバ
ックする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一般に層間絶縁膜の
形成方法に関するものであり、より特定的には、平坦性
が良好な層間絶縁膜が得られるように改良された、層間
絶縁膜の形成方法に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化や高速化に
伴って、電極配線の形成工程の1つである、層間絶縁膜
の形成工程数が多くなっている。そのため、段差が大き
くなり、アルミニウム配線に断線が生じる可能性があ
る。したがって、アルミニウム配線下の層間絶縁膜の、
平坦性の改善が望まれている。
【0003】図6は、従来の形成方法によって得られた
層間絶縁膜を備える半導体装置の断面図である。
【0004】図6を参照して、1は基板、たとえばシリ
コン半導体基板である。基板1の主表面に、素子形成領
域を分離するための素子分離層2が設けられている。基
板1の上にn層目(nは正の整数)のアルミニウム配線
3が設けられている。n層目のアルミニウム配線3の上
にn層目の層間絶縁膜4が設けられている。n層目の層
間絶縁膜4の上にn+1層目のアルミニウム配線5が設
けられている。n+1層目のアルミニウム配線5の上に
n+1層目の層間絶縁膜6が設けられている。n+1層
目の層間絶縁膜6の上にn+2層目のアルミニウム配線
7が設けられている。n+2層目のアルミニウム配線7
を覆うように、パッシベーション膜8が設けられてい
る。
【0005】次に、n層目のアルミニウム配線3の形成
方法について説明する。すなわち、アルミニウムを原料
としてアルミスパッタ法により基板1の上にアルミニウ
ム膜を形成する。アルミニウム膜の上にレジスト膜を形
成する。配線部となる部分にレジストが残るように、レ
ジスト膜をパターニングする。残ったレジストをマスク
にして、塩素系ガス(たとえば、四塩化炭素、四塩化珪
素等)を用いて、アルミニウム膜をエッチングし、配線
部以外の部分のアルミニウムを除去し、それによって、
所望のアルミニウム配線3を得る。
【0006】次に、n層目のアルミニウム配線3の上に
n層目の層間絶縁膜4を形成する方法について説明す
る。すなわち、n層目のアルミニウム配線3を形成した
後、プラズマCVD(Chemical Vapor
Deposition)法により、所望の膜厚よりも厚
い膜厚を有する層間絶縁膜4、たとえばシリコン酸化膜
を、アルミニウム配線3を覆うように形成する。次に、
CF4 などのフッ化物ガスにより、所望の膜厚までエッ
チバックを行ない、層間絶縁膜4を形成する。
【0007】
【発明が解決しようとする課題】従来の層間絶縁膜の形
成方法においては、CF4 等のフッ化物系ガスを用い
て、層間絶縁膜のエッチバックを行なっていた。しか
し、CF4 プラズマによる処理時間が短かった。図4
(a)は、時間とRFパワーの関係図である。時間t1
までは、RFパワーは立ち上がっていく段階であり、R
Fパワーは一定でない。したがって、この段階では、C
4 プラズマは不安定である。しかし、この不安定な段
階においても、エッチバックは進んでいる。CF4 プラ
ズマが不安定であると、図5(a)を参照して、フッ素
活性種が層間絶縁膜4の段差部に局部集中し、ひいて
は、図6を参照して、エッチバック後の層間絶縁膜4の
膜厚が均一にならないという問題点があった。
【0008】この発明は、上記のような問題点を解決す
るためになされたもので、良好な平坦性を有する層間絶
縁膜が得られるように改良された、層間絶縁膜の形成方
法を提供することを目的とする。
【0009】
【課題を解決するための手段】この発明は、エッチバッ
ク法により、所定の膜厚を有する層間絶縁膜を半導体基
板の上に形成する方法にかかるものである。まず、所定
の膜厚よりも厚い膜厚を有する層間絶縁膜が形成された
半導体基板を準備する。上記半導体基板をプラズマ発生
室内に置く。上記プラズマ発生室内にO2 ガスを導入
し、O2 プラズマを発生させ、その後、このO2 プラズ
マを十分に安定化させる。上記O2 プラズマを十分に安
定化させた状態で、上記プラズマ発生室内に上記O2
スの代わりにCF4 ガスを導入し、それによって安定な
CF4 プラズマを発生させる。次にこのCF4 プラズマ
で上記層間絶縁膜を所定の膜厚までエッチバックする。
【0010】
【作用】この発明によれば、層間絶縁膜のエッチバック
に安定なCF4 プラズマを用いるので、層間絶縁膜の表
面に均一にCF4 プラズマが当たる。
【0011】
【実施例】図1は、この発明の一実施例にかかる方法に
よって形成された、半導体装置の断面図である。
【0012】図1の半導体装置は、以下の点を除いて、
図6に示す従来装置と同じであるので、同一または相当
する部分には同一の参照番号を付し、その説明を省略す
る。
【0013】図1に示す半導体装置と図6に示す従来装
置と異なる点は、n層目層間絶縁膜4、n+1層目のア
ルミニウム配線5、n+1層目の層間絶縁膜6、n+2
層目のアルミニウム配線7、およびパッシベーション膜
8の表面のそれぞれが、半導体基板1の主表面に平行に
なっている点である。
【0014】次に、図1に示す半導体装置の製造方法に
ついて説明する。図2(a)を参照して、半導体基板1
の主表面に、素子形成領域を分離するための素子分離層
2を形成する。その後、半導体基板1の上に、アルミニ
ウムを原料として、アルミスパッタ法によりアルミニウ
ム膜を形成する(図示せず)。アルミニウム膜の上にレ
ジスト膜を形成し(図示せず)、配線部となる部分にレ
ジストが残るように、レジスト膜をパターニングする。
次に、残ったレジストをマスクにして、塩素系ガス(た
とえば、4塩化炭素、4塩化珪素等)によるアルミニウ
ムのエッチングにより、配線部以外の部分のアルミニウ
ムを除去し、それによって所望のアルミニウム配線3を
得る。
【0015】図2(b)を参照して、アルミニウム配線
3を覆うように、プラズマCVD法により、所定の膜厚
よりも厚い膜厚を有する層間絶縁膜4たとえばシリコン
酸化膜を形成する。
【0016】次に、所定の膜厚よりも厚い膜厚を有する
層間絶縁膜4が形成された半導体基板1を、図3を参照
して、プラズマ発生室51内に導く。
【0017】プラズマ発生室51内には、O2 ガスとC
4 ガスの双方が導入できるようになっている。
【0018】図3および図4(b)を参照して、プラズ
マ発生室51内にO2 ガスを導入し、O2 ガスのプラズ
マを発生させる。このとき、時間の経過とともに、RF
パワーは立ち上がり、t1 時間後にO2 プラズマは安定
する。O2 プラズマが安定した後、O2 ガスをCF4
スに切換える。こうして、プラズマ発生室51内に、安
定したCF4 プラズマが形成される。
【0019】図5(b)を参照して、安定したCF4
ラズマで層間絶縁膜4をエッチバックすると、層間絶縁
膜4の表面に均一にCF4 プラズマが当たる。
【0020】したがって、図2(b)と図2(c)を参
照して、層間絶縁膜4のエッチバックが均一に進み、膜
厚均一性および平坦性が良好な、所定の膜厚を有する層
間絶縁膜4が得られる。
【0021】図2(c)および(d)を参照して、n層
目の層間絶縁膜4の上にn+1層目のアルミニウム配線
5を形成する。このとき、n層目の層間絶縁膜4の表面
が平坦化されているので、n層目のアルミニウム配線の
表面も平坦となる。次に、n+1層目の層間絶縁膜6
を、n+1層目のアルミニウム配線5の上に形成する。
n+1層目のアルミニウム配線5の表面が平坦であるの
で、n+1層目の層間絶縁膜6の表面も平坦となる。n
+1層目の層間絶縁膜6の上にn+2層目のアルミニウ
ム配線7を形成する。n+2層目のアルミニウム配線7
の表面は、また平坦となる。n+2層目のアルミニウム
配線7の上にパッシベーション膜8を形成する。
【0022】以上説明した方法によると、層間絶縁膜
4,6の表面が平坦化されているので、層間絶縁膜が段
差を有することに起因する、アルミニウム配線5,7の
断線という問題点は生じない。
【0023】
【発明の効果】以上説明したとおり、この発明によれ
ば、層間絶縁膜のエッチバックに安定なCF4 プラズマ
を用いるので、層間絶縁膜の表面に均一にCF4 プラズ
マが当たる。その結果、エッチバックが均一に進み、膜
厚均一性および平坦性良好な、層間絶縁膜が得られると
いう効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例にかかる方法によって製造さ
れた半導体装置の断面図である。
【図2】本発明の実施例に従う製造方法の順序の各工程
おける半導体装置の断面図である。
【図3】本発明に使用されるプラズマ発生装置の概略図
である。
【図4】(a)は従来の方法によるものであり、CF4
プラズマの立ち上がりの様子を示した図である。(b)
はプラズマ発生室内に最初O2 ガスを導入し、t1 時間
後にO2 ガスをCF4 ガスに切換えたときの、時間とR
Fパワーとの関係図である。
【図5】(a)は、CF4 プラズマを用いる従来の方法
における、エッチバックの様子を示した図である。
(b)は、本発明に従った方法における、エッチバック
の様子を示した図である。
【図6】従来の方法によって得た半導体装置の断面図で
ある。
【符号の説明】
1 半導体基板 4 層間絶縁膜 51 プラズマ発生室

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 エッチバック法により、所定の膜厚を有
    する層間絶縁膜を半導体基板の上に形成する方法であっ
    て、 前記所定の膜厚よりも厚い膜厚を有する層間絶縁膜が形
    成された半導体基板を準備する工程と、 前記半導体基板をプラズマ発生室内に置く工程と、 前記プラズマ発生室内にO2 ガスを導入し、O2 プラズ
    マを発生させ、その後、このO2 プラズマを十分に安定
    化させる工程と、 前記O2 プラズマを十分に安定化させた状態で、前記プ
    ラズマ発生室内に前記O2 ガスの代わりにCF4 ガスを
    導入し、それによって安定なCF4 プラズマを発生させ
    る工程と、 前記CF4 プラズマで前記層間絶縁膜を所定の膜厚まで
    エッチバックする工程と、 を備えた、層間絶縁膜の形成方法。
JP24210991A 1991-09-21 1991-09-21 層間絶縁膜の形成方法 Withdrawn JPH0582486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24210991A JPH0582486A (ja) 1991-09-21 1991-09-21 層間絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24210991A JPH0582486A (ja) 1991-09-21 1991-09-21 層間絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPH0582486A true JPH0582486A (ja) 1993-04-02

Family

ID=17084436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24210991A Withdrawn JPH0582486A (ja) 1991-09-21 1991-09-21 層間絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0582486A (ja)

Similar Documents

Publication Publication Date Title
US5312518A (en) Dry etching method
JP3027951B2 (ja) 半導体装置の製造方法
JPH07161703A (ja) 半導体装置の製造方法
WO2003012838A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
KR20020061001A (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US6855643B2 (en) Method for fabricating a gate structure
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
JPH05102107A (ja) 半導体装置の製造方法
WO2022219977A1 (ja) 基板処理方法
US5522520A (en) Method for forming an interconnection in a semiconductor device
CN1155992C (zh) 半导体元件的制造方法
JPH1012729A (ja) 半導体装置の製造方法
JPH04132220A (ja) プラズマテーパエッチング方法
WO2003012851A2 (en) Method of etching ferroelectric layers
JPS60219759A (ja) 半導体集積回路装置の製造方法
JP2005032851A (ja) 半導体装置の製造方法
KR100780686B1 (ko) 반도체소자의 제조방법
JPH06350050A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
KR100234542B1 (ko) 반도체장치의 제조방법
JPS6258663A (ja) 半導体装置の製造方法
CN120769545A (zh) 一种半导体工艺方法
JP3275699B2 (ja) 半導体装置及びその製造方法
JPH01238121A (ja) 半導体装置の製造方法
JPS6210027B2 (ja)
JP2001274053A (ja) 半導体製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203