JPH0582553A - 薄膜トランジスタのアニール処理方法 - Google Patents
薄膜トランジスタのアニール処理方法Info
- Publication number
- JPH0582553A JPH0582553A JP26846891A JP26846891A JPH0582553A JP H0582553 A JPH0582553 A JP H0582553A JP 26846891 A JP26846891 A JP 26846891A JP 26846891 A JP26846891 A JP 26846891A JP H0582553 A JPH0582553 A JP H0582553A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- source
- thin film
- film transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、チャネル層のアニール処理とソー
ス・ドレイン領域のアニール処理とを同時に行って、ア
ニール処理のスループットを高め、歩留りの向上を図
る。 【構成】 第１の工程で紫外線透過性基板１１の上面に
半導体層１２を形成する。続いて活性層１７とソース・
ドレイン領域１５，１６と半導体層１２に設けた薄膜ト
ランジスタ１８を形成する。その後第２の工程で紫外線
透過性基板１１側より半導体層１２にエキシマレーザ光
３０を照射して、半導体層１２に設けたソース・ドレイ
ン領域１５，１６と活性層１７とをアニール処理する。
ス・ドレイン領域のアニール処理とを同時に行って、ア
ニール処理のスループットを高め、歩留りの向上を図
る。 【構成】 第１の工程で紫外線透過性基板１１の上面に
半導体層１２を形成する。続いて活性層１７とソース・
ドレイン領域１５，１６と半導体層１２に設けた薄膜ト
ランジスタ１８を形成する。その後第２の工程で紫外線
透過性基板１１側より半導体層１２にエキシマレーザ光
３０を照射して、半導体層１２に設けたソース・ドレイ
ン領域１５，１６と活性層１７とをアニール処理する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタのア
ニール処理方法に関する。
ニール処理方法に関する。
【０００２】
【従来の技術】最近、高密度のＳＲＡＭのメモリセル部
に薄膜トランジスタを用いる提案がなされている。上記
薄膜トランジスタのチャネル領域を形成する膜には、シ
リコン膜が使用されている。このシリコン膜の特性を高
性能化するうえで、アニール処理は非常に重要である。
高性能なシリコンの膜を得るアニール処理としては、エ
キシマレーザ光を照射してアニール処理する方法が提案
されている。エキシマレーザ光は、紫外線でかつパルス
発振のために、シリコン膜を形成した基板に損傷を与え
ることなく、シリコン膜のみを高温度に加熱することが
可能である。通常、シリコン膜に形成した薄膜トランジ
スタの接合層をエキシマレーザ光の照射によってアニー
ル処理するには、２回のアニール処理が必要になる。す
なわち、ゲートを形成する前に、１回目のアニール処理
でチャネル層をアニール処理して、転移や双晶等の結晶
欠陥をなくし、キャリアのトラップ領域の低減を図る。
次に、チャネル層上にゲートを形成し、ソース・ドレイ
ン領域を形成した後、２回目のアニール処理でソース・
ドレイン領域をアニール処理して、不純物の活性化を図
る。
に薄膜トランジスタを用いる提案がなされている。上記
薄膜トランジスタのチャネル領域を形成する膜には、シ
リコン膜が使用されている。このシリコン膜の特性を高
性能化するうえで、アニール処理は非常に重要である。
高性能なシリコンの膜を得るアニール処理としては、エ
キシマレーザ光を照射してアニール処理する方法が提案
されている。エキシマレーザ光は、紫外線でかつパルス
発振のために、シリコン膜を形成した基板に損傷を与え
ることなく、シリコン膜のみを高温度に加熱することが
可能である。通常、シリコン膜に形成した薄膜トランジ
スタの接合層をエキシマレーザ光の照射によってアニー
ル処理するには、２回のアニール処理が必要になる。す
なわち、ゲートを形成する前に、１回目のアニール処理
でチャネル層をアニール処理して、転移や双晶等の結晶
欠陥をなくし、キャリアのトラップ領域の低減を図る。
次に、チャネル層上にゲートを形成し、ソース・ドレイ
ン領域を形成した後、２回目のアニール処理でソース・
ドレイン領域をアニール処理して、不純物の活性化を図
る。
【０００３】
【発明が解決しようとする課題】上記説明したように、
薄膜トランジスタの接合層をエキシマレーザ光の照射に
よってアニール処理するには、チャネル層とソース・ド
レイン領域とのアニール処理を同時にしようとすると、
ゲートがマスクの作用をしてチャネル層にエキシマレー
ザ光が照射されない。このため、チャネル層のアニール
処理とソース・ドレイン領域のアニール処理とが必要に
なる。このように２度のアニール処理を行うために、製
造工程におけるスループットが低下する。またアニール
処理による加熱が半導体層や基板に歪みを与えて歩留り
を低下させる。
薄膜トランジスタの接合層をエキシマレーザ光の照射に
よってアニール処理するには、チャネル層とソース・ド
レイン領域とのアニール処理を同時にしようとすると、
ゲートがマスクの作用をしてチャネル層にエキシマレー
ザ光が照射されない。このため、チャネル層のアニール
処理とソース・ドレイン領域のアニール処理とが必要に
なる。このように２度のアニール処理を行うために、製
造工程におけるスループットが低下する。またアニール
処理による加熱が半導体層や基板に歪みを与えて歩留り
を低下させる。
【０００４】本発明は、１回のアニール処理でチャネル
層とソース・ドレイン領域とをアニール処理する薄膜ト
ランジスタのアニール処理方法を提供することを目的と
する。
層とソース・ドレイン領域とをアニール処理する薄膜ト
ランジスタのアニール処理方法を提供することを目的と
する。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた薄膜トランジスタのアニール処理
方法である。すなわち、第１の工程で紫外線透過性基板
の上面に半導体層を形成する。続いて薄膜トランジスタ
の活性層とソース・ドレイン領域とを半導体層に設けた
薄膜トランジスタを形成する。その後第２の工程で紫外
線透過性基板側より半導体層にエキシマレーザ光を照射
して、半導体層に設けた活性層とソース・ドレイン領域
とをアニール処理する。
成するためになされた薄膜トランジスタのアニール処理
方法である。すなわち、第１の工程で紫外線透過性基板
の上面に半導体層を形成する。続いて薄膜トランジスタ
の活性層とソース・ドレイン領域とを半導体層に設けた
薄膜トランジスタを形成する。その後第２の工程で紫外
線透過性基板側より半導体層にエキシマレーザ光を照射
して、半導体層に設けた活性層とソース・ドレイン領域
とをアニール処理する。
【０００６】
【作用】上記薄膜トランジスタのアニール処理方法で
は、紫外線透過性基板の上面に形成した半導体層に、薄
膜トランジスタの活性層とソース・ドレイン領域とを形
成し、その後紫外線透過性基板側より半導体層にエキシ
マレーザ光を照射して、活性層とソース・ドレイン領域
とをアニール処理する。このため、活性層とソース・ド
レイン領域とが、１工程のエキシマレーザ光照射によっ
てアニール処理される。
は、紫外線透過性基板の上面に形成した半導体層に、薄
膜トランジスタの活性層とソース・ドレイン領域とを形
成し、その後紫外線透過性基板側より半導体層にエキシ
マレーザ光を照射して、活性層とソース・ドレイン領域
とをアニール処理する。このため、活性層とソース・ド
レイン領域とが、１工程のエキシマレーザ光照射によっ
てアニール処理される。
【０００７】
【実施例】本発明の実施例を図１に示すアニール処理方
法の説明図により説明する。まず第１の工程で、例えば
低圧化学的気相成長法によって、石英ガラス（Ｓｉ
Ｏ2 ）よりなる紫外線透過性基板１１の上面に、シリコ
ン（Ｓｉ）よりなる半導体層１２を形成する。続いて通
常の薄膜トランジスタの形成方法によって、半導体層１
２の上面に、酸化シリコンよりなるゲート絶縁膜１３を
介して多結晶シリコンよりなるゲート電極１４を形成す
る。その後、例えばイオン注入法により不純物を半導体
層１２にイオン注入してソース・ドレイン領域１５，１
６を形成する。このときゲート電極１４の影になって不
純物がイオン注入されない半導体層１２の領域が活性層
（チャネル領域）１７になる。上記のようにして薄膜ト
ランジスタ１８が構成される。
法の説明図により説明する。まず第１の工程で、例えば
低圧化学的気相成長法によって、石英ガラス（Ｓｉ
Ｏ2 ）よりなる紫外線透過性基板１１の上面に、シリコ
ン（Ｓｉ）よりなる半導体層１２を形成する。続いて通
常の薄膜トランジスタの形成方法によって、半導体層１
２の上面に、酸化シリコンよりなるゲート絶縁膜１３を
介して多結晶シリコンよりなるゲート電極１４を形成す
る。その後、例えばイオン注入法により不純物を半導体
層１２にイオン注入してソース・ドレイン領域１５，１
６を形成する。このときゲート電極１４の影になって不
純物がイオン注入されない半導体層１２の領域が活性層
（チャネル領域）１７になる。上記のようにして薄膜ト
ランジスタ１８が構成される。
【０００８】その後第２の工程で、紫外線透過性基板１
１側より半導体層１２にエキシマレーザ光３０を照射す
る。照射したエキシマレーザ光３０は、紫外線透過性基
板１１を透過して上記ソース・ドレイン領域１５，１６
と活性層（チャネル領域）１７とを形成した半導体層１
２に照射され、そして熱に変換されて、当該半導体層１
２に設けたソース・ドレイン領域１５，１６と活性層
（チャネル領域）１７とをアニール処理する。上記エキ
シマレーザ光３０には、例えば波長が２４８ｎｍのフッ
化クリプトン（ＫｒＦ）レーザ光または波長が３０８ｎ
ｍの塩化キセノン（ＸｅＣｌ）レーザ光等が用いられ
る。
１側より半導体層１２にエキシマレーザ光３０を照射す
る。照射したエキシマレーザ光３０は、紫外線透過性基
板１１を透過して上記ソース・ドレイン領域１５，１６
と活性層（チャネル領域）１７とを形成した半導体層１
２に照射され、そして熱に変換されて、当該半導体層１
２に設けたソース・ドレイン領域１５，１６と活性層
（チャネル領域）１７とをアニール処理する。上記エキ
シマレーザ光３０には、例えば波長が２４８ｎｍのフッ
化クリプトン（ＫｒＦ）レーザ光または波長が３０８ｎ
ｍの塩化キセノン（ＸｅＣｌ）レーザ光等が用いられ
る。
【０００９】このアニール処理では、例えば半導体層１
２が４０ｎｍの厚さの非晶質シリコン層で形成されてい
る場合に、およそ１８０ｍＪ／ｃｍ2 のエネルギ密度の
エキシマレーザ光がパルス照射される。この結果、活性
層（チャネル領域）１７中の双晶や転移等の結晶欠陥は
解消される。このため、しきい値電圧が低減され、移動
度が高まり、スイングが小さくなる。またソース・ドレ
イン領域１５，１６中の不純物が活性化されて、ソース
・ドレイン領域１５，１６の抵抗値が低下する。
２が４０ｎｍの厚さの非晶質シリコン層で形成されてい
る場合に、およそ１８０ｍＪ／ｃｍ2 のエネルギ密度の
エキシマレーザ光がパルス照射される。この結果、活性
層（チャネル領域）１７中の双晶や転移等の結晶欠陥は
解消される。このため、しきい値電圧が低減され、移動
度が高まり、スイングが小さくなる。またソース・ドレ
イン領域１５，１６中の不純物が活性化されて、ソース
・ドレイン領域１５，１６の抵抗値が低下する。
【００１０】また上記エキシマレーザ光３０の照射によ
るアニール処理では、エキシマレーザ光３０のパルス幅
が数十ナノ秒なので、加熱時間が非常に短い。このた
め、ソース・ドレイン領域１５，１６中の不純物が半導
体層１２中に不必要に拡散することがない。したがっ
て、例えばチャネル長が０．５μｍよりも短いチャネル
領域１７を形成することが可能になる。
るアニール処理では、エキシマレーザ光３０のパルス幅
が数十ナノ秒なので、加熱時間が非常に短い。このた
め、ソース・ドレイン領域１５，１６中の不純物が半導
体層１２中に不必要に拡散することがない。したがっ
て、例えばチャネル長が０．５μｍよりも短いチャネル
領域１７を形成することが可能になる。
【００１１】
【発明の効果】以上、説明したように本発明によれば、
薄膜トランジスタの活性層とソース・ドレイン領域とを
形成した半導体層に、紫外線透過性基板側よりエキシマ
レーザ光を照射してアニール処理するので、半導体層に
形成された活性層とソース・ドレイン領域とが１工程の
エキシマレーザ光照射によってアニール処理される。よ
って、スループットが向上する。またアニール処理によ
る加熱回数が低減されるので、半導体層に発生する熱歪
みが少なくなる。よって歩留りの向上が図れる。
薄膜トランジスタの活性層とソース・ドレイン領域とを
形成した半導体層に、紫外線透過性基板側よりエキシマ
レーザ光を照射してアニール処理するので、半導体層に
形成された活性層とソース・ドレイン領域とが１工程の
エキシマレーザ光照射によってアニール処理される。よ
って、スループットが向上する。またアニール処理によ
る加熱回数が低減されるので、半導体層に発生する熱歪
みが少なくなる。よって歩留りの向上が図れる。
【図１】実施例のアニール処理方法の説明図である。
１１ 紫外線透過性基板 １２ 半導体層 １５ ソース・ドレイン領域 １６ ソース・ド
レイン領域 １７ 活性層（チャネル領域） １８ 薄膜トラン
ジスタ ３０ エキシマレーザ光
レイン領域 １７ 活性層（チャネル領域） １８ 薄膜トラン
ジスタ ３０ エキシマレーザ光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/268 Ｚ 8617−4Ｍ 27/12 8728−4Ｍ
Claims (1)
- 【請求項１】 紫外線透過性基板の上面に半導体層を形
成した後、活性層とソース・ドレイン領域とを前記半導
体層に設けた薄膜トランジスタを形成する第１の工程
と、 前記紫外線透過性基板側より前記半導体層にエキシマレ
ーザ光を照射することで、前記半導体層に設けた前記活
性層とソース・ドレイン領域とをアニール処理する第２
の工程とよりなる薄膜トランジスタのアニール処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26846891A JPH0582553A (ja) | 1991-09-18 | 1991-09-18 | 薄膜トランジスタのアニール処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26846891A JPH0582553A (ja) | 1991-09-18 | 1991-09-18 | 薄膜トランジスタのアニール処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582553A true JPH0582553A (ja) | 1993-04-02 |
Family
ID=17458924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26846891A Pending JPH0582553A (ja) | 1991-09-18 | 1991-09-18 | 薄膜トランジスタのアニール処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417057B1 (en) | 1994-06-14 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed |
-
1991
- 1991-09-18 JP JP26846891A patent/JPH0582553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417057B1 (en) | 1994-06-14 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed |
| US6690063B2 (en) | 1994-06-14 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor integrated circuit and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3211394B2 (ja) | 半導体装置の製造方法 | |
| US6165876A (en) | Method of doping crystalline silicon film | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS5823479A (ja) | 半導体装置の製造方法 | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JPH114001A (ja) | 半導体装置およびその作製方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JP3359670B2 (ja) | 半導体装置の作製方法 | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH0582553A (ja) | 薄膜トランジスタのアニール処理方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JPH0883766A (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JPH08204208A (ja) | 結晶性シリコン半導体装置の製造方法 | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| JP3897836B2 (ja) | 半導体装置の作製方法 | |
| JP2764425B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JP2831006B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3143967B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP2701711B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPS6231111A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 |