JPH0883766A - 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 - Google Patents
非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法Info
- Publication number
- JPH0883766A JPH0883766A JP24223494A JP24223494A JPH0883766A JP H0883766 A JPH0883766 A JP H0883766A JP 24223494 A JP24223494 A JP 24223494A JP 24223494 A JP24223494 A JP 24223494A JP H0883766 A JPH0883766 A JP H0883766A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- amorphous silicon
- gate electrode
- source
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 低温プロセスで結晶粒の大きい結晶性シリコ
ン層の形成を図ることで、安価なガラス基板の採用を可
能とし、ＴＦＴの性能の向上を図る。 【構成】 第１工程では、基体11上に、不純物を含む第
１非晶質シリコン層12と、それに接合するもので不純物
を含まない第２非晶質シリコン層13とを形成した後、第
１非晶質シリコン層12に対してレーザ光Ｌ１を選択的に
照射して結晶性シリコン層14に改質する。そして第２工
程では、結晶性シリコン層14を選択的に加熱すること
で、結晶性シリコン層14と第２非晶質シリコン層13との
界面から第２非晶質シリコン層13に結晶を成長させて結
晶化する。上記選択的な加熱はレーザ光L2の照射によっ
て行う。また、ＴＦＴのチャネル領域を形成する結晶性
シリコン層の形成に上記製造方法を用いる。
ン層の形成を図ることで、安価なガラス基板の採用を可
能とし、ＴＦＴの性能の向上を図る。 【構成】 第１工程では、基体11上に、不純物を含む第
１非晶質シリコン層12と、それに接合するもので不純物
を含まない第２非晶質シリコン層13とを形成した後、第
１非晶質シリコン層12に対してレーザ光Ｌ１を選択的に
照射して結晶性シリコン層14に改質する。そして第２工
程では、結晶性シリコン層14を選択的に加熱すること
で、結晶性シリコン層14と第２非晶質シリコン層13との
界面から第２非晶質シリコン層13に結晶を成長させて結
晶化する。上記選択的な加熱はレーザ光L2の照射によっ
て行う。また、ＴＦＴのチャネル領域を形成する結晶性
シリコン層の形成に上記製造方法を用いる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に用いられ
る非晶質シリコンの結晶化方法および薄膜トランジスタ
の製造方法に関するものである。
る非晶質シリコンの結晶化方法および薄膜トランジスタ
の製造方法に関するものである。
【０００２】
【従来の技術】非晶質シリコン層を結晶化する従来方法
には、（イ）炉中で非晶質シリコン層を加熱することに
よって結晶化する方法と、（ロ）非晶質シリコン層にレ
ーザ光を照射することによって、該非晶質シリコン層を
溶融−再成長させて結晶化する方法とがある。
には、（イ）炉中で非晶質シリコン層を加熱することに
よって結晶化する方法と、（ロ）非晶質シリコン層にレ
ーザ光を照射することによって、該非晶質シリコン層を
溶融−再成長させて結晶化する方法とがある。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の技術で説明した（イ）の方法は、固相成長を利用す
る方法なので成長温度として６００℃程度の高温が必要
になる。この温度では、非晶質シリコン層を形成する基
体として、安価なガラス基板を用いることはできない。
この方法を利用する場合には、高価な石英ガラスを用い
る必要があるので、コストが非常のかかることになる。
したがって、非晶質シリコン層の結晶化を利用する液晶
表示装置の製造に関し、コスト低減の点で著しい障害に
なる。
来の技術で説明した（イ）の方法は、固相成長を利用す
る方法なので成長温度として６００℃程度の高温が必要
になる。この温度では、非晶質シリコン層を形成する基
体として、安価なガラス基板を用いることはできない。
この方法を利用する場合には、高価な石英ガラスを用い
る必要があるので、コストが非常のかかることになる。
したがって、非晶質シリコン層の結晶化を利用する液晶
表示装置の製造に関し、コスト低減の点で著しい障害に
なる。
【０００４】上記従来の技術で説明した（ロ）の方法
は、いわゆる低温プロセスであるため、非晶質シリコン
層を形成する基体にガラス基板を用いることができる。
しかしながら、結晶化によって形成された多結晶シリコ
ン層の結晶粒径は小さい。そのため、結晶化したシリコ
ン層をトランジスタのチャネル領域に用いた場合には、
キャリアの移動度が制限される。加えて、非晶質シリコ
ンを溶融するためには非常に高い温度が要求される。こ
のため液相シリコンが一時的に存在することになるの
で、結晶化するシリコン層が下層の材料によって汚染さ
れる。また下層と結晶化するシリコン層との界面を損傷
する。このように、不純物による汚染があるシリコン層
で薄膜トランジスタのチャネル領域を形成すると、チャ
ネル領域のシリコンの純度と均一性に依存する薄膜トラ
ンジスタの性能は劣化することになる。
は、いわゆる低温プロセスであるため、非晶質シリコン
層を形成する基体にガラス基板を用いることができる。
しかしながら、結晶化によって形成された多結晶シリコ
ン層の結晶粒径は小さい。そのため、結晶化したシリコ
ン層をトランジスタのチャネル領域に用いた場合には、
キャリアの移動度が制限される。加えて、非晶質シリコ
ンを溶融するためには非常に高い温度が要求される。こ
のため液相シリコンが一時的に存在することになるの
で、結晶化するシリコン層が下層の材料によって汚染さ
れる。また下層と結晶化するシリコン層との界面を損傷
する。このように、不純物による汚染があるシリコン層
で薄膜トランジスタのチャネル領域を形成すると、チャ
ネル領域のシリコンの純度と均一性に依存する薄膜トラ
ンジスタの性能は劣化することになる。
【０００５】本発明は、低温プロセスで結晶性に優れた
非晶質シリコン層の結晶化を可能にする非晶質シリコン
のレーザ固相結晶化方法および薄膜トランジスタの製造
方法を提供することを目的とする。
非晶質シリコン層の結晶化を可能にする非晶質シリコン
のレーザ固相結晶化方法および薄膜トランジスタの製造
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた方法である。すなわち、非晶質シ
リコンの結晶化方法としては、第１工程では、基体上
に、不純物を含む第１非晶質シリコン層と、それに接合
するもので不純物を含まない第２非晶質シリコン層とを
形成した後、第１非晶質シリコン層に対してレーザ光を
選択的に照射して結晶性シリコン層に改質する。そして
第２工程では、結晶性シリコン層を選択的に加熱するこ
とで、結晶性シリコン層と第２非晶質シリコン層との界
面から第２非晶質シリコン層に結晶を成長させて結晶化
する。上記選択的な加熱はレーザ光照射によって行う。
成するためになされた方法である。すなわち、非晶質シ
リコンの結晶化方法としては、第１工程では、基体上
に、不純物を含む第１非晶質シリコン層と、それに接合
するもので不純物を含まない第２非晶質シリコン層とを
形成した後、第１非晶質シリコン層に対してレーザ光を
選択的に照射して結晶性シリコン層に改質する。そして
第２工程では、結晶性シリコン層を選択的に加熱するこ
とで、結晶性シリコン層と第２非晶質シリコン層との界
面から第２非晶質シリコン層に結晶を成長させて結晶化
する。上記選択的な加熱はレーザ光照射によって行う。
【０００７】また薄膜トランジスタ（以下ＴＦＴと記
す）の製造方法として、ボトムゲート型のＴＦＴでは、
第１工程で、少なくとも表面が絶縁性の透明基体上にゲ
ート電極とそれを覆うゲート誘電体層とを形成し、その
上に不純物を含む第１非晶質シリコン層を形成する。そ
の後、ゲート電極上の第１非晶質シリコン層を除去す
る。次いで第２工程では、第１非晶質シリコン層を覆う
状態でゲート誘電体層上に不純物を含まない第２非晶質
シリコン層を形成する。続いて第３工程で、ゲート電極
をマスクにして透明基体側からレーザ光を照射すること
で、第１非晶質シリコン層とその上層の第２非晶質シリ
コン層とを選択的に結晶化する。それとともに第１非晶
質シリコン層内の不純物を第２非晶質シリコン層内に拡
散してソース・ドレイン領域を形成する。その後第４工
程で、透明基体側からレーザ光を照射してソース・ドレ
イン領域を加熱することで、ソース・ドレイン領域と第
２非晶質シリコン層との界面から第２非晶質シリコン層
内に向けて結晶を成長させて結晶化し、チャネル領域を
形成する。
す）の製造方法として、ボトムゲート型のＴＦＴでは、
第１工程で、少なくとも表面が絶縁性の透明基体上にゲ
ート電極とそれを覆うゲート誘電体層とを形成し、その
上に不純物を含む第１非晶質シリコン層を形成する。そ
の後、ゲート電極上の第１非晶質シリコン層を除去す
る。次いで第２工程では、第１非晶質シリコン層を覆う
状態でゲート誘電体層上に不純物を含まない第２非晶質
シリコン層を形成する。続いて第３工程で、ゲート電極
をマスクにして透明基体側からレーザ光を照射すること
で、第１非晶質シリコン層とその上層の第２非晶質シリ
コン層とを選択的に結晶化する。それとともに第１非晶
質シリコン層内の不純物を第２非晶質シリコン層内に拡
散してソース・ドレイン領域を形成する。その後第４工
程で、透明基体側からレーザ光を照射してソース・ドレ
イン領域を加熱することで、ソース・ドレイン領域と第
２非晶質シリコン層との界面から第２非晶質シリコン層
内に向けて結晶を成長させて結晶化し、チャネル領域を
形成する。
【０００８】別のＴＦＴの製造方法として、トップゲー
ト型のＴＦＴでは、第１工程で、少なくとも表面が絶縁
性の基体上に不純物を含まない非晶質シリコン層とゲー
ト誘電体層とを積層する。次いで第２工程で、ゲート誘
電体層上の一部分にゲート電極を形成した後、ゲート電
極をマスクにして非晶質シリコン層内に不純物を導入す
る。続いて第３工程で、ゲート電極をマスクにしてレー
ザ光を照射することによって、非晶質シリコン層を結晶
化して多結晶シリコンからなるソース・ドレイン領域を
形成する。その後第４工程で、ゲート電極をマスクにし
たレーザ光照射によって、ソース・ドレイン領域を選択
的に加熱して、ソース・ドレイン領域と非晶質シリコン
層との界面から非晶質シリコン層内に向けて結晶成長さ
せて結晶化し、チャネル領域を形成する。
ト型のＴＦＴでは、第１工程で、少なくとも表面が絶縁
性の基体上に不純物を含まない非晶質シリコン層とゲー
ト誘電体層とを積層する。次いで第２工程で、ゲート誘
電体層上の一部分にゲート電極を形成した後、ゲート電
極をマスクにして非晶質シリコン層内に不純物を導入す
る。続いて第３工程で、ゲート電極をマスクにしてレー
ザ光を照射することによって、非晶質シリコン層を結晶
化して多結晶シリコンからなるソース・ドレイン領域を
形成する。その後第４工程で、ゲート電極をマスクにし
たレーザ光照射によって、ソース・ドレイン領域を選択
的に加熱して、ソース・ドレイン領域と非晶質シリコン
層との界面から非晶質シリコン層内に向けて結晶成長さ
せて結晶化し、チャネル領域を形成する。
【０００９】
【作用】上記非晶質シリコンの結晶化方法では、不純物
を含む第１非晶質シリコン層に対してレーザ光を選択的
に照射して結晶性シリコン層に改質することから、いわ
ゆる低温プロセスによって結晶化される。そして、結晶
性シリコン層を選択的に加熱して、結晶性シリコン層と
不純物を含まない第２非晶質シリコン層との界面から第
２非晶質シリコン層に結晶を成長させて結晶化すること
から、第２非晶質シリコン層で成長する結晶は大きな結
晶粒になる。この加熱をレーザ光照射によって行うこと
により、いわゆる低温プロセスになる。
を含む第１非晶質シリコン層に対してレーザ光を選択的
に照射して結晶性シリコン層に改質することから、いわ
ゆる低温プロセスによって結晶化される。そして、結晶
性シリコン層を選択的に加熱して、結晶性シリコン層と
不純物を含まない第２非晶質シリコン層との界面から第
２非晶質シリコン層に結晶を成長させて結晶化すること
から、第２非晶質シリコン層で成長する結晶は大きな結
晶粒になる。この加熱をレーザ光照射によって行うこと
により、いわゆる低温プロセスになる。
【００１０】上記ボトムゲート型ＴＦＴの製造方法で
は、ゲート電極をマスクにして透明基体側からレーザ光
を照射して、第１非晶質シリコン層とその上層の第２非
晶質シリコン層とを選択的に結晶化してソース・ドレイ
ン領域を形成することから、低温プロセスで結晶化が行
え、かつソース・ドレイン領域を形成するための不純物
拡散を行える。そして透明基体側からレーザ光を照射し
てソース・ドレイン領域を加熱し、ソース・ドレイン領
域と第２非晶質シリコン層との界面から第２非晶質シリ
コン層内に向けて結晶を成長させて結晶化することか
ら、第２非晶質シリコン層で成長する結晶は大きな結晶
粒になる。
は、ゲート電極をマスクにして透明基体側からレーザ光
を照射して、第１非晶質シリコン層とその上層の第２非
晶質シリコン層とを選択的に結晶化してソース・ドレイ
ン領域を形成することから、低温プロセスで結晶化が行
え、かつソース・ドレイン領域を形成するための不純物
拡散を行える。そして透明基体側からレーザ光を照射し
てソース・ドレイン領域を加熱し、ソース・ドレイン領
域と第２非晶質シリコン層との界面から第２非晶質シリ
コン層内に向けて結晶を成長させて結晶化することか
ら、第２非晶質シリコン層で成長する結晶は大きな結晶
粒になる。
【００１１】上記トップゲート型ＴＦＴの製造方法で
は、ゲート電極をマスクにしてレーザ光を照射すること
によって、不純物を導入した非晶質シリコン層を結晶化
するとともにソース・ドレイン領域を形成することか
ら、低温プロセスで結晶化される。そしてゲート電極を
マスクにしてレーザ光を照射し、ソース・ドレイン領域
を加熱して、ソース・ドレイン領域と非晶質シリコン層
との界面から非晶質シリコン層内に向けて結晶成長させ
て結晶化することから、非晶質シリコン層で成長する結
晶は大きな結晶粒になる。
は、ゲート電極をマスクにしてレーザ光を照射すること
によって、不純物を導入した非晶質シリコン層を結晶化
するとともにソース・ドレイン領域を形成することか
ら、低温プロセスで結晶化される。そしてゲート電極を
マスクにしてレーザ光を照射し、ソース・ドレイン領域
を加熱して、ソース・ドレイン領域と非晶質シリコン層
との界面から非晶質シリコン層内に向けて結晶成長させ
て結晶化することから、非晶質シリコン層で成長する結
晶は大きな結晶粒になる。
【００１２】
【実施例】本発明の非晶質シリコンの結晶化方法に関す
る実施例を、図１の結晶化工程図によって説明する。
る実施例を、図１の結晶化工程図によって説明する。
【００１３】図１の（１）に示すように、第１工程で
は、基体１１上に不純物を含む第１非晶質シリコン層１
２とこの第１非晶質シリコン層１２に接合するもので不
純物を含まない第２非晶質シリコン層１３とを形成す
る。上記第１，第２非晶質シリコン層１２，１３は、例
えば以下のように形成する。
は、基体１１上に不純物を含む第１非晶質シリコン層１
２とこの第１非晶質シリコン層１２に接合するもので不
純物を含まない第２非晶質シリコン層１３とを形成す
る。上記第１，第２非晶質シリコン層１２，１３は、例
えば以下のように形成する。
【００１４】例えばスパッタリング，プラズマＣＶＤ法
等の低温プロセスによる成膜技術によって、基体１１上
に、不純物を含む第１非晶質シリコン層１２を成膜す
る。上記基体１１は、透明基板２１上に遮光パターン２
２が形成され、さらに遮光パターン２２を覆う状態に誘
電体層２３を形成したものである。したがって、上記第
１非晶質シリコン層１２は、誘電体層２３上に形成され
ている。続いて、例えばリソグラフィーとエッチングと
によって、上記遮光パターン２２上の第１非晶質シリコ
ン層１２を除去する。その後、例えばスパッタリング，
プラズマＣＶＤ法等の低温プロセスによる成膜技術によ
って、上記第１非晶質シリコン層１２を覆う状態で上記
基体１１上に、不純物を含まない第２非晶質シリコン層
１３を成膜する。
等の低温プロセスによる成膜技術によって、基体１１上
に、不純物を含む第１非晶質シリコン層１２を成膜す
る。上記基体１１は、透明基板２１上に遮光パターン２
２が形成され、さらに遮光パターン２２を覆う状態に誘
電体層２３を形成したものである。したがって、上記第
１非晶質シリコン層１２は、誘電体層２３上に形成され
ている。続いて、例えばリソグラフィーとエッチングと
によって、上記遮光パターン２２上の第１非晶質シリコ
ン層１２を除去する。その後、例えばスパッタリング，
プラズマＣＶＤ法等の低温プロセスによる成膜技術によ
って、上記第１非晶質シリコン層１２を覆う状態で上記
基体１１上に、不純物を含まない第２非晶質シリコン層
１３を成膜する。
【００１５】そして図１の（２）に示すように、上記第
１非晶質シリコン層（１２）に対してレーザ光Ｌ１を選
択的に照射する。このとき、レーザ光Ｌ１は基体１１側
から照射するので、遮光パターン２２によって、一部分
が遮られる。このため、第１非晶質シリコン層（１２）
とその上層の第２非晶質シリコン層（１３）とに照射さ
れ、その照射領域の第１，第２非晶質シリコン層（１
２，１３）が溶融−再成長反応を起こして、結晶性シリ
コン層１４に改質される。このとき、第１非晶質シリコ
ン層（１２）に含まれている不純物の一部分は、その上
層の第２非晶質シリコン層（１３）に拡散される。な
お、第１非晶質シリコン層（１２）に含まれている不純
物は、第１，第２非晶質シリコン層１２，１３の膜厚が
薄いため、横方向の第２非晶質シリコン層１３にはほと
んど拡散しない。このようにして、不純物を含まない第
２非晶質シリコン層１３とそれに接合する不純物を含む
結晶性シリコン層１４とを形成する。
１非晶質シリコン層（１２）に対してレーザ光Ｌ１を選
択的に照射する。このとき、レーザ光Ｌ１は基体１１側
から照射するので、遮光パターン２２によって、一部分
が遮られる。このため、第１非晶質シリコン層（１２）
とその上層の第２非晶質シリコン層（１３）とに照射さ
れ、その照射領域の第１，第２非晶質シリコン層（１
２，１３）が溶融−再成長反応を起こして、結晶性シリ
コン層１４に改質される。このとき、第１非晶質シリコ
ン層（１２）に含まれている不純物の一部分は、その上
層の第２非晶質シリコン層（１３）に拡散される。な
お、第１非晶質シリコン層（１２）に含まれている不純
物は、第１，第２非晶質シリコン層１２，１３の膜厚が
薄いため、横方向の第２非晶質シリコン層１３にはほと
んど拡散しない。このようにして、不純物を含まない第
２非晶質シリコン層１３とそれに接合する不純物を含む
結晶性シリコン層１４とを形成する。
【００１６】次いで図１の（３）に示す第２工程を行
う。この工程では、上記結晶性シリコン層１４を選択的
に加熱する。その方法としては、例えばレーザ光Ｌ２を
基体１１側から照射する。なお、このレーザ光Ｌ２は結
晶性シリコン層１４を溶融しないエネルギー密度とし
た。そのため、レーザ光Ｌ２は遮光パターン２２に遮ら
れて、結晶性シリコン層１４に照射されて、結晶性シリ
コン層１４が直接加熱される。そして、結晶性シリコン
層１４と第２非晶質シリコン層（１３）との界面からこ
の第２非晶質シリコン層（１３）に向けて結晶が成長す
る（矢印ア方向）。このように、レーザ誘起固相結晶化
（固相成長）によって、上記界面の小さな結晶粒から大
きな結晶粒が成長していく。その結果、第２非晶質シリ
コン層（１３）は結晶化して大きな結晶粒の多結晶シリ
コン層１５に改質される。
う。この工程では、上記結晶性シリコン層１４を選択的
に加熱する。その方法としては、例えばレーザ光Ｌ２を
基体１１側から照射する。なお、このレーザ光Ｌ２は結
晶性シリコン層１４を溶融しないエネルギー密度とし
た。そのため、レーザ光Ｌ２は遮光パターン２２に遮ら
れて、結晶性シリコン層１４に照射されて、結晶性シリ
コン層１４が直接加熱される。そして、結晶性シリコン
層１４と第２非晶質シリコン層（１３）との界面からこ
の第２非晶質シリコン層（１３）に向けて結晶が成長す
る（矢印ア方向）。このように、レーザ誘起固相結晶化
（固相成長）によって、上記界面の小さな結晶粒から大
きな結晶粒が成長していく。その結果、第２非晶質シリ
コン層（１３）は結晶化して大きな結晶粒の多結晶シリ
コン層１５に改質される。
【００１７】次に、レーザ光Ｌ２を照射中の第２非晶質
シリコン層１３と結晶性シリコン層１４とにおける温度
分布（１）とそのときの結晶化状態（２）とを図２によ
って説明する。図では、前記図１で説明したのと同様の
構成部品には同一符号を付す。ここでは誘電体層２３は
非晶質であり、第２非晶質シリコン層１３にほぼ同等な
熱伝導率を有する。
シリコン層１３と結晶性シリコン層１４とにおける温度
分布（１）とそのときの結晶化状態（２）とを図２によ
って説明する。図では、前記図１で説明したのと同様の
構成部品には同一符号を付す。ここでは誘電体層２３は
非晶質であり、第２非晶質シリコン層１３にほぼ同等な
熱伝導率を有する。
【００１８】図２に示すように、レーザ光Ｌ２の照射に
よって多結晶シリコン層１４が加熱されると、垂直方向
の熱流は透明基板１１の表面側に形成されている誘電体
層２３によって規制される。すなわち、熱は誘電体層２
３によって蓄積され、面方向に流れようとする傾向が大
きくなる。したがって、熱は多結晶シリコン層１４と第
２非晶質シリコン層１３との界面を容易に流れることが
できるようになる。また第２非晶質シリコン層１３が低
い熱伝導率を有するために、上記界面を横切る温度勾配
は大きくなる。
よって多結晶シリコン層１４が加熱されると、垂直方向
の熱流は透明基板１１の表面側に形成されている誘電体
層２３によって規制される。すなわち、熱は誘電体層２
３によって蓄積され、面方向に流れようとする傾向が大
きくなる。したがって、熱は多結晶シリコン層１４と第
２非晶質シリコン層１３との界面を容易に流れることが
できるようになる。また第２非晶質シリコン層１３が低
い熱伝導率を有するために、上記界面を横切る温度勾配
は大きくなる。
【００１９】上記界面での温度は第２非晶質シリコン層
１３の内部に向かって結晶化が進行する速度を決定す
る。多結晶シリコン層１４よりも第２非晶質シリコン層
１３のほうが熱伝導率は低いので、第２非晶質シリコン
層１３のほうが温度上昇は遅くなる。そのため、温度依
存性が強い結晶の核形成は抑制される。上記第２非晶質
シリコン層１３の結晶化の場合には、例えば５ｅＶ程度
の活性化エネルギーによって大きな結晶粒が成長して結
晶性シリコン層１５を形成する。また、多結晶シリコン
（熱拡散長：４００ｎｍ）に対する非晶質シリコンの熱
拡散長の大きさは重要であり、その値は結晶化される第
２非晶質シリコン層１３の長さの上限を決定する。例え
ば、両側の結晶性シリコン層１４から熱拡散が起こると
仮定するなら、その上限値はおよそ１μｍになる。それ
よりも長いと、第２非晶質シリコン層１３の中央部が十
分に結晶化されなくなる可能性がある。
１３の内部に向かって結晶化が進行する速度を決定す
る。多結晶シリコン層１４よりも第２非晶質シリコン層
１３のほうが熱伝導率は低いので、第２非晶質シリコン
層１３のほうが温度上昇は遅くなる。そのため、温度依
存性が強い結晶の核形成は抑制される。上記第２非晶質
シリコン層１３の結晶化の場合には、例えば５ｅＶ程度
の活性化エネルギーによって大きな結晶粒が成長して結
晶性シリコン層１５を形成する。また、多結晶シリコン
（熱拡散長：４００ｎｍ）に対する非晶質シリコンの熱
拡散長の大きさは重要であり、その値は結晶化される第
２非晶質シリコン層１３の長さの上限を決定する。例え
ば、両側の結晶性シリコン層１４から熱拡散が起こると
仮定するなら、その上限値はおよそ１μｍになる。それ
よりも長いと、第２非晶質シリコン層１３の中央部が十
分に結晶化されなくなる可能性がある。
【００２０】次に薄膜トランジスタ（以下ＴＦＴと記
す）の場合、前記図１で説明した遮光パターン２２はゲ
ート電極として形成される。このため、ゲート電極はモ
リブデンのような金属で形成されるため、このゲート電
極からの熱流を考慮しなければならない。特にモリブデ
ンのような金属製のゲート電極は、広い波長範囲にわた
って大きな吸収係数を有する。そのため、ゲート電極が
吸収し、それから放出される熱流は、誘電体層２３を介
しての第２非晶質シリコン層１３の結晶化を促進する。
また、ゲート電極から放出された熱が誘電体層２３を通
るには時間がかかる。そのため、この熱の大部分はレー
ザ光Ｌ２の１パルスの照射が終了した後、第２非晶質シ
リコン層１３に到達するので、高温領域が広がる。その
結果、第２非晶質シリコン層１３の結晶化がさらに促進
されることになる。
す）の場合、前記図１で説明した遮光パターン２２はゲ
ート電極として形成される。このため、ゲート電極はモ
リブデンのような金属で形成されるため、このゲート電
極からの熱流を考慮しなければならない。特にモリブデ
ンのような金属製のゲート電極は、広い波長範囲にわた
って大きな吸収係数を有する。そのため、ゲート電極が
吸収し、それから放出される熱流は、誘電体層２３を介
しての第２非晶質シリコン層１３の結晶化を促進する。
また、ゲート電極から放出された熱が誘電体層２３を通
るには時間がかかる。そのため、この熱の大部分はレー
ザ光Ｌ２の１パルスの照射が終了した後、第２非晶質シ
リコン層１３に到達するので、高温領域が広がる。その
結果、第２非晶質シリコン層１３の結晶化がさらに促進
されることになる。
【００２１】次に、前記図１で説明した非晶質シリコン
の結晶化方法を適用したボトムゲート型ＴＦＴの製造方
法を、図３の製造工程図によって説明する。
の結晶化方法を適用したボトムゲート型ＴＦＴの製造方
法を、図３の製造工程図によって説明する。
【００２２】図３の（１）に示すように、第１工程で
は、通常のプロセスによって、透明基体３１の表面にゲ
ート電極３２とこのゲート電極３２を覆うゲート誘電体
層３３とを形成する。この透明基体３１は、ガラス基板
上に透光性の緩衝層（図示省略）を形成したものであ
る。したがって、透明基体３１は、後述するレーザ光を
透過する。さらに例えばスパッタリング，プラズマＣＶ
Ｄ法等の低温成膜技術（例えば成膜温度が５００℃以
下）によって、上記ゲート誘電体層３３上に不純物を含
む第１非晶質シリコン層３４を形成する。その後、リソ
グラフィーとエッチングとによって、上記ゲート電極３
２上の第１非晶質シリコン層３４（２点鎖線で示す部
分）を除去する。
は、通常のプロセスによって、透明基体３１の表面にゲ
ート電極３２とこのゲート電極３２を覆うゲート誘電体
層３３とを形成する。この透明基体３１は、ガラス基板
上に透光性の緩衝層（図示省略）を形成したものであ
る。したがって、透明基体３１は、後述するレーザ光を
透過する。さらに例えばスパッタリング，プラズマＣＶ
Ｄ法等の低温成膜技術（例えば成膜温度が５００℃以
下）によって、上記ゲート誘電体層３３上に不純物を含
む第１非晶質シリコン層３４を形成する。その後、リソ
グラフィーとエッチングとによって、上記ゲート電極３
２上の第１非晶質シリコン層３４（２点鎖線で示す部
分）を除去する。
【００２３】次いで図３の（２）に示す第２工程を行
う。この工程では、例えばスパッタリング，プラズマＣ
ＶＤ法等の低温成膜技術（例えば成膜温度が５００℃以
下）によって、上記ゲート誘電体層３３上に第１非晶質
シリコン層３４を覆うもので不純物を含まない第２非晶
質シリコン層３５を成膜する。
う。この工程では、例えばスパッタリング，プラズマＣ
ＶＤ法等の低温成膜技術（例えば成膜温度が５００℃以
下）によって、上記ゲート誘電体層３３上に第１非晶質
シリコン層３４を覆うもので不純物を含まない第２非晶
質シリコン層３５を成膜する。
【００２４】続いて図３の（３）に示す第３工程を行
う。この工程では、ゲート電極３２をマスクにして上記
透明基体３１側からレーザ光Ｌ３を照射する。上記レー
ザ光Ｌ３としては、例えばエネルギー密度が２００ｍＪ
／cm2 〜１Ｊ／cm2 ，パルス幅が１０ｎｓ〜５００μｓ
のパルスエキシマレーザ光を用いる。このとき、上記ゲ
ート電極３２がマスクになるので、レーザ光Ｌ３は上記
第１非晶質シリコン層（３４）とその上層の第２非晶質
シリコン層（３５）とに照射され、ゲート電極３２によ
って遮られている第２非晶質シリコン層３５の部分はレ
ーザ光Ｌ３は照射されない。
う。この工程では、ゲート電極３２をマスクにして上記
透明基体３１側からレーザ光Ｌ３を照射する。上記レー
ザ光Ｌ３としては、例えばエネルギー密度が２００ｍＪ
／cm2 〜１Ｊ／cm2 ，パルス幅が１０ｎｓ〜５００μｓ
のパルスエキシマレーザ光を用いる。このとき、上記ゲ
ート電極３２がマスクになるので、レーザ光Ｌ３は上記
第１非晶質シリコン層（３４）とその上層の第２非晶質
シリコン層（３５）とに照射され、ゲート電極３２によ
って遮られている第２非晶質シリコン層３５の部分はレ
ーザ光Ｌ３は照射されない。
【００２５】その結果、レーザ光Ｌ３が照射された第１
非晶質シリコン層（３４）とその上層の第２非晶質シリ
コン層（３５）の部分が選択的に溶融して、結晶を再成
長させ、結晶化される。それとともに第１非晶質シリコ
ン層（３４）内の不純物（図示省略）をその上層の第２
非晶質シリコン層（３５）内に拡散してソース・ドレイ
ン領域３６，３７を形成する。一方、レーザ光Ｌ３が照
射されない第２非晶質シリコン層３５は結晶化されな
い。
非晶質シリコン層（３４）とその上層の第２非晶質シリ
コン層（３５）の部分が選択的に溶融して、結晶を再成
長させ、結晶化される。それとともに第１非晶質シリコ
ン層（３４）内の不純物（図示省略）をその上層の第２
非晶質シリコン層（３５）内に拡散してソース・ドレイ
ン領域３６，３７を形成する。一方、レーザ光Ｌ３が照
射されない第２非晶質シリコン層３５は結晶化されな
い。
【００２６】その後図３の（４）に示す第４工程を行
う。この工程では、透明基体３１側からレーザ光Ｌ４を
照射して上記ソース・ドレイン領域３６，３７を加熱す
る。その結果、上記ソース・ドレイン領域３６，３７と
上記第２非晶質シリコン層（３５）との界面の結晶核か
ら固相結晶化（固相成長）が始まる。そして第２非晶質
シリコン層（３５）内方向に結晶が成長して、第２非晶
質シリコン層（３５）が多結晶シリコン層になる。この
多結晶シリコン層がチャネル領域３８になる。また、上
記レーザ光Ｌ４の照射によって、ソース・ドレイン領域
３６，３７は活性化される。上記の如くに、ボトムゲー
ト型ＴＦＴ３０が製造される。
う。この工程では、透明基体３１側からレーザ光Ｌ４を
照射して上記ソース・ドレイン領域３６，３７を加熱す
る。その結果、上記ソース・ドレイン領域３６，３７と
上記第２非晶質シリコン層（３５）との界面の結晶核か
ら固相結晶化（固相成長）が始まる。そして第２非晶質
シリコン層（３５）内方向に結晶が成長して、第２非晶
質シリコン層（３５）が多結晶シリコン層になる。この
多結晶シリコン層がチャネル領域３８になる。また、上
記レーザ光Ｌ４の照射によって、ソース・ドレイン領域
３６，３７は活性化される。上記の如くに、ボトムゲー
ト型ＴＦＴ３０が製造される。
【００２７】上記レーザ光Ｌ４のエネルギー密度は多結
晶シリコンの溶融しきい値エネルギー（結晶性シリコン
の融点１４１０℃）以下に選択される。例えばレーザ光
Ｌ４には、パルス幅として３０ｎｓ、ｄｕｔｙ係数が１
０-6のエキシマレーザ光を用いる。そして透明基体３１
がガラス基体とその表面に形成した十分な厚さの透明な
緩衝層とから形成されているならば、ガラス基体の温度
がその軟化点を超えないように、瞬間的な加熱が必要に
なる。これは、レーザ光Ｌ３を用いた溶融−再成長プロ
セスにおいても同様である。
晶シリコンの溶融しきい値エネルギー（結晶性シリコン
の融点１４１０℃）以下に選択される。例えばレーザ光
Ｌ４には、パルス幅として３０ｎｓ、ｄｕｔｙ係数が１
０-6のエキシマレーザ光を用いる。そして透明基体３１
がガラス基体とその表面に形成した十分な厚さの透明な
緩衝層とから形成されているならば、ガラス基体の温度
がその軟化点を超えないように、瞬間的な加熱が必要に
なる。これは、レーザ光Ｌ３を用いた溶融−再成長プロ
セスにおいても同様である。
【００２８】レーザ光にｄｕｔｙファクターが小さくパ
ルス幅が短いものを用いた場合には、各パルスの立ち上
がり時には、照射部分は熱的平衡状態にある。しかし、
第２非晶質シリコン層３５とソース・ドレイン領域３
６，３７との界面が高温になるまでには時間がかかるた
め、結晶化の処理は極めて遅くなる。そのため、パルス
レーザ光を照射することによるアニーリングの場合、エ
キシマレーザ光のｄｕｔｙ時間と瞬間的な成長速度は、
ともに実際の成長速度を考慮して決定する必要がある。
ルス幅が短いものを用いた場合には、各パルスの立ち上
がり時には、照射部分は熱的平衡状態にある。しかし、
第２非晶質シリコン層３５とソース・ドレイン領域３
６，３７との界面が高温になるまでには時間がかかるた
め、結晶化の処理は極めて遅くなる。そのため、パルス
レーザ光を照射することによるアニーリングの場合、エ
キシマレーザ光のｄｕｔｙ時間と瞬間的な成長速度は、
ともに実際の成長速度を考慮して決定する必要がある。
【００２９】上記ボトムゲート型ＴＦＴ３０の製造方法
では、ゲート電極３２をマスクにして透明基体３１側か
らレーザ光Ｌ３を照射して、第１非晶質シリコン層３４
とその上層の第２非晶質シリコン層３５とを選択的に結
晶化してソース・ドレイン領域３６，３７を形成するこ
とから、低温プロセスで結晶化が行え、かつソース・ド
レイン領域３６，３７を形成するための不純物拡散を行
える。そして透明基体３１側からレーザ光Ｌ４を照射し
てソース・ドレイン領域３６，３７を加熱し、ソース・
ドレイン領域３６，３７と第２非晶質シリコン層３５と
の界面から第２非晶質シリコン層３５内に向けて結晶を
固相成長させて結晶化することから、第２非晶質シリコ
ン層３５で成長する結晶は大きな結晶粒になる。
では、ゲート電極３２をマスクにして透明基体３１側か
らレーザ光Ｌ３を照射して、第１非晶質シリコン層３４
とその上層の第２非晶質シリコン層３５とを選択的に結
晶化してソース・ドレイン領域３６，３７を形成するこ
とから、低温プロセスで結晶化が行え、かつソース・ド
レイン領域３６，３７を形成するための不純物拡散を行
える。そして透明基体３１側からレーザ光Ｌ４を照射し
てソース・ドレイン領域３６，３７を加熱し、ソース・
ドレイン領域３６，３７と第２非晶質シリコン層３５と
の界面から第２非晶質シリコン層３５内に向けて結晶を
固相成長させて結晶化することから、第２非晶質シリコ
ン層３５で成長する結晶は大きな結晶粒になる。
【００３０】なお、上記ＴＦＴ３０の製造方法では、前
記図２によって説明したと同様に、固相成長による第２
非晶質シリコン層３５の結晶化は、結晶化される第２非
晶質シリコン層３５の長さがおよそ１μｍ以下の場合に
適している。
記図２によって説明したと同様に、固相成長による第２
非晶質シリコン層３５の結晶化は、結晶化される第２非
晶質シリコン層３５の長さがおよそ１μｍ以下の場合に
適している。
【００３１】次に、前記図１で説明した非晶質シリコン
の結晶化方法を適用したトップゲート型ＴＦＴの製造方
法を、図４の製造工程図によって説明する。
の結晶化方法を適用したトップゲート型ＴＦＴの製造方
法を、図４の製造工程図によって説明する。
【００３２】図４の（１）に示すように、第１工程で
は、例えばスパッタリング，プラズマＣＶＤ法等の低温
成膜技術（例えば成膜温度が５００℃以下）によって、
基体５１上に不純物を含まない非晶質シリコン層５２を
形成する。上記基体５１は、例えばガラス基板５３とそ
の上面に形成された例えば窒化シリコンからなる緩衝層
５４とからなる。その後、例えばスパッタリング，プラ
ズマＣＶＤ法等の低温成膜技術（例えば成膜温度が５０
０℃以下）によって、上記非晶質シリコン層５２上にゲ
ート誘電体層５５を形成する。
は、例えばスパッタリング，プラズマＣＶＤ法等の低温
成膜技術（例えば成膜温度が５００℃以下）によって、
基体５１上に不純物を含まない非晶質シリコン層５２を
形成する。上記基体５１は、例えばガラス基板５３とそ
の上面に形成された例えば窒化シリコンからなる緩衝層
５４とからなる。その後、例えばスパッタリング，プラ
ズマＣＶＤ法等の低温成膜技術（例えば成膜温度が５０
０℃以下）によって、上記非晶質シリコン層５２上にゲ
ート誘電体層５５を形成する。
【００３３】次いで図４の（２）に示す第２工程を行
う。この工程では、通常のプロセス（成膜−リソグラフ
ィー−エッチング）によって、上記ゲート誘電体層５５
上の一部分にゲート電極５６を形成する。その後、イオ
ン注入法，プラズマドーピング法等の不純物導入技術に
よって、上記ゲート電極５６をマスクにして非晶質シリ
コン層５２内に不純物５７を導入する。
う。この工程では、通常のプロセス（成膜−リソグラフ
ィー−エッチング）によって、上記ゲート誘電体層５５
上の一部分にゲート電極５６を形成する。その後、イオ
ン注入法，プラズマドーピング法等の不純物導入技術に
よって、上記ゲート電極５６をマスクにして非晶質シリ
コン層５２内に不純物５７を導入する。
【００３４】続いて図４の（３）に示す第３工程を行
う。この工程では、ゲート電極５６をマスクにしてレー
ザ光Ｌ５を照射する。その結果、上記非晶質シリコン層
（５２）は溶融−再成長して結晶化され、多結晶シリコ
ンからなるソース・ドレイン領域５８，５９になる。ま
た上記レーザ光Ｌ５の照射によって、このソース・ドレ
イン領域５８，５９中に導入されている不純物は活性化
される。このとき、レーザ光Ｌ５はゲート電極５６によ
って遮られるため、ゲート電極５６の下方の非晶質シリ
コン層５２は結晶化されない。
う。この工程では、ゲート電極５６をマスクにしてレー
ザ光Ｌ５を照射する。その結果、上記非晶質シリコン層
（５２）は溶融−再成長して結晶化され、多結晶シリコ
ンからなるソース・ドレイン領域５８，５９になる。ま
た上記レーザ光Ｌ５の照射によって、このソース・ドレ
イン領域５８，５９中に導入されている不純物は活性化
される。このとき、レーザ光Ｌ５はゲート電極５６によ
って遮られるため、ゲート電極５６の下方の非晶質シリ
コン層５２は結晶化されない。
【００３５】その後図４の（４）に示す第４工程を行
う。この工程では、ゲート電極５６をマスクにしてレー
ザ光Ｌ６を照射する。そしてソース・ドレイン領域５
８，５９を選択的に加熱することで、このソース・ドレ
イン領域５８，５９と上記非晶質シリコン層（５２）と
の界面の小さな結晶粒から、この非晶質シリコン層（５
２）内にを結晶を固相成長させる（レーザ誘起固相結晶
化）。そして非晶質シリコン層（５２）を結晶化して大
きな結晶粒からなる多結晶シリコンのチャネル領域６０
を形成する。上記のごとくに、トップゲート型ＴＦＴ５
０が形成される。
う。この工程では、ゲート電極５６をマスクにしてレー
ザ光Ｌ６を照射する。そしてソース・ドレイン領域５
８，５９を選択的に加熱することで、このソース・ドレ
イン領域５８，５９と上記非晶質シリコン層（５２）と
の界面の小さな結晶粒から、この非晶質シリコン層（５
２）内にを結晶を固相成長させる（レーザ誘起固相結晶
化）。そして非晶質シリコン層（５２）を結晶化して大
きな結晶粒からなる多結晶シリコンのチャネル領域６０
を形成する。上記のごとくに、トップゲート型ＴＦＴ５
０が形成される。
【００３６】上記トップゲート型ＴＦＴ５０の製造方法
では、ゲート電極５６をマスクにしてレーザ光Ｌ５を照
射することから、不純物を導入した非晶質シリコン層５
２の結晶化とともにソース・ドレイン領域５８，５９の
形成を低温プロセスで行える。そしてゲート電極５６を
マスクにしてレーザ光Ｌ６を照射してソース・ドレイン
領域５８，５９を加熱することから、ソース・ドレイン
領域５８，５９と非晶質シリコン層５２との界面から非
晶質シリコン層５２内に向けて結晶が固相成長する。そ
の結果、非晶質シリコン層５２は結晶化されて、その結
晶は大きな結晶粒になる。
では、ゲート電極５６をマスクにしてレーザ光Ｌ５を照
射することから、不純物を導入した非晶質シリコン層５
２の結晶化とともにソース・ドレイン領域５８，５９の
形成を低温プロセスで行える。そしてゲート電極５６を
マスクにしてレーザ光Ｌ６を照射してソース・ドレイン
領域５８，５９を加熱することから、ソース・ドレイン
領域５８，５９と非晶質シリコン層５２との界面から非
晶質シリコン層５２内に向けて結晶が固相成長する。そ
の結果、非晶質シリコン層５２は結晶化されて、その結
晶は大きな結晶粒になる。
【００３７】なお、上記ＴＦＴ５０の製造方法では、前
記図２によって説明したと同様に、固相成長による非晶
質シリコン層５２の結晶化は、結晶化される非晶質シリ
コン層５２の長さがおよそ１μｍ以下の場合に適してい
る。
記図２によって説明したと同様に、固相成長による非晶
質シリコン層５２の結晶化は、結晶化される非晶質シリ
コン層５２の長さがおよそ１μｍ以下の場合に適してい
る。
【００３８】
【発明の効果】以上、説明したように請求項１および請
求項２の発明によれば、不純物を含む第１非晶質シリコ
ン層に対してレーザ光を選択的に照射して結晶性シリコ
ン層に改質することから、低温プロセスによって結晶化
できる。そして、結晶性シリコン層を選択的に加熱し
て、結晶性シリコン層と第２非晶質シリコン層との界面
から第２非晶質シリコン層に結晶を成長させて結晶化す
るので、低温プロセスで大粒径の結晶粒を有する多結晶
シリコンを形成することができる。
求項２の発明によれば、不純物を含む第１非晶質シリコ
ン層に対してレーザ光を選択的に照射して結晶性シリコ
ン層に改質することから、低温プロセスによって結晶化
できる。そして、結晶性シリコン層を選択的に加熱し
て、結晶性シリコン層と第２非晶質シリコン層との界面
から第２非晶質シリコン層に結晶を成長させて結晶化す
るので、低温プロセスで大粒径の結晶粒を有する多結晶
シリコンを形成することができる。
【００３９】請求項３のＴＦＴの製造方法に関する発明
によれば、レーザ結晶化によって形成したソース・ドレ
イン領域を透明基体側からレーザ光を選択的に照射して
加熱し、ソース・ドレイン領域と第２非晶質シリコン層
との界面から第２非晶質シリコン層内に向けて結晶を成
長させて結晶化するので、第２非晶質シリコン層を大粒
径の結晶粒で形成することができる。そのため、この結
晶化で形成された多結晶シリコン層は、キャリアの移動
度が大きいチャネル領域になるので、高性能なＴＦＴの
製造が可能になる。また、低温プロセスによって製造で
きるので、安価なガラス基板を用いることが可能にな
る。そのため、製造コストの低減が図れる。
によれば、レーザ結晶化によって形成したソース・ドレ
イン領域を透明基体側からレーザ光を選択的に照射して
加熱し、ソース・ドレイン領域と第２非晶質シリコン層
との界面から第２非晶質シリコン層内に向けて結晶を成
長させて結晶化するので、第２非晶質シリコン層を大粒
径の結晶粒で形成することができる。そのため、この結
晶化で形成された多結晶シリコン層は、キャリアの移動
度が大きいチャネル領域になるので、高性能なＴＦＴの
製造が可能になる。また、低温プロセスによって製造で
きるので、安価なガラス基板を用いることが可能にな
る。そのため、製造コストの低減が図れる。
【００４０】請求項４のＴＦＴの製造方法に関する発明
によれば、上記同様に、レーザ光を選択的に照射してソ
ース・ドレイン領域を加熱して、ソース・ドレイン領域
の界面から非晶質シリコン層に向けて結晶を成長させる
ので、大きな結晶粒を有する多結晶シリコン層に改質で
きる。そのため、この非晶質シリコン層は、キャリアの
移動度が大きいチャネル領域になるので、高性能なＴＦ
Ｔの製造が可能になる。また、低温プロセスによって製
造できるので、安価なガラス基板を用いることが可能に
なる。そのため、製造コストの低減が図れる。。
によれば、上記同様に、レーザ光を選択的に照射してソ
ース・ドレイン領域を加熱して、ソース・ドレイン領域
の界面から非晶質シリコン層に向けて結晶を成長させる
ので、大きな結晶粒を有する多結晶シリコン層に改質で
きる。そのため、この非晶質シリコン層は、キャリアの
移動度が大きいチャネル領域になるので、高性能なＴＦ
Ｔの製造が可能になる。また、低温プロセスによって製
造できるので、安価なガラス基板を用いることが可能に
なる。そのため、製造コストの低減が図れる。。
【図１】本発明に関する実施例の結晶化工程図である。
【図２】界面の温度分布図とその結晶化状態を示す図で
ある。
ある。
【図３】ボトムゲート型ＴＦＴの製造工程図である。
【図４】トップゲート型ＴＦＴの製造工程図である。
１１ 基体 １２ 第１非晶質
シリコン層 １３ 第２非晶質シリコン層 １４ 結晶性シリ
コン層 １５ 多結晶シリコン層 ３０ ＴＦＴ ３１ 透明基体 ３２ ゲート電極 ３３ ゲート誘電体層 ３４ 第１非晶質
シリコン層 ３５ 第２非晶質シリコン層 ３６ ソース・ド
レイン領域 ３７ ソース・ドレイン領域 ３８ チャネル領
域 ５０ ＴＦＴ ５１ 基体 ５２ 非晶質シリコン層 ５５ ゲート誘電
体層 ５６ ゲート電極 ５８ ソース・ド
レイン領域 ５９ ソース・ドレイン領域 ６０ チャネル領
域 Ｌ１ レーザ光 Ｌ２ レーザ光 Ｌ３ レーザ光 Ｌ４ レーザ光 Ｌ５ レーザ光 Ｌ６ レーザ光
シリコン層 １３ 第２非晶質シリコン層 １４ 結晶性シリ
コン層 １５ 多結晶シリコン層 ３０ ＴＦＴ ３１ 透明基体 ３２ ゲート電極 ３３ ゲート誘電体層 ３４ 第１非晶質
シリコン層 ３５ 第２非晶質シリコン層 ３６ ソース・ド
レイン領域 ３７ ソース・ドレイン領域 ３８ チャネル領
域 ５０ ＴＦＴ ５１ 基体 ５２ 非晶質シリコン層 ５５ ゲート誘電
体層 ５６ ゲート電極 ５８ ソース・ド
レイン領域 ５９ ソース・ドレイン領域 ６０ チャネル領
域 Ｌ１ レーザ光 Ｌ２ レーザ光 Ｌ３ レーザ光 Ｌ４ レーザ光 Ｌ５ レーザ光 Ｌ６ レーザ光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 21/336
Claims (4)
- 【請求項１】 基体上に、不純物を含む第１非晶質シリ
コン層と、該第１非晶質シリコン層に接合するもので不
純物を含まない第２非晶質シリコン層とを形成した後、
前記第１非晶質シリコン層に対してレーザ光を選択的に
照射して該第１非晶質シリコン層を結晶性シリコン層に
改質する第１工程と、 前記結晶性シリコン層を選択的に加熱することで、該結
晶性シリコン層と前記第２非晶質シリコン層との界面か
ら該第２非晶質シリコン層に向けて結晶を成長させて結
晶化する第２工程とからなることを特徴とする非晶質シ
リコンの結晶化方法。 - 【請求項２】 請求項１記載の非晶質シリコンの結晶化
方法において、 前記第２工程における選択的な加熱は、レーザ光照射に
よって行うことを特徴とする非晶質シリコンの結晶化方
法。 - 【請求項３】 請求項１または請求項２記載の非晶質シ
リコンの結晶化方法を適用した薄膜トランジスタの製造
方法であって、 少なくとも表面が絶縁性の透明基体上にゲート電極およ
び該ゲート電極を覆うゲート誘電体層とを形成し、さら
に該ゲート誘電体層上に不純物を含む第１非晶質シリコ
ン層を形成した後、該ゲート電極上の該第１非晶質シリ
コン層を除去する第１工程と、 前記第１非晶質シリコン層を覆う状態に前記ゲート誘電
体層上に不純物を含まない第２非晶質シリコン層を形成
する第２工程と、 前記ゲート電極をマスクにして前記透明基体側からレー
ザ光を照射することによって、前記第１非晶質シリコン
層とその上層の第２非晶質シリコン層とを選択的に結晶
化するとともに該第１非晶質シリコン層内の不純物を該
第２非晶質シリコン層内に拡散してソース・ドレイン領
域を形成する第３工程と、 前記透明基体側からレーザ光を照射して前記ソース・ド
レイン領域を加熱することで、該ソース・ドレイン領域
と前記第２非晶質シリコン層との界面から該第２非晶質
シリコン層内に結晶成長させ、該第２非晶質シリコン層
を結晶化してチャネル領域を形成する第４工程とからな
ることを特徴とする薄膜トランジスタの製造方法。 - 【請求項４】 請求項１または請求項２記載の非晶質シ
リコンの結晶化方法を適用した薄膜トランジスタの製造
方法であって、 少なくとも表面が絶縁性の基体上に不純物を含まない非
晶質シリコン層を形成した後、該非晶質シリコン層上に
ゲート誘電体層を形成する第１工程と、 前記ゲート誘電体層上の一部分にゲート電極を形成した
後、該ゲート電極をマスクにして前記非晶質シリコン層
内に不純物を導入する第２工程と、 前記ゲート電極をマスクにしてレーザ光を照射すること
によって、前記非晶質シリコン層を結晶化して多結晶シ
リコンからなるソース・ドレイン領域を形成する第３工
程と、 前記ゲート電極をマスクにしてレーザ光を照射して前記
ソース・ドレイン領域を選択的に加熱することで、該ソ
ース・ドレイン領域と前記非晶質シリコン層との界面か
ら該非晶質シリコン層内に結晶成長させ、該非晶質シリ
コン層を結晶化してチャネル領域を形成する第４工程と
からなることを特徴とする薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24223494A JP3221251B2 (ja) | 1994-09-09 | 1994-09-09 | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24223494A JP3221251B2 (ja) | 1994-09-09 | 1994-09-09 | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0883766A true JPH0883766A (ja) | 1996-03-26 |
| JP3221251B2 JP3221251B2 (ja) | 2001-10-22 |
Family
ID=17086235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24223494A Expired - Fee Related JP3221251B2 (ja) | 1994-09-09 | 1994-09-09 | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221251B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| JP2004335839A (ja) * | 2003-05-09 | 2004-11-25 | Nec Corp | 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置 |
| KR100901343B1 (ko) * | 2007-07-23 | 2009-06-05 | (주)실리콘화일 | 결정질 반도체 박막 제조 방법 |
| JP2010206154A (ja) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | 表示装置 |
| JP2011054716A (ja) * | 2009-09-01 | 2011-03-17 | Ricoh Co Ltd | 電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置 |
| WO2012098575A1 (ja) * | 2011-01-18 | 2012-07-26 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置 |
| WO2012114379A1 (ja) * | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置 |
| WO2012153365A1 (ja) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置 |
-
1994
- 1994-09-09 JP JP24223494A patent/JP3221251B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512247B1 (en) | 1999-01-11 | 2003-01-28 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US6965122B2 (en) | 1999-01-11 | 2005-11-15 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US7297982B2 (en) | 1999-01-11 | 2007-11-20 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US8377805B2 (en) | 2003-05-09 | 2013-02-19 | Getner Foundation Llc | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film |
| JP2004335839A (ja) * | 2003-05-09 | 2004-11-25 | Nec Corp | 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置 |
| US7635894B2 (en) | 2003-05-09 | 2009-12-22 | Nec Corporation | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film |
| US8118937B2 (en) | 2003-05-09 | 2012-02-21 | Getner Foundation Llc | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film |
| US8710507B2 (en) | 2003-05-09 | 2014-04-29 | Getner Foundation Llc | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film |
| KR100901343B1 (ko) * | 2007-07-23 | 2009-06-05 | (주)실리콘화일 | 결정질 반도체 박막 제조 방법 |
| JP2010206154A (ja) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | 表示装置 |
| JP2011054716A (ja) * | 2009-09-01 | 2011-03-17 | Ricoh Co Ltd | 電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置 |
| WO2012098575A1 (ja) * | 2011-01-18 | 2012-07-26 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置 |
| US8778746B2 (en) | 2011-01-18 | 2014-07-15 | Panasonic Corporation | Thin-film transistor device manufacturing method, thin-film transistor, and display device |
| WO2012114379A1 (ja) * | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置 |
| US8518763B2 (en) | 2011-02-23 | 2013-08-27 | Panasonic Corporation | Thin-film transistor device manufacturing method, thin-film transistor device, and display device |
| WO2012153365A1 (ja) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置 |
| US8884296B2 (en) | 2011-05-10 | 2014-11-11 | Panasonic Corporation | Thin-film transistor device manufacturing method, thin-film transistor device, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3221251B2 (ja) | 2001-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4164360B2 (ja) | 半導体装置の製造方法 | |
| JP3204986B2 (ja) | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス | |
| EP0886319B1 (en) | Method for making a thin film transistor | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| US5683935A (en) | Method of growing semiconductor crystal | |
| JP2000068520A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| WO1999031719A1 (en) | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS59195871A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH1050607A (ja) | 半導体装置の製造方法 | |
| JP2002261015A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| KR100915073B1 (ko) | 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막 | |
| JP3359670B2 (ja) | 半導体装置の作製方法 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JP2817613B2 (ja) | 結晶シリコン膜の形成方法 | |
| JPH08293464A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JPH073824B2 (ja) | 半導体装置の製造方法 | |
| JPH0864526A (ja) | 光照射による材料の改質方法および半導体装置の製造方法 | |
| JPH09293872A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10163112A (ja) | 半導体装置の製造方法 | |
| JPH11102863A (ja) | 多結晶半導体膜の製造方法 | |
| JP2003197523A (ja) | 結晶性半導体膜の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |