JPH0582567A - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JPH0582567A JPH0582567A JP24389791A JP24389791A JPH0582567A JP H0582567 A JPH0582567 A JP H0582567A JP 24389791 A JP24389791 A JP 24389791A JP 24389791 A JP24389791 A JP 24389791A JP H0582567 A JPH0582567 A JP H0582567A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- tab
- substrate
- sealing resin
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims abstract description 30
- 229920005989 resin Polymers 0.000 claims abstract description 30
- 238000007789 sealing Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000919 ceramic Substances 0.000 claims abstract description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000001723 curing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 101100080050 Oryza sativa subsp. japonica NIP2-2 gene Proteins 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＴＡＢ−ＬＳＩの接続用リード端子の変形を
防止すると共に、放熱を十分なものとし、かつＴＡＢ−
ＬＳＩの動作不良を防止する。 【構成】 中央部文に穴２を設けたセラミックス等から
なる基板１と、この基板１に接続されるＴＡＢ−ＬＳＩ
６をダイ・ボンディングして封止したキャップ８と、前
記基板１とＴＡＢ−ＬＳＩ６との間に基板１の穴２を密
閉するように充填された封止樹脂１１とを備えることに
よって、ＴＡＢ−ＬＳＩのダイ・ボンディング時に封止
樹脂を注入してＴＡＢ−ＬＳＩに圧力を加えることによ
り、ＴＡＢ−ＬＳＩのダイ・ボンディングが完全に行わ
れ、かつＴＡＢ−ＬＳＩの回路面全体が封止樹脂によっ
てカバーされる。
防止すると共に、放熱を十分なものとし、かつＴＡＢ−
ＬＳＩの動作不良を防止する。 【構成】 中央部文に穴２を設けたセラミックス等から
なる基板１と、この基板１に接続されるＴＡＢ−ＬＳＩ
６をダイ・ボンディングして封止したキャップ８と、前
記基板１とＴＡＢ−ＬＳＩ６との間に基板１の穴２を密
閉するように充填された封止樹脂１１とを備えることに
よって、ＴＡＢ−ＬＳＩのダイ・ボンディング時に封止
樹脂を注入してＴＡＢ−ＬＳＩに圧力を加えることによ
り、ＴＡＢ−ＬＳＩのダイ・ボンディングが完全に行わ
れ、かつＴＡＢ−ＬＳＩの回路面全体が封止樹脂によっ
てカバーされる。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品の実装構造に
係り、特にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）方式で組み立てられたＬＳＩの実装構造
に関する。
係り、特にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）方式で組み立てられたＬＳＩの実装構造
に関する。
【０００２】
【従来の技術】従来、この種の電子部品の実装構造は、
図２に示すようにセラミックス又はＰＷＤ（Ｐｒｉｎｔ
ｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄｓ）等の基板２１と、
この基板２１の接続用パッド２２に接続用リード端子２
３を介して接続されるＴＡＢ−ＬＳＩ２４をその放熱と
絶縁を目的として、良熱伝導性接着剤２でダイ・ボンデ
ィングして気密に封止した絶縁性の高いキャップ２６と
を備えている。
図２に示すようにセラミックス又はＰＷＤ（Ｐｒｉｎｔ
ｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄｓ）等の基板２１と、
この基板２１の接続用パッド２２に接続用リード端子２
３を介して接続されるＴＡＢ−ＬＳＩ２４をその放熱と
絶縁を目的として、良熱伝導性接着剤２でダイ・ボンデ
ィングして気密に封止した絶縁性の高いキャップ２６と
を備えている。
【０００３】図２において２７は基板２１上面に設けら
れた接続用リングで、キャップ２６が接合されるもので
ある。又、２８は基板２１の内部配線で、基板２１上面
の接続用パッド２２と裏面の接続用バンプ２９とを電気
的に導通している。
れた接続用リングで、キャップ２６が接合されるもので
ある。又、２８は基板２１の内部配線で、基板２１上面
の接続用パッド２２と裏面の接続用バンプ２９とを電気
的に導通している。
【０００４】上記ＴＡＢ−ＬＳＩの実装構造において、
ＴＡＢ−ＬＳＩ２４から発生する熱は、キャップ２６を
通して放熱されるものである。
ＴＡＢ−ＬＳＩ２４から発生する熱は、キャップ２６を
通して放熱されるものである。
【０００５】
【発明が解決しようとする課題】この従来の電子部品の
実装構造では、封止用のキャップを封着する際に、ＴＡ
Ｂ−ＬＳＩを上方より押しながらダイ・ボンディングす
るため、ＴＡＢ−ＬＳＩの接続用リード端子が、図３に
示すように変形してしまう問題があった。
実装構造では、封止用のキャップを封着する際に、ＴＡ
Ｂ−ＬＳＩを上方より押しながらダイ・ボンディングす
るため、ＴＡＢ−ＬＳＩの接続用リード端子が、図３に
示すように変形してしまう問題があった。
【０００６】又、上方より押す力によって、ＴＡＢ−Ｌ
ＳＩが下方に下がってしまい、ＴＡＢ−ＬＳＩとキャッ
プの密着が十分に行われず、十分な放熱が行われないこ
とがある問題があった。
ＳＩが下方に下がってしまい、ＴＡＢ−ＬＳＩとキャッ
プの密着が十分に行われず、十分な放熱が行われないこ
とがある問題があった。
【０００７】更に基材にセラミックス等の材料を使用す
る際は、その材料から発生されるα線等により、ＴＡＢ
−ＬＳＩが動作不良を起こす問題があった。
る際は、その材料から発生されるα線等により、ＴＡＢ
−ＬＳＩが動作不良を起こす問題があった。
【０００８】そこで、本発明は、ＴＡＢ−ＬＳＩの接続
用リード端子が変形することがないと共に、放熱が十分
に行われ、かつＴＡＢ−ＬＳＩが動作不良を起こすこと
のない電子部品の実装構造の提供を目的とする。
用リード端子が変形することがないと共に、放熱が十分
に行われ、かつＴＡＢ−ＬＳＩが動作不良を起こすこと
のない電子部品の実装構造の提供を目的とする。
【０００９】
【課題を解決するための手段】本発明の電子部品の実装
構造は、中央部分に穴を設けたセラミックス等からなる
基板と、この基板に接続されるＴＡＢ−ＬＳＩをダイ・
ボンディングして封止したキャップと、前記基板とＴＡ
Ｂ−ＬＳＩとの間に基板の穴を密閉するように充填され
た封止樹脂とを備えている。
構造は、中央部分に穴を設けたセラミックス等からなる
基板と、この基板に接続されるＴＡＢ−ＬＳＩをダイ・
ボンディングして封止したキャップと、前記基板とＴＡ
Ｂ−ＬＳＩとの間に基板の穴を密閉するように充填され
た封止樹脂とを備えている。
【００１０】封止樹脂は、硬化前において所要の粘性を
有していることが好ましい。
有していることが好ましい。
【００１１】又、封止樹脂は、透明であることが好まし
い。
い。
【００１２】
【作用】上記手段においては、ＴＡＢ−ＬＳＩのダイ・
ボンディング時に封止樹脂を注入して、ＴＡＢ−ＬＳＩ
に圧力を加えることにより、ＴＡＢ−ＬＳＩのダイ・ボ
ンディングが完全に行われ、かつＴＡＢ−ＬＳＩの回路
面全体が封止樹脂によってカバーされる。
ボンディング時に封止樹脂を注入して、ＴＡＢ−ＬＳＩ
に圧力を加えることにより、ＴＡＢ−ＬＳＩのダイ・ボ
ンディングが完全に行われ、かつＴＡＢ−ＬＳＩの回路
面全体が封止樹脂によってカバーされる。
【００１３】封止樹脂が硬化前において所要の粘性を有
していることにより、ＴＡＢ−ＬＳＩに加える圧力がコ
ントロールされる。
していることにより、ＴＡＢ−ＬＳＩに加える圧力がコ
ントロールされる。
【００１４】又、封止樹脂が透明であることにより、Ｔ
ＡＢ−ＬＳＩの回路面の観察が外部より行うことが可能
となる。
ＡＢ−ＬＳＩの回路面の観察が外部より行うことが可能
となる。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明の一実施例の電子部品の実装
構造の縦断面図である。
構造の縦断面図である。
【００１７】セラミックス又はＰＷＢ等からなる基板１
は、中央部分に穴２を設けてあると共に上面の接続用パ
ッド３と裏面の接続用バンプ４とを内部配線５により接
続している。基板１上面には、回路面を下向きのフェー
スダウンとしたＴＡＢ−ＬＳＩ６が、接続用リード端子
７を接続用パッド３にはんだ付け、あるいは熱圧着、又
は超音波ボンディング等の方法により接続してマウント
されている。ＴＡＢ−ＬＳＩ６の接続用リード端子７
は、上記接続方法とするため、はんだメッキリード、錫
メッキリード、又は金メッキリード等のメッキが施され
ている。
は、中央部分に穴２を設けてあると共に上面の接続用パ
ッド３と裏面の接続用バンプ４とを内部配線５により接
続している。基板１上面には、回路面を下向きのフェー
スダウンとしたＴＡＢ−ＬＳＩ６が、接続用リード端子
７を接続用パッド３にはんだ付け、あるいは熱圧着、又
は超音波ボンディング等の方法により接続してマウント
されている。ＴＡＢ−ＬＳＩ６の接続用リード端子７
は、上記接続方法とするため、はんだメッキリード、錫
メッキリード、又は金メッキリード等のメッキが施され
ている。
【００１８】ＴＡＢ−ＬＳＩ６は、その上面と絶縁性の
高いキャップ８の内面との間に介在した良熱伝導性の接
着剤９によりキャップ８にダイ・ボンディングされてお
り、キャップ８はその周縁を基板１上面に設けた接続用
リング５とはんだ付け、溶接又はロー付け等の方法によ
り接合し、基板１に封着されている。そして、基板１と
ＴＡＢ−ＬＳＩ６との間には、硬化前において所要の粘
性を有する透明な封止樹脂１１が基板１の穴２を密閉す
るように充填されている。
高いキャップ８の内面との間に介在した良熱伝導性の接
着剤９によりキャップ８にダイ・ボンディングされてお
り、キャップ８はその周縁を基板１上面に設けた接続用
リング５とはんだ付け、溶接又はロー付け等の方法によ
り接合し、基板１に封着されている。そして、基板１と
ＴＡＢ−ＬＳＩ６との間には、硬化前において所要の粘
性を有する透明な封止樹脂１１が基板１の穴２を密閉す
るように充填されている。
【００１９】上記ＴＡＢ−ＬＳＩ６のダイ・ボンディン
グに際しては、適量の接着剤９をＴＡＢ−ＬＳＩ６又は
キャップ８の内面に均一に塗布し、キャップ８をＴＡＢ
−ＬＳＩ６に被せてこれに上方から圧力を加え、ＴＡＢ
−ＬＳＩ６とキャップ８の間の接着剤９をなじませるよ
うにして接着すると同時に、基板１の穴２から封止樹脂
１１を注入し、ＴＡＢ−ＬＳＩ６に下方から圧力を加
え、さらに強くＴＡＢ−ＬＳＩ６とキャップ８とが圧着
されて接着剤９が十分に広がるようにする。この封止樹
脂１１の粘性は、ＴＡＢ−ＬＳＩ６の接続用リード端子
７が変形しないように、ＴＡＢ−ＬＳＩ６に下方から加
える圧力をコントロールできる程度のものである。又、
封止樹脂１１の注入量は、図１に示すようにＴＡＢ−Ｌ
ＳＩ６の接続用リード端子７によって包絡される領域内
までとするか、キャップ８内全領域までとするかは、Ｔ
ＡＢ−ＬＳＩ６に対する封止樹脂１１の影響、又はこの
後のキャップ８の封差工程への影響により、適量が選択
される。
グに際しては、適量の接着剤９をＴＡＢ−ＬＳＩ６又は
キャップ８の内面に均一に塗布し、キャップ８をＴＡＢ
−ＬＳＩ６に被せてこれに上方から圧力を加え、ＴＡＢ
−ＬＳＩ６とキャップ８の間の接着剤９をなじませるよ
うにして接着すると同時に、基板１の穴２から封止樹脂
１１を注入し、ＴＡＢ−ＬＳＩ６に下方から圧力を加
え、さらに強くＴＡＢ−ＬＳＩ６とキャップ８とが圧着
されて接着剤９が十分に広がるようにする。この封止樹
脂１１の粘性は、ＴＡＢ−ＬＳＩ６の接続用リード端子
７が変形しないように、ＴＡＢ−ＬＳＩ６に下方から加
える圧力をコントロールできる程度のものである。又、
封止樹脂１１の注入量は、図１に示すようにＴＡＢ−Ｌ
ＳＩ６の接続用リード端子７によって包絡される領域内
までとするか、キャップ８内全領域までとするかは、Ｔ
ＡＢ−ＬＳＩ６に対する封止樹脂１１の影響、又はこの
後のキャップ８の封差工程への影響により、適量が選択
される。
【００２０】又、キャップ８の封着に際しては、キャッ
プ８に上方から圧力を加え、内部に封入された封止樹脂
１１の必要な量を押し出しながら行う。そして、キャッ
プ８の封着後、基板１の穴２からはみ出た封止樹脂１１
の余分な部分を取り除き、封止樹脂１１を硬化処理す
る。封止樹脂１１の硬化処理は、封止樹脂１１の種類に
より、熱硬化、自然硬化又は紫外線硬化処理等が施さ
れ、封止樹脂１１の硬化によって、電子部品が完成す
る。
プ８に上方から圧力を加え、内部に封入された封止樹脂
１１の必要な量を押し出しながら行う。そして、キャッ
プ８の封着後、基板１の穴２からはみ出た封止樹脂１１
の余分な部分を取り除き、封止樹脂１１を硬化処理す
る。封止樹脂１１の硬化処理は、封止樹脂１１の種類に
より、熱硬化、自然硬化又は紫外線硬化処理等が施さ
れ、封止樹脂１１の硬化によって、電子部品が完成す
る。
【００２１】
【発明の効果】以上説明したように本発明によれば、Ｔ
ＡＢ−ＬＳＩのダイ・ボンディング時に封止樹脂を注入
してＴＡＢ−ＬＳＩに圧力を加えることにより、ＴＡＢ
−ＬＳＩのダイ・ボンディングが完全に行われるので、
ＴＡＢ−ＬＳＩの接続用リード端子が変形することがな
いと共に、ＴＡＢ−ＬＳＩの放熱をキャップを介して、
効率よく行うことができる。
ＡＢ−ＬＳＩのダイ・ボンディング時に封止樹脂を注入
してＴＡＢ−ＬＳＩに圧力を加えることにより、ＴＡＢ
−ＬＳＩのダイ・ボンディングが完全に行われるので、
ＴＡＢ−ＬＳＩの接続用リード端子が変形することがな
いと共に、ＴＡＢ−ＬＳＩの放熱をキャップを介して、
効率よく行うことができる。
【００２２】又、ＴＡＢ−ＬＳＩの回路面全体が封止樹
脂によってカバーされるので、基板材料等から発生され
るα線等を吸収することができ、ＴＡＢ−ＬＳＩの動作
不良の発生を防止できると共に、ＴＡＢ−ＬＳＩの放熱
を封止樹脂を介して効率良く行うことができ、上記キャ
ップを介した放熱と相俟ってＴＡＢ−ＬＳＩの放熱を十
分に行うことができる。
脂によってカバーされるので、基板材料等から発生され
るα線等を吸収することができ、ＴＡＢ−ＬＳＩの動作
不良の発生を防止できると共に、ＴＡＢ−ＬＳＩの放熱
を封止樹脂を介して効率良く行うことができ、上記キャ
ップを介した放熱と相俟ってＴＡＢ−ＬＳＩの放熱を十
分に行うことができる。
【００２３】一方、封止樹脂が硬化前において所要の粘
性を有していることにより、ＴＡＢ−ＬＳＩに加える圧
力をコントロールできる。
性を有していることにより、ＴＡＢ−ＬＳＩに加える圧
力をコントロールできる。
【００２４】又、封止樹脂が透明であることにより、Ｔ
ＡＢ−ＬＳＩの回路面の観察が外部より行うことが可能
となり、解析等を行いやすいという効果を有する。
ＡＢ−ＬＳＩの回路面の観察が外部より行うことが可能
となり、解析等を行いやすいという効果を有する。
【図１】本発明の一実施例の電子部品の実装構造の縦断
面図である。
面図である。
【図２】従来の電子部品の実装構造の縦断面図である。
【図３】図２の部分拡大図である。
１ 基板 ２ 穴 ６ ＴＡＢ−ＬＳＩ ８ キャップ １１ 封止樹脂
Claims (3)
- 【請求項１】中央部分に穴を設けたセラミックス等から
なる基板と、この基板に接続されるＴＡＢ−ＬＳＩをダ
イ・ボンディングして封止したキャップと、前記基板と
ＴＡＢ−ＬＳＩとの間に基板の穴を密閉するように充填
された封止樹脂とを備えることを特徴とする電子部品の
実装構造。 - 【請求項２】請求項１記載の電子部品の実装構造におい
て、前記封止樹脂が硬化前において所要の粘性を有して
いることを特徴とする電子部品の実装構造。 - 【請求項３】請求項１又は２記載の電子部品の実装構造
において、前記封止樹脂が透明であることを特徴とする
電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24389791A JPH0582567A (ja) | 1991-09-25 | 1991-09-25 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24389791A JPH0582567A (ja) | 1991-09-25 | 1991-09-25 | 電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582567A true JPH0582567A (ja) | 1993-04-02 |
Family
ID=17110629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24389791A Pending JPH0582567A (ja) | 1991-09-25 | 1991-09-25 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582567A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404049B1 (en) | 1995-11-28 | 2002-06-11 | Hitachi, Ltd. | Semiconductor device, manufacturing method thereof and mounting board |
| US7193306B2 (en) | 1998-08-28 | 2007-03-20 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
-
1991
- 1991-09-25 JP JP24389791A patent/JPH0582567A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404049B1 (en) | 1995-11-28 | 2002-06-11 | Hitachi, Ltd. | Semiconductor device, manufacturing method thereof and mounting board |
| US6563212B2 (en) | 1995-11-28 | 2003-05-13 | Hitachi, Ltd. | Semiconductor device |
| US6621160B2 (en) | 1995-11-28 | 2003-09-16 | Hitachi, Ltd. | Semiconductor device and mounting board |
| US7193306B2 (en) | 1998-08-28 | 2007-03-20 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0421005B1 (en) | Process of assembling an electronic package | |
| US6498055B2 (en) | Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system | |
| US6602740B1 (en) | Encapsulation of microelectronic assemblies | |
| JPH10242208A (ja) | 半導体装置の製造方法 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JPH0831988A (ja) | テープキャリアパッケージの封止構造 | |
| JP3353501B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005123559A (ja) | 強化散熱型パッケージ構造及びその形成方法 | |
| JPH0582567A (ja) | 電子部品の実装構造 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH10135249A (ja) | 樹脂封止型半導体装置 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JPH0451582A (ja) | 混成集積回路装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| JPS6129162A (ja) | 半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP3300525B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2000124401A (ja) | 半導体装置 | |
| JP2975782B2 (ja) | 混成集積回路装置およびこれに用いるケース材 | |
| JP3409673B2 (ja) | 電子回路装置の組立方法 | |
| JPH11330315A (ja) | 半導体装置及びその製造方法 | |
| JPH11121640A (ja) | 素子パッケージ及びそのパッケージの実装構造 | |
| JP3711669B2 (ja) | 電子部品搭載用基板 |