JPH0582653A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0582653A JPH0582653A JP3240695A JP24069591A JPH0582653A JP H0582653 A JPH0582653 A JP H0582653A JP 3240695 A JP3240695 A JP 3240695A JP 24069591 A JP24069591 A JP 24069591A JP H0582653 A JPH0582653 A JP H0582653A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- interlayer insulating
- insulating film
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置の多層配線形成において、配線間の
接続不良の低減と導通の確保を行うことで、配線の信頼
性を向上させることを目的とする。 【構成】層間絶縁膜１２上に導電性のある材料１３を形
成することによって、層間配線接続孔形成後のスパッタ
エッチ（下層配線表面清浄化処理）時に層間絶縁膜に起
因する酸化膜系の堆積物の生成を防ぐことを特徴とす
る。 【効果】多層配線の形成において、層間絶縁膜上に導電
性材料を形成することによって、上層配線形成前処理で
あるＡｒスパッタエッチによる下層配線表面への酸化膜
系堆積物の付着防止と下層配線表面への導電性材料の堆
積を行うため、接続不良が低減し、また配線間の導通が
確保されるので、配線の信頼性を向上させる効果を有す
る。
接続不良の低減と導通の確保を行うことで、配線の信頼
性を向上させることを目的とする。 【構成】層間絶縁膜１２上に導電性のある材料１３を形
成することによって、層間配線接続孔形成後のスパッタ
エッチ（下層配線表面清浄化処理）時に層間絶縁膜に起
因する酸化膜系の堆積物の生成を防ぐことを特徴とす
る。 【効果】多層配線の形成において、層間絶縁膜上に導電
性材料を形成することによって、上層配線形成前処理で
あるＡｒスパッタエッチによる下層配線表面への酸化膜
系堆積物の付着防止と下層配線表面への導電性材料の堆
積を行うため、接続不良が低減し、また配線間の導通が
確保されるので、配線の信頼性を向上させる効果を有す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線の形成方法に関する。
関し、特に多層配線の形成方法に関する。
【０００２】
【従来の技術】従来、半導体装置における多層配線の形
成は、例えば図２に示したような主要工程を経て行なわ
れていた。
成は、例えば図２に示したような主要工程を経て行なわ
れていた。
【０００３】まず、図２（ａ）に示すように半導体基板
１０上に形成されたアルミニウム合金からなる下層配線
１１上に層間絶縁膜１２を形成する。
１０上に形成されたアルミニウム合金からなる下層配線
１１上に層間絶縁膜１２を形成する。
【０００４】続いて、図２（ｂ）に示すように、層間絶
縁膜１２上にフォトレジスト１４を塗布し、配線層間接
続孔（以下スルーホールという）のパターンを形成す
る。
縁膜１２上にフォトレジスト１４を塗布し、配線層間接
続孔（以下スルーホールという）のパターンを形成す
る。
【０００５】次に、図２（ｃ）に示すように、層間絶縁
膜１２にフォトレジスト１４をマスクとしてエッチング
を行ない、スルーホールを開孔する。このとき、下層配
線表面には、前述の層間膜形成時に生成するアルミニウ
ムの酸化物やフッ素系ガスを用いたスルーホールエッチ
ング時に生成するアルミニウムのフッ化物および堆積物
などからなる変質層が形成される。このような変質層の
存在は上層配線との電気的導通を妨げる恐れがある。
膜１２にフォトレジスト１４をマスクとしてエッチング
を行ない、スルーホールを開孔する。このとき、下層配
線表面には、前述の層間膜形成時に生成するアルミニウ
ムの酸化物やフッ素系ガスを用いたスルーホールエッチ
ング時に生成するアルミニウムのフッ化物および堆積物
などからなる変質層が形成される。このような変質層の
存在は上層配線との電気的導通を妨げる恐れがある。
【０００６】そこで次に、図２（ｄ）に示すように、フ
ォトレジストを除去後、Ａｒスパッタエッチを行ない、
下層配線１１の表面の変質層を除去し、清浄化する。
ォトレジストを除去後、Ａｒスパッタエッチを行ない、
下層配線１１の表面の変質層を除去し、清浄化する。
【０００７】次に、図２（ｅ）に示すように、上層配線
となるアルミニウム合金膜１５をスパッタにより成膜す
る。
となるアルミニウム合金膜１５をスパッタにより成膜す
る。
【０００８】次に、図２（ｆ）に示すように、アルミニ
ウム合金膜１５上にフォトレジストにより配線パターン
を形成し、前記フォトレジストをマスクとしたエッチン
グを行なった後、フォトレジストを除去する。
ウム合金膜１５上にフォトレジストにより配線パターン
を形成し、前記フォトレジストをマスクとしたエッチン
グを行なった後、フォトレジストを除去する。
【０００９】以上の工程により、上層配線１５ａと下層
配線１１とが層間絶縁膜１２ａに形成されたスルーホー
ルを通じて電気的に接続されている層間配線構造が完成
される。
配線１１とが層間絶縁膜１２ａに形成されたスルーホー
ルを通じて電気的に接続されている層間配線構造が完成
される。
【００１０】
【発明が解決しようとする課題】上述した従来の多層配
線の形成方法においては、層間絶縁膜形成時に生成する
アルミニウムの酸化物やフッ素系ガスを用いたスルーホ
ールエッチング時に生成するアルミニウムのフッ化物お
よび堆積物などからなる変質層が下層配線表面に形成さ
れる。このような変質層の存在は上層配線との電気的導
通を妨げる恐れがあるため、上層配線形成前にＡｒスパ
ッタエッチにより下層配線表面の変質層を除去し、清浄
化を行なっている。しかし、このとき同時に、層間絶縁
膜がスパッタされることにより、酸化膜系の堆積物が下
層配線表面に再付着してしまい、結局上層配線との導通
を妨げてしまうという問題があった。
線の形成方法においては、層間絶縁膜形成時に生成する
アルミニウムの酸化物やフッ素系ガスを用いたスルーホ
ールエッチング時に生成するアルミニウムのフッ化物お
よび堆積物などからなる変質層が下層配線表面に形成さ
れる。このような変質層の存在は上層配線との電気的導
通を妨げる恐れがあるため、上層配線形成前にＡｒスパ
ッタエッチにより下層配線表面の変質層を除去し、清浄
化を行なっている。しかし、このとき同時に、層間絶縁
膜がスパッタされることにより、酸化膜系の堆積物が下
層配線表面に再付着してしまい、結局上層配線との導通
を妨げてしまうという問題があった。
【００１１】本発明の目的は上層配線前処理Ａｒスパッ
タエッチによる下層配線表面への酸化膜系堆積物の付着
防止と下層配線表面への接続不良を低減し、配線間の導
通が確保でき、配線の信頼性を向上できる半導体装置の
製造方法を提供することにある。
タエッチによる下層配線表面への酸化膜系堆積物の付着
防止と下層配線表面への接続不良を低減し、配線間の導
通が確保でき、配線の信頼性を向上できる半導体装置の
製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の多層配線の形成
方法は、半導体基板上の下層配線上に層間絶縁膜を形成
する工程と、前記層間絶縁膜上に導電性のある材料を形
成する工程と、前記導電性材料および層間絶縁膜を通し
て前記下層配線上に層間配線接続孔を形成する工程と、
スパッタエッチにより下層配線表面に存在する変質層を
除去する工程と、全面に上層配線材料を堆積する工程と
を含んで構成される。
方法は、半導体基板上の下層配線上に層間絶縁膜を形成
する工程と、前記層間絶縁膜上に導電性のある材料を形
成する工程と、前記導電性材料および層間絶縁膜を通し
て前記下層配線上に層間配線接続孔を形成する工程と、
スパッタエッチにより下層配線表面に存在する変質層を
除去する工程と、全面に上層配線材料を堆積する工程と
を含んで構成される。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の工程順断面図である。
る。図１は本発明の一実施例の工程順断面図である。
【００１４】まず、図１（ａ）に示すように、半導体基
板１０上に形成されたアルミニウム配線１１上に層間絶
縁膜であるＢＰＳＧ膜１２を形成し、さらにその上に導
電性材料としてチタン膜１３を形成する。
板１０上に形成されたアルミニウム配線１１上に層間絶
縁膜であるＢＰＳＧ膜１２を形成し、さらにその上に導
電性材料としてチタン膜１３を形成する。
【００１５】次に、図１（ｂ）に示すように、スルーホ
ールを形成する部分をフォトレジスト１４でマスクす
る。
ールを形成する部分をフォトレジスト１４でマスクす
る。
【００１６】続いて、図１（ｃ）に示すように、塩素系
のガスを用いたドライエッチングによりＢＰＳＧ膜１２
上のチタン膜１３を除去し、次いで、フッ素系のガスを
用いたドライエッチングによりＢＰＳＧ膜１２を除去し
て、スルーホールを開孔する。
のガスを用いたドライエッチングによりＢＰＳＧ膜１２
上のチタン膜１３を除去し、次いで、フッ素系のガスを
用いたドライエッチングによりＢＰＳＧ膜１２を除去し
て、スルーホールを開孔する。
【００１７】次に、図１（ｄ）に示すように、フォトレ
ジスト１４を除去した後、下層アルミニウム配線１１の
表面に存在する酸化アルミニウム，フッ化アルミニウム
および堆積物などからなる変質層を除去する為に、Ａｒ
スパッタエッチを行なう。この場合、ＢＰＳＧ膜はチタ
ン膜によって覆われているため、ＢＰＳＧ膜に起因する
酸化膜系の堆積物が下層アルミニウム配線表面に再付着
することを防止できる。この場合、チタンはスパッタさ
れにくい材料であるため、堆積物が容易に形成されず、
またスパッタされたとしてもその堆積物１３ｂには導電
性があるとので上層配線との電気的導通に問題はない。
ジスト１４を除去した後、下層アルミニウム配線１１の
表面に存在する酸化アルミニウム，フッ化アルミニウム
および堆積物などからなる変質層を除去する為に、Ａｒ
スパッタエッチを行なう。この場合、ＢＰＳＧ膜はチタ
ン膜によって覆われているため、ＢＰＳＧ膜に起因する
酸化膜系の堆積物が下層アルミニウム配線表面に再付着
することを防止できる。この場合、チタンはスパッタさ
れにくい材料であるため、堆積物が容易に形成されず、
またスパッタされたとしてもその堆積物１３ｂには導電
性があるとので上層配線との電気的導通に問題はない。
【００１８】続けて、図１（ｅ）に示すように、上層配
線となるアルミニウム合金膜１５をスパッタにより全面
に成膜する。
線となるアルミニウム合金膜１５をスパッタにより全面
に成膜する。
【００１９】次に、図１（ｆ）に示すように、アルミニ
ウム合金膜１５上にフォトレジストにより配線パターン
を形成し、前記フォトレジストをマスクとしたエッチン
グを行なった後、フォトレジストを除去する。
ウム合金膜１５上にフォトレジストにより配線パターン
を形成し、前記フォトレジストをマスクとしたエッチン
グを行なった後、フォトレジストを除去する。
【００２０】以上の工程により、層間絶縁ＢＰＳＧ膜１
２ａに形成されたスルーホールにおいて、上層アルミニ
ウム配線１５ａと下層アルミニウム配線１１とが導電性
のあるチタン１３ｂを介して電気的に接続されている層
間配線構造が完成される。
２ａに形成されたスルーホールにおいて、上層アルミニ
ウム配線１５ａと下層アルミニウム配線１１とが導電性
のあるチタン１３ｂを介して電気的に接続されている層
間配線構造が完成される。
【００２１】また、導電性材料としてはチタンの他に多
結晶シリコン，アルミニウム，窒化チタン，タングステ
ン，窒化タングステン等を用いることも可能であり、多
結晶シリコンについてはフッ素系および塩素系のガス，
アルミニウムおよび窒化チタンについては塩素系のガ
ス，タングステンおよび窒化タングステンについてはフ
ッ素系のガスを用いてドライエッチングを行なえばよ
い。
結晶シリコン，アルミニウム，窒化チタン，タングステ
ン，窒化タングステン等を用いることも可能であり、多
結晶シリコンについてはフッ素系および塩素系のガス，
アルミニウムおよび窒化チタンについては塩素系のガ
ス，タングステンおよび窒化タングステンについてはフ
ッ素系のガスを用いてドライエッチングを行なえばよ
い。
【００２２】
【発明の効果】以上説明したように、本発明は、多層配
線の形成において、層間絶縁膜上に導電性材料を形成す
ることによって、上層配線形成前処理であるＡｒスパッ
タエッチによる下層配線表面への酸化膜系堆積物の付着
防止と下層配線表面への導電性材料の堆積を行なうた
め、接続不良が低減し、また配線間の導通が確保される
ので、配線の信頼性を向上させる効果を有する。
線の形成において、層間絶縁膜上に導電性材料を形成す
ることによって、上層配線形成前処理であるＡｒスパッ
タエッチによる下層配線表面への酸化膜系堆積物の付着
防止と下層配線表面への導電性材料の堆積を行なうた
め、接続不良が低減し、また配線間の導通が確保される
ので、配線の信頼性を向上させる効果を有する。
【図１】本発明の一実施例を説明するための半導体装置
の配線層間接続部の工程順断面図である。
の配線層間接続部の工程順断面図である。
【図２】従来の半導体装置の製造方法を説明するための
半導体装置の配線層間接続部の工程順断面図である。
半導体装置の配線層間接続部の工程順断面図である。
１０ 半導体基板 １１ 下層アルミニウム配線 １２，１２ａ ＢＰＳＧ膜 １３，１３ａ，１３ｂ，１３ｃ チタン膜 １４ フォトレジスト １５，１５ａ 上層アルミニウム配線
Claims (1)
- 【請求項１】 半導体基板上の下層配線上に層間絶縁膜
を形成する工程と、前記層間絶縁膜上に導電性のある材
料膜を形成する工程と、前記導電性材料膜および層間絶
縁膜を通して前記下層配線上に層間配線接続孔を形成す
る工程と、スパッタエッチにより下層配線表面に存在す
る変質層を除去する工程と、全面に上層配線材料を堆積
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240695A JPH0582653A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240695A JPH0582653A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582653A true JPH0582653A (ja) | 1993-04-02 |
Family
ID=17063328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3240695A Pending JPH0582653A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582653A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8691402B2 (en) | 2004-01-09 | 2014-04-08 | Fuji Electric Co., Ltd. | Perpendicular magnetic recording medium |
| CN114630501A (zh) * | 2020-12-14 | 2022-06-14 | 意法半导体(图尔)公司 | 电容器制造方法 |
-
1991
- 1991-09-20 JP JP3240695A patent/JPH0582653A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8691402B2 (en) | 2004-01-09 | 2014-04-08 | Fuji Electric Co., Ltd. | Perpendicular magnetic recording medium |
| CN114630501A (zh) * | 2020-12-14 | 2022-06-14 | 意法半导体(图尔)公司 | 电容器制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP2003124312A (ja) | 半導体装置およびその製造方法 | |
| JP2557281B2 (ja) | 半導体装置 | |
| JP3198561B2 (ja) | 多層配線の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPH08181213A (ja) | 半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| KR960014459B1 (ko) | 다층배선 형성방법 | |
| JPH08255831A (ja) | 半導体装置 | |
| JPH1126575A (ja) | 半導体装置およびその製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06104342A (ja) | 半導体素子の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04150034A (ja) | 半導体装置の製造方法 | |
| JPH05102150A (ja) | 半導体装置及びその製造方法 | |
| JPH08107148A (ja) | 配線構造及び配線構造の形成方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001212 |