JPH0582776B2 - - Google Patents
Info
- Publication number
- JPH0582776B2 JPH0582776B2 JP57184524A JP18452482A JPH0582776B2 JP H0582776 B2 JPH0582776 B2 JP H0582776B2 JP 57184524 A JP57184524 A JP 57184524A JP 18452482 A JP18452482 A JP 18452482A JP H0582776 B2 JPH0582776 B2 JP H0582776B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- photocoupler
- capacitor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、スイツチング回路に係り、特に複数
のスイツチング素子が同時に導通することを防止
するに好適なスイツチング回路に関する。
のスイツチング素子が同時に導通することを防止
するに好適なスイツチング回路に関する。
トランジスタ、サイリスタ、トライアツクなど
のスイツチング素子複数個で構成されたスイツチ
ング回路では、複数個のスイツチング素子が同時
に導通した場合、（以後クロスカレントと称す）
短絡状態となり重大な事故に陥るものが多い。プ
ツシユプル回路、３相モータの正転、逆転制御回
路ではこの種の事故が起こる例が多い。従来、こ
のクロスカレントを防止する手段としては、例え
ば第１図に示すように光結合素子を用いてインタ
ーロツクで入力信号が同時に入るのを防止するこ
とが行われていた。これに関連するものとして特
開昭58−188932号公報が挙げられる。しかし、サ
イリスタ、トライアツクなどのように、制御電極
の信号が取り去られても主電極電流が残る性質の
素子の場合、又、入力信号が個有の時定数で減衰
する場合には入力信号号制御による防止は困難で
あつた。
のスイツチング素子複数個で構成されたスイツチ
ング回路では、複数個のスイツチング素子が同時
に導通した場合、（以後クロスカレントと称す）
短絡状態となり重大な事故に陥るものが多い。プ
ツシユプル回路、３相モータの正転、逆転制御回
路ではこの種の事故が起こる例が多い。従来、こ
のクロスカレントを防止する手段としては、例え
ば第１図に示すように光結合素子を用いてインタ
ーロツクで入力信号が同時に入るのを防止するこ
とが行われていた。これに関連するものとして特
開昭58−188932号公報が挙げられる。しかし、サ
イリスタ、トライアツクなどのように、制御電極
の信号が取り去られても主電極電流が残る性質の
素子の場合、又、入力信号が個有の時定数で減衰
する場合には入力信号号制御による防止は困難で
あつた。
本発明は、スイツチング素子の制御信号入力回
路でクロスカレントを防止するとともに、スイツ
チング素子の非導通遅れに対応できるスイツチン
グ回路を提供することにある。
路でクロスカレントを防止するとともに、スイツ
チング素子の非導通遅れに対応できるスイツチン
グ回路を提供することにある。
本発明は、特許請求の範囲に記載の構成によ
り、インターロツク回路の光結合素子の発光部の
回路に供給する電圧とトライアツクのトリガ回路
の光結合素子の発光部に供給する電圧を、平滑コ
ンデンサの電圧が低下しトリガ回路の光結合素子
の発光部の電流がトライアツクの最小トリガ電流
以下になつてもインターロツク回路の光結合素子
の発光部の電流を一定時間流せる値となるよう設
定し、トライアツクが非導通となつてから正転・
逆転の切換を行うことを特徴とするものである。
り、インターロツク回路の光結合素子の発光部の
回路に供給する電圧とトライアツクのトリガ回路
の光結合素子の発光部に供給する電圧を、平滑コ
ンデンサの電圧が低下しトリガ回路の光結合素子
の発光部の電流がトライアツクの最小トリガ電流
以下になつてもインターロツク回路の光結合素子
の発光部の電流を一定時間流せる値となるよう設
定し、トライアツクが非導通となつてから正転・
逆転の切換を行うことを特徴とするものである。
以下、本発明の一実施例を第２図を用いて説明
する。
する。
本実施例は、三相モータの正転・逆転を行なう
ものである。本実施例は第１図に示すように、正
転回路３９と逆転回路４０を備えている。
ものである。本実施例は第１図に示すように、正
転回路３９と逆転回路４０を備えている。
正転回路回路３９は、第１のスイツチとしての
スイツチ２を介して単相交流電源１に接続され、
このスイツチ２に接続された第１の全波整流回路
としてのダイオードスタツク５と、このダイオー
ドスタツク５の出力を平滑する第１のコンデンサ
としてのコンデンサ７を有している。このコンデ
ンサ７には、第１の光結合素子の発光部１５ａと
第１の抵抗器としての抵抗９との直列回路が接続
され、この直列回路と並列に、コンデンサ７の正
極側に一端が接続されてその両端に電位差を発生
させる第２の抵抗器としての抵抗１１と、エミツ
タがコンデンサ７の負極に接続されてそのベー
ス・エミツタ間に第３の抵抗器としての抵抗２１
が接続されるとともにそのコレクタが第４の抵抗
器としての抵抗１３を介して抵抗１１の他端に接
続された第１のトランジスタとしてのトランジス
タ１７およびこのトランジスタ１７のコレクタお
よびベースにそれぞれベースとエミツタが接続さ
れた第２のトランジスタとしてのトランジスタ１
９からなる第１の定電流回路と、このトランジス
タ１７のコレクタ・エミツタ間に並列に接続され
た第２の光結合素子の受光部１６ｂと、上記トラ
ンジスタ１９のコレクタと抵抗１１との間に接続
された第３の光結合素子の発光部２３ａと第４の
光結合素子の発光部２５ａとの直列回路とより成
る回路が接続される。第３の光結合素子の受光部
２３ｂには第１のゼロクロス回路３１が接続さ
れ、この第１のゼロクロス回路３１の出力は第１
のトライアツクとしてのトライアツク３５の制御
電極に接続される。第４の光結合素子の受光部２
５ｂには第２のゼロクロス回路３２が接続され、
この第２のゼロクロス回路３２の出力は第２のト
ライアツクとしてのトライアツク３６の制御電極
が接続される。
スイツチ２を介して単相交流電源１に接続され、
このスイツチ２に接続された第１の全波整流回路
としてのダイオードスタツク５と、このダイオー
ドスタツク５の出力を平滑する第１のコンデンサ
としてのコンデンサ７を有している。このコンデ
ンサ７には、第１の光結合素子の発光部１５ａと
第１の抵抗器としての抵抗９との直列回路が接続
され、この直列回路と並列に、コンデンサ７の正
極側に一端が接続されてその両端に電位差を発生
させる第２の抵抗器としての抵抗１１と、エミツ
タがコンデンサ７の負極に接続されてそのベー
ス・エミツタ間に第３の抵抗器としての抵抗２１
が接続されるとともにそのコレクタが第４の抵抗
器としての抵抗１３を介して抵抗１１の他端に接
続された第１のトランジスタとしてのトランジス
タ１７およびこのトランジスタ１７のコレクタお
よびベースにそれぞれベースとエミツタが接続さ
れた第２のトランジスタとしてのトランジスタ１
９からなる第１の定電流回路と、このトランジス
タ１７のコレクタ・エミツタ間に並列に接続され
た第２の光結合素子の受光部１６ｂと、上記トラ
ンジスタ１９のコレクタと抵抗１１との間に接続
された第３の光結合素子の発光部２３ａと第４の
光結合素子の発光部２５ａとの直列回路とより成
る回路が接続される。第３の光結合素子の受光部
２３ｂには第１のゼロクロス回路３１が接続さ
れ、この第１のゼロクロス回路３１の出力は第１
のトライアツクとしてのトライアツク３５の制御
電極に接続される。第４の光結合素子の受光部２
５ｂには第２のゼロクロス回路３２が接続され、
この第２のゼロクロス回路３２の出力は第２のト
ライアツクとしてのトライアツク３６の制御電極
が接続される。
一方、逆転回路４０は、第２のスイツチとして
のスイツチ３を介して単相交流電源１に接続さ
れ、このスイツチ３に接続された第２の全波整流
回路としてのダイオードスタツク６と、このダイ
オードスタツク６の出力を平滑する第２のコンデ
ンサとしてのコンデンサ８を有している。このコ
ンデンサ８には、第２の光結合素子の発光部１６
ａと第５の抵抗器としての抵抗１０との直列回路
が接続され、この直列回路と並列に、コンデンサ
８の正極側に一端が接続されてその両端に電位差
を発生させる第６の抵抗器としての抵抗１２と、
エミツタがコンデンサ８の負極に接続されたその
ベース・エミツタ間に第７の抵抗器としての抵抗
２２が接続されるとともにそのコレクタが第８の
抵抗器としての抵抗１４を介して抵抗１２の他端
に接続された第３のトランジスタとしてのトラン
ジスタ１８およびこのトランジスタ１８のコレク
タおよびベースにそれぞれベースとエミツタが接
続された第４のトランジスタとしてのトランジス
タ２０からなる第２の定電流回路と、このトラン
ジスタ１８のコレクタ・エミツタ間に並列に接続
された第１の光結合素子の受光部１５ｂと、上記
トランジスタ２０のコレクタと抵抗１２との間に
接続された第５の光結合素子の発光部２４ａと第
４の光結合素子の発光部２６ａとの直列回路とよ
り成る回路が接続される。トライアツク３５，３
６，３７，３８は、一般にその制御回路がゼロ電
圧近傍で導通する所謂ゼロクロス回路となつてお
り、入力回路は交流入力をコンデンサインプツト
により平滑し、トランジスタ１７，１９，１８，
２０により定電流回路としている。
のスイツチ３を介して単相交流電源１に接続さ
れ、このスイツチ３に接続された第２の全波整流
回路としてのダイオードスタツク６と、このダイ
オードスタツク６の出力を平滑する第２のコンデ
ンサとしてのコンデンサ８を有している。このコ
ンデンサ８には、第２の光結合素子の発光部１６
ａと第５の抵抗器としての抵抗１０との直列回路
が接続され、この直列回路と並列に、コンデンサ
８の正極側に一端が接続されてその両端に電位差
を発生させる第６の抵抗器としての抵抗１２と、
エミツタがコンデンサ８の負極に接続されたその
ベース・エミツタ間に第７の抵抗器としての抵抗
２２が接続されるとともにそのコレクタが第８の
抵抗器としての抵抗１４を介して抵抗１２の他端
に接続された第３のトランジスタとしてのトラン
ジスタ１８およびこのトランジスタ１８のコレク
タおよびベースにそれぞれベースとエミツタが接
続された第４のトランジスタとしてのトランジス
タ２０からなる第２の定電流回路と、このトラン
ジスタ１８のコレクタ・エミツタ間に並列に接続
された第１の光結合素子の受光部１５ｂと、上記
トランジスタ２０のコレクタと抵抗１２との間に
接続された第５の光結合素子の発光部２４ａと第
４の光結合素子の発光部２６ａとの直列回路とよ
り成る回路が接続される。トライアツク３５，３
６，３７，３８は、一般にその制御回路がゼロ電
圧近傍で導通する所謂ゼロクロス回路となつてお
り、入力回路は交流入力をコンデンサインプツト
により平滑し、トランジスタ１７，１９，１８，
２０により定電流回路としている。
今、動作原理を正転回路３９により説明する。
スイツチ２がオンすることにより交流信号１はダ
イオードスタツク５により全波整流され、コンデ
ンサ７により平滑される。コンデンサ７の電圧が
抵抗１３，２１、トランジスタ１７，１９で構成
される定電流回路に印加され、光結合素子発光部
２３ａ，２５ａが導通し、同受光部２３ｂ，２５
ｂの最小トリガ電流以上となると、ゼロクロス回
路３１によりゼロ電圧近傍でトライアツク３５，
３６の制御電極に電流を流し、Ｒ相がＵ端子に、
Ｓ相がＶ端子に導通状態となり、正回転となる。
次にスイツチ２をオフし、スイツチ３をオンした
時は、同様の回路動作にてＲ相がＶ端子に、Ｓ相
がＵ端子に導通状態となり、負荷である三相モー
タは逆回転を行なう。
スイツチ２がオンすることにより交流信号１はダ
イオードスタツク５により全波整流され、コンデ
ンサ７により平滑される。コンデンサ７の電圧が
抵抗１３，２１、トランジスタ１７，１９で構成
される定電流回路に印加され、光結合素子発光部
２３ａ，２５ａが導通し、同受光部２３ｂ，２５
ｂの最小トリガ電流以上となると、ゼロクロス回
路３１によりゼロ電圧近傍でトライアツク３５，
３６の制御電極に電流を流し、Ｒ相がＵ端子に、
Ｓ相がＶ端子に導通状態となり、正回転となる。
次にスイツチ２をオフし、スイツチ３をオンした
時は、同様の回路動作にてＲ相がＶ端子に、Ｓ相
がＵ端子に導通状態となり、負荷である三相モー
タは逆回転を行なう。
次にクロスカレント防止回路の動作原理を説明
する。スイツチ２がオンし、このコンデンサ７の
電位が確立すると光結合素子の発光部１５ａが導
通する。次にスイツチ２がオンのまま、スイツチ
３がオンし、コンデンサ８の電位が確立すると、
光結合素子受光部１５ｂは導通状態となるが、こ
の飽和電圧Von１５ｂは、トランジスタ１８，２
０のそれぞれベース−エミツタ間電圧Vbe１８、
Vbe２０の和Vbeよりも小さいため、光結合素子
の発光部２４ａ，２６ａの電流は最小トリガ電流
以下の低い値におさえられてしまい、光結合素子
の受光部２４ｂ，２６ｂは非導通となり、したが
つてトライアツク３７，３８も非導通となる。同
様に光結合素子受光部１６ｂも導通状態となるた
め、トライアツク３５，３６は非導通となり、ク
ロスカレントは防止される。
する。スイツチ２がオンし、このコンデンサ７の
電位が確立すると光結合素子の発光部１５ａが導
通する。次にスイツチ２がオンのまま、スイツチ
３がオンし、コンデンサ８の電位が確立すると、
光結合素子受光部１５ｂは導通状態となるが、こ
の飽和電圧Von１５ｂは、トランジスタ１８，２
０のそれぞれベース−エミツタ間電圧Vbe１８、
Vbe２０の和Vbeよりも小さいため、光結合素子
の発光部２４ａ，２６ａの電流は最小トリガ電流
以下の低い値におさえられてしまい、光結合素子
の受光部２４ｂ，２６ｂは非導通となり、したが
つてトライアツク３７，３８も非導通となる。同
様に光結合素子受光部１６ｂも導通状態となるた
め、トライアツク３５，３６は非導通となり、ク
ロスカレントは防止される。
又、本実施例ではスイツチング素子としてトラ
イアツクを用いているため制御信号が除かれても
最大半サイクルは導通状態である可能性があり、
又、入力平滑コンデンサの放電時定数により、ス
イツチ２又は３がオフになつてもトライアツクは
一定時間後にしか非導通とならない。これらの問
題点は以下により解決される。
イアツクを用いているため制御信号が除かれても
最大半サイクルは導通状態である可能性があり、
又、入力平滑コンデンサの放電時定数により、ス
イツチ２又は３がオフになつてもトライアツクは
一定時間後にしか非導通とならない。これらの問
題点は以下により解決される。
正転回路３９において、Ａ点はＢ点よりも抵抗
１１の電圧降下分だけ電圧が高くなるため、抵抗
１１の値を適正に選定することによりコンデンサ
７の電圧が低下し、光結合素子発光部２３ａ，２
５ａの電流が最小トリガ電流以下になつても、光
結合素子発光部１５ａと電流を一定時間流すこと
ができ、したがつて同受光部１５ｂも導通状態に
おくことが可能となる。
１１の電圧降下分だけ電圧が高くなるため、抵抗
１１の値を適正に選定することによりコンデンサ
７の電圧が低下し、光結合素子発光部２３ａ，２
５ａの電流が最小トリガ電流以下になつても、光
結合素子発光部１５ａと電流を一定時間流すこと
ができ、したがつて同受光部１５ｂも導通状態に
おくことが可能となる。
本実施例によれば、複数のスイツチング回路の
制御信号が同時にオンした場合はもちろん、スイ
ツチング素子の非導通遅れ、入力信号の時定数遅
れをも補償してクロスカレントを防止することが
できる。
制御信号が同時にオンした場合はもちろん、スイ
ツチング素子の非導通遅れ、入力信号の時定数遅
れをも補償してクロスカレントを防止することが
できる。
本発明によれば、トライアツクが非導通となつ
てから正転、逆転の切り換えを行うのでスイツチ
ング素子の非導通遅れや入力信号の時定数遅れが
あつても確実にクロスカレント防止が行えるスイ
ツチング装置を得ることができる。
てから正転、逆転の切り換えを行うのでスイツチ
ング素子の非導通遅れや入力信号の時定数遅れが
あつても確実にクロスカレント防止が行えるスイ
ツチング装置を得ることができる。
第１図は従来技術の例を示す回路図、第２図は
本発明の一実施例を示す回路図である。 １：単相交流電源、２：第１のスイツチ、３：
第２のスイツチ、５：第１の全波整流回路、６：
第２の全波整流回路、７：第１のコンデンサ、
９：第１の抵抗器、１０：第５の抵抗器、１１：
第２の抵抗器、１２：第６の抵抗器、１３：第４
の抵抗器、１４：第８の抵抗器、１５ａ：第１の
光結合素子の発光部、１５ｂ：第１の光結合素子
の受光部、１６ａ：第２の光結合素子の発光部、
１６ｂ：第２の光結合素子の受光部、１７：第１
のトランジスタ、１８：第３のトランジスタ、１
９：第２のトランジスタ、２０：第４のトランジ
スタ、２１：第３の抵抗器、２２：第７の抵抗
器、２３ａ：第３の光結合素子の発光部、２３
ｂ：第３の光結合素子の受光部、２４ａ：第５の
光結合素子の発光部、２４ｂ：第５の光結合素子
の受光部、２５ａ：第４の光結合素子の発光部、
２５ｂ：第４の光結合素子の受光部、２６ａ：第
６の光結合素子の発光部、２６ｂ：第６の光結合
素子の受光部、３１：第１のゼロクロス回路、３
２：第２のゼロクロス回路、３３：第３のゼロク
ロス回路、３４：第４のゼロクロス回路、３５：
第１のトライアツク、３６：第２のトライアツ
ク、３７：第３のトライアツク、３８：第４のト
ライアツク、３９：正転回路、４０：逆転回路。
本発明の一実施例を示す回路図である。 １：単相交流電源、２：第１のスイツチ、３：
第２のスイツチ、５：第１の全波整流回路、６：
第２の全波整流回路、７：第１のコンデンサ、
９：第１の抵抗器、１０：第５の抵抗器、１１：
第２の抵抗器、１２：第６の抵抗器、１３：第４
の抵抗器、１４：第８の抵抗器、１５ａ：第１の
光結合素子の発光部、１５ｂ：第１の光結合素子
の受光部、１６ａ：第２の光結合素子の発光部、
１６ｂ：第２の光結合素子の受光部、１７：第１
のトランジスタ、１８：第３のトランジスタ、１
９：第２のトランジスタ、２０：第４のトランジ
スタ、２１：第３の抵抗器、２２：第７の抵抗
器、２３ａ：第３の光結合素子の発光部、２３
ｂ：第３の光結合素子の受光部、２４ａ：第５の
光結合素子の発光部、２４ｂ：第５の光結合素子
の受光部、２５ａ：第４の光結合素子の発光部、
２５ｂ：第４の光結合素子の受光部、２６ａ：第
６の光結合素子の発光部、２６ｂ：第６の光結合
素子の受光部、３１：第１のゼロクロス回路、３
２：第２のゼロクロス回路、３３：第３のゼロク
ロス回路、３４：第４のゼロクロス回路、３５：
第１のトライアツク、３６：第２のトライアツ
ク、３７：第３のトライアツク、３８：第４のト
ライアツク、３９：正転回路、４０：逆転回路。
Claims (1)
- 【特許請求の範囲】 １ 単相交流電源１に接続された第１のスイツチ
２と、この第１のスイツチ２に接続された第１の
全波整流回路５と、この第１の全波整流回路５の
出力を平滑する第１のコンデンサ７と、この第１
のコンデンサ７と並列に接続された第１の光結合
素子の発光部１５ａと第１の抵抗器９との直列回
路と、上記第１のコンデンサ７の正極側に一端が
接続されてその両端に電位差を発生させる第２の
抵抗器１１と、エミツタが上記第１のコンデンサ
７の負極に接続されてそのベース・エミツタ間に
第３の抵抗器２１が接続されるとともにそのコレ
クタが第４の抵抗器１３を介して上記第２の抵抗
器１１の他端に接続された第１のトランジスタ１
７およびこの第１のトランジスタ１７のコレクタ
およびベースにそれぞれベースとエミツタが接続
された第２のトランジスタ１９からなる第１の定
電流回路と、この第１のトランジスタ１７のコレ
クタ・エミツタ間に並列に接続された第２の光結
合素子の受光部１６ｂと、上記第２のトランジス
タ１９のコレクタと上記第２の抵抗器１１との間
に接続された第３の光結合素子の発光部２３ａと
第４の光結合素子の発光部２５ａとの直列回路
と、第３の光結合素子の受光部２３ｂに接続され
た第１のゼロクロス回路３１と、この第１のゼロ
クロス回路３１に制御電極が接続された第１のト
ライアツク３５と、第４の光結合素子の受光部２
５ｂに接続された第２のゼロクロス回路３２と、
この第２のゼロクロス回路３２に制御電極が接続
された第２のトライアツク３６を備えた正転回路
３９と、 単相交流電源１に接続された第２のスイツチ３
と、この第２のスイツチ３に接続された第２の全
波整流回路６と、この第２の全波整流回路６の出
力を平滑する第２のコンデンサ８と、この第２の
コンデンサ８と並列に接続された第２の光結合素
子の発光部１６ａと第５の抵抗器１０との直列回
路と、上記第２のコンデンサ８の正極側に一端が
接続されてその両側に電位差を発生させる第６の
抵抗器１２と、エミツタが上記第２のコンデンサ
８の負極に接続されてそのベース・エミツタ間に
第７の抵抗器２２が接続されるとともにそのコレ
クタが第８の抵抗器１４を介して上記第６の抵抗
器１２の他端に接続された第３のトランジスタ１
８およびこの第３のトランジスタ１８のコレクタ
およびベースにそれぞれベースとエミツタが接続
された第４のトランジスタ２０からなる第２の定
電流回路と、この第３のトランジスタ１８のコレ
クタ・エミツタ間に並列に接続された第１の光結
合素子の受光部１５ｂと、上記第４のトランジス
タ２０のコレクタと上記第６の抵抗器１２との間
に接続された第５の光結合素子の発光部２４ａと
第６の光結合素子の発光部２６ａとの直列回路
と、第５の光結合素子の受光部２４ｂに接続され
た第３のゼロクロス回路３３と、この第３のゼロ
クロス回路３３に制御電極が接続された第３のト
ライアツク３７と、第６の光結合素子の受光部２
６ｂに接続された第４のゼロクロス回路３４と、
この第４のゼロクロス回路３４に制御電極が接続
された第４のトライアツク３８を備えた逆転回路
４０を備え、 上記第２の抵抗器１１はその値が上記第１のコ
ンデンサ７の電圧が低下し上記第３の光結合素子
の発光部２３ａおよび上記第４の光結合素子の発
光部２５ａの電流が上記第１のトライアツク３５
および第２のトライアツク３６の最小トリガ電流
以下になつても上記第１の光結合素子の発光部１
５ａの電流を一定時間流せる値に設定され、 上
記第６の抵抗器１２はその値が上記第２のコンデ
ンサ８の電圧が低下し上記第５の光結合素子の発
光部２４ａおよび上記第６の光結合素子の発光部
２６ａの電流が上記第３のトライアツク３７およ
び第４のトライアツク３８の最小トリガ電流以下
になつても上記第２の光結合素子の発光部１６ａ
の電流を一定時間流せる値に設定されたことを特
徴とするスイツチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18452482A JPS5974725A (ja) | 1982-10-22 | 1982-10-22 | スイツチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18452482A JPS5974725A (ja) | 1982-10-22 | 1982-10-22 | スイツチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5974725A JPS5974725A (ja) | 1984-04-27 |
| JPH0582776B2 true JPH0582776B2 (ja) | 1993-11-22 |
Family
ID=16154704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18452482A Granted JPS5974725A (ja) | 1982-10-22 | 1982-10-22 | スイツチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09249165A (ja) * | 1996-03-14 | 1997-09-22 | Mitsukazu Kaizaki | クローラ用舗装路面損傷防止器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2509416Y2 (ja) * | 1991-10-30 | 1996-09-04 | 凸版印刷株式会社 | オ―ブン電子レンジのドアパネル構造体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50141959A (ja) * | 1974-05-02 | 1975-11-15 | ||
| JPS5573137A (en) * | 1978-11-25 | 1980-06-02 | Omron Tateisi Electronics Co | Solid state relay |
| JPS58188932A (ja) * | 1982-04-28 | 1983-11-04 | Toshiba Corp | 固体継電器の優先制御回路 |
-
1982
- 1982-10-22 JP JP18452482A patent/JPS5974725A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09249165A (ja) * | 1996-03-14 | 1997-09-22 | Mitsukazu Kaizaki | クローラ用舗装路面損傷防止器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5974725A (ja) | 1984-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4021683A (en) | Electronic switching circuits | |
| JPH0582776B2 (ja) | ||
| JPH03135216A (ja) | 改良されたゼロ電圧切換え形交流継電器回路 | |
| JP2922269B2 (ja) | サイリスタ変換装置 | |
| JPS625539B2 (ja) | ||
| JPH0237274Y2 (ja) | ||
| JPH06133534A (ja) | 半導体交流スイッチ | |
| JPH0116390Y2 (ja) | ||
| JP2658195B2 (ja) | ソリッドステートリレー | |
| JPS58225728A (ja) | 交流２線式無接点スイツチ | |
| US5150028A (en) | Two Zener diode one power supply fast turn off | |
| JPH07118906B2 (ja) | スナバ回路 | |
| GB2137834A (en) | Control circuit for a motor | |
| JPS6013278Y2 (ja) | 双対形サイリスタ整流装置 | |
| JPS6036655B2 (ja) | 二線式交流開閉装置 | |
| JPH05316723A (ja) | スイッチング電源装置 | |
| KR850001780Y1 (ko) | 파워 트랜지스터의 구동회로 | |
| KR870000125B1 (ko) | 직류 전동기용 pwm 구동장치 | |
| JPS6034783U (ja) | ア−ク加工用直流電源 | |
| JPH0537290Y2 (ja) | ||
| JPH0510520Y2 (ja) | ||
| JPS58188933A (ja) | 固体継電器の優先制御回路 | |
| JPS62123984A (ja) | 交流電動機の駆動回路 | |
| JPH02193578A (ja) | コンデンサ誘導電動機のブレーキ回路 | |
| JPS6135017A (ja) | スイツチング制御回路 |