JPH0583843A

JPH0583843A - 過電流保護回路と半導体装置

Info

Publication number: JPH0583843A
Application number: JP3236121A
Authority: JP
Inventors: Masaya Maruo; 昌也圓尾
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-09-17
Filing date: 1991-09-17
Publication date: 1993-04-02

Abstract

(57)【要約】【目的】簡単に負荷に直列に接続することができ、使
用する周囲温度が低い程、遮断時間が遅くなるように温
度補償をした交流形の過電流保護回路。【構成】Ｎ型接合形電界効果半導体２のソースとＰ型
接合形電界効果半導体３のソースとを接続し、Ｐ型接合
形電界効果半導体３のドレインとＰ型接合形電界効果半
導体４のドレインと接続し、Ｐ型接合形電界効果半導体
４のソースとＮ型接合形電界効果半導体５のソースとを
接続し、Ｎ型接合形電界効果半導体２のゲートはＮ型接
合形電界効果半導体５のドレインに接続し、Ｎ型接合形
電界効果半導体５のゲートはＮ型接合形電界効果半導体
２のドレインに接続し、Ｐ型接合形電界効果半導体４の
ゲートはＮ型接合形電界効果半導体２のドレインに接続
し、Ｐ型接合形電界効果半導体３のゲートはＮ型接合形
電界効果半導体５のドレインに接続し、各々のＮ型・Ｐ
型接合形電界効果半導体のゲートにダイオードを接続し
てなる交流形の過電流保護回路である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、負荷である回路を過電
流から保護する過電流保護回路に関するものである。

【０００２】

【従来の技術】負荷に直列に接続して、過電流から負荷
を保護する装置として、ヒューズやブレーカ等が使用さ
れている。

【０００３】

【発明が解決しようとする課題】ヒューズは、過電流が
流れると溶断するため、その度に、交換しなければなら
ない。ブレーカは、遮断速度が遅いために、速動性を必
要とする回路には使用できない。本発明者は、ヒューズ
やブレーカのように、必要なところに簡単に負荷に直列
に接続することができ、過電流が流れるたびに交換する
必要がなく、遮断特性を負荷に合わせて、速動形にも、
遅延形にもできる過電流保護回路の１実施例として、特
願平３−２０４９９８において、第１のＮ型接合形電界
効果半導体（以下Ｎ型ＦＥＴと略す）のソースとＰ型接
合形電界効果半導体（以下Ｐ型ＦＥＴと略す）のソース
とを接続し、Ｐ型ＦＥＴのドレインと第２のＮ型ＦＥＴ
のソースとを接続し、第１のＮ型ＦＥＴのゲートは抵抗
等を通じて第２のＮ型ＦＥＴのドレインに接続し、第２
のＮ型ＦＥＴのゲートは抵抗等を通じて第１のＮ型ＦＥ
Ｔのドレインに接続し、Ｐ型ＦＥＴのゲートは一方の抵
抗等を通じて第１のＮ型ＦＥＴのドレインに接続し、同
時に、他方の抵抗等を通じて第２のＮ型ＦＥＴのドレイ
ンに接続してなる交流形の過電流保護回路を提供した。
この過電流保護回路は、第１のＮ型ＦＥＴ、Ｐ型ＦＥ
Ｔ、第２のＮ型ＦＥＴのそれぞれに、過電圧から保護す
るための両方向ツェナー・ダイオードを接続して構成し
ている。本発明は、両方向ツェナー・ダイオードを使用
しない、そして、周囲温度が低くなるにしたがって遮断
時間が遅くなるように温度補償した交流形の過電流保護
回路を提供することを目的とする。

【０００４】

【課題を解決するための手段】特願平３−２０４９９８
の過電流保護回路においては、１個のＰ型ＦＥＴで両方
向の遮断ができるように構成しているために、そのＰ型
ＦＥＴにかかる両方向の過電圧から、そのＰ型ＦＥＴを
保護するために両方向ツェナー・ダイオードを接続して
構成している。本発明の過電流保護回路においては、交
流の１方向の遮断のための第１のＰ型ＦＥＴと、反対方
向の遮断のための第２のＰ型ＦＥＴを設けることによ
り、第１のＰ型ＦＥＴと第２のＰ型ＦＥＴに過電圧がか
からないようにして、両方向ツェナー・ダイオードを使
用しないようにする。そして、第１、第２のＮ型ＦＥ
Ｔ、第１、第２のＰ型ＦＥＴ、それぞれのゲートにダイ
オードを接続することにより、周囲温度が低くなるにし
たがって遮断時間が遅くなるように温度補償をするよう
にしたものである。

【０００５】

【実施例】本発明を実施例により、説明する。図１は本
発明の過電流保護回路を示し、図５は特願平３−２０４
９９８の過電流保護回路を示す。Ｎ型ＦＥＴ１のソース
とＮ型ＦＥＴ２のドレインとを接続し、Ｎ型ＦＥＴ２の
ソースとＰ型ＦＥＴ３のソースとを接続し、Ｐ型ＦＥＴ
３のドレインとＰ型ＦＥＴ４のドレインとを接続し、Ｐ
型ＦＥＴ４のソースとＮ型ＦＥＴ５のソースとを接続
し、Ｎ型ＦＥＴ５のドレインとＮ型ＦＥＴ６のソースと
を接続する。Ｎ型ＦＥＴ２、５とＰ型ＦＥＴ３、４のピ
ンチオフ電圧とコンダクタンスは、絶対値において、ほ
ぼ同じ大きさの特性であり、Ｎ型ＦＥＴ１、６のピンチ
オフ電圧とコンダクタンスは、絶対値において、Ｎ型Ｆ
ＥＴ２、５とＰ型ＦＥＴ３、４のピンチオフ電圧とコン
ダクタンスより大きい特性である。そして、Ｎ型ＦＥＴ
１のゲートはＮ型ＦＥＴ２のゲートと接続し、Ｎ型ＦＥ
Ｔ２のゲートは、ダイオード８のアノードに接続し、ダ
イオード８のカソードは、抵抗９を通じてＰ型ＦＥＴ10
のドレインに接続し、Ｐ型ＦＥＴ10のソースはＮ型ＦＥ
Ｔ11のソースに接続し、Ｎ型ＦＥＴ11のドレインはＮ型
ＦＥＴ５のドレインに接続する。Ｐ型ＦＥＴ10のゲート
は抵抗12を通じてＮ型ＦＥＴ11のドレインに接続し、Ｎ
型ＦＥＴ11のゲートは抵抗13を通じてＰ型ＦＥＴ10のド
レインに接続する。コンデンサー７をＮ型ＦＥＴ２のゲ
ートとドレインの間に接続する。Ｐ型ＦＥＴ４のゲート
はＮ型ＦＥＴ26のドレインに接続し、Ｎ型ＦＥＴ26のソ
ースはＰ型ＦＥＴ25のソースに接続し、Ｐ型ＦＥＴ25の
ドレインは抵抗24を通じてダイオード23のカソードに接
続し、ダイオード23のアノードはＮ型ＦＥＴ２のドレイ
ンに接続する。そして、Ｐ型ＦＥＴ25のゲートは抵抗27
を通じてＮ型ＦＥＴ26のドレインに接続し、Ｎ型ＦＥＴ
26のゲートは抵抗28を通じてＰ型ＦＥＴ25のドレインに
接続する。Ｎ型ＦＥＴ６のゲートはＮ型ＦＥＴ５のゲー
トと接続し、Ｎ型ＦＥＴ５のゲートは、ダイオード18の
アノードに接続し、ダイオード18のカソードは、抵抗17
を通じてＰ型ＦＥＴ16のドレインに接続し、Ｐ型ＦＥＴ
16のソースはＮ型ＦＥＴ15のソースに接続し、Ｎ型ＦＥ
Ｔ15のドレインはＮ型ＦＥＴ２のドレインに接続する。
Ｐ型ＦＥＴ16のゲートは抵抗20を通じてＮ型ＦＥＴ15の
ドレインに接続し、Ｎ型ＦＥＴ15のゲートは抵抗21を通
じてＰ型ＦＥＴ16のドレインに接続する。コンデンサー
19をＮ型ＦＥＴ５のゲートとドレインの間に接続する。
Ｐ型ＦＥＴ３のゲートはＮ型ＦＥＴ30のドレインに接続
し、Ｎ型ＦＥＴ30のソースはＰ型ＦＥＴ31のソースに接
続し、Ｐ型ＦＥＴ31のドレインは抵抗32を通じてダイオ
ード33のカソードに接続し、ダイオード33のアノードは
Ｎ型ＦＥＴ５のドレインに接続する。そして、Ｎ型ＦＥ
Ｔ30のゲートは抵抗35を通じてＰ型ＦＥＴ31のドレイン
に接続し、Ｐ型ＦＥＴ31のゲートは抵抗34を通じてＮ型
ＦＥＴ30のドレインに接続する。Ｎ型ＦＥＴ２のソース
は抵抗37を通じてダイオード36のアノードに接続し、ダ
イオード36のカソードはＮ型ＦＥＴ２のドレインに接続
する。また、Ｎ型ＦＥＴ５のソースは抵抗38を通じてダ
イオード39のアノードに接続し、ダイオード39のカソー
ドはＮ型ＦＥＴ５のドレインに接続する。そして、図１
はＮ型ＦＥＴ１のドレインを外部への端子Ａとし、Ｎ型
ＦＥＴ６のドレインを外部への端子Ｂとした過電流保護
回路である。

【０００６】この接続により、端子Ａにプラス、端子Ｂ
にマイナスの電圧Ｖ_ABがかかる時、Ｐ型ＦＥＴ４におけ
る電位差は、Ｎ型ＦＥＴ１、２のゲート電圧になり、Ｎ
型ＦＥＴ２における電位差は、Ｐ型ＦＥＴ４のゲート電
圧になる。そして、端子Ａがマイナス、端子Ｂがプラス
の電圧Ｖ_ABがかかる時、Ｐ型ＦＥＴ３における電位差
は、Ｎ型ＦＥＴ５、６のゲート電圧になり、Ｎ型ＦＥＴ
５における電位差は、Ｐ型ＦＥＴ３のゲート電圧にな
る。このために、端子ＡＢ間に電圧がかかって、端子Ａ
がプラス、端子Ｂがマイナスの場合、電圧Ｖ_ABが徐々に
大きくなると、Ｎ型ＦＥＴ１、２、５、６とＰ型ＦＥＴ
３、４を流れる電流Ｉ_ABは、徐々に大きくなる。しか
し、Ｎ型ＦＥＴ２における電位差が大きくなると、Ｐ型
ＦＥＴ４のゲート電圧が大きくなり、同様に、Ｐ型ＦＥ
Ｔ４における電位差が大きくなると、Ｎ型ＦＥＴ１、２
のゲート電圧が大きくなるように接続されているため
に、電圧Ｖ_ABが大きくなると、Ｎ型ＦＥＴ２とＰ型ＦＥ
Ｔ４における電位差が大きくなり、Ｎ型ＦＥＴ２とＰ型
ＦＥＴ４のゲート電圧がある程度の大きさになるまで
は、電流Ｉ_ABは大きくなるが、電圧Ｖ _ABがさらに大きく
なって、Ｎ型ＦＥＴ２とＰ型ＦＥＴ４における電位差が
さらに大きくなると、Ｎ型ＦＥＴ２とＰ型ＦＥＴ４のゲ
ート電圧がある程度の大きさになり、Ｎ型ＦＥＴ２とＰ
型ＦＥＴ４は電流Ｉ_ABが大きくなるのを抑えるようにな
る。電圧Ｖ_ABがもっと大きくなると、Ｎ型ＦＥＴ２とＰ
型ＦＥＴ４のゲート電圧がもっと大きくなって、Ｎ型Ｆ
ＥＴ２とＰ型ＦＥＴ４は電流Ｉ_ABを減らすようになり、
その後、Ｎ型ＦＥＴ２とＰ型ＦＥＴ４のゲート電圧がそ
れぞれのピンチオフ電圧に達して、電流Ｉ_ABを遮断す
る。そして、Ｎ型ＦＥＴ２のゲートには、コンデンサー
７と抵抗９が接続されているために、Ｎ型ＦＥＴ２とＰ
型ＦＥＴ４のゲート電圧は、ある遅延時間をもってそれ
ぞれのピンチオフ電圧に達して、電流Ｉ_ABを遮断する。
このように、電流Ｉ_ABはある程度の大きさまでは流れる
が、ある程度以上の大きな過電流が流れると、Ｎ型ＦＥ
Ｔ２とＰ型ＦＥＴ４のそれぞれにおける電位差が大きく
なり、それによりＮ型ＦＥＴ２とＰ型ＦＥＴ４のそれぞ
れのゲート電圧が大きくなる。そして、ゲート電圧が大
きくなると、また、その電位差が大きくなり、また、ゲ
ート電圧が大きくなることを、Ｎ型ＦＥＴ２とＰ型ＦＥ
Ｔ４は互いに作用し合って繰り返し、そして、ある遅延
時間をもって遮断し、過電流保護のはたらきをする。そ
して、Ｎ型ＦＥＴ２とＰ型ＦＥＴ４が過電流を遮断する
と、電源電圧がＮ型ＦＥＴ２とＰ型ＦＥＴ４にかかって
くるが、Ｎ型ＦＥＴ１のピンチオフ電圧より大きい電源
電圧がかかると、Ｎ型ＦＥＴ１のゲート電圧がＮ型ＦＥ
Ｔ１のピンチオフ電圧より大きくなってＮ型ＦＥＴ１が
遮断して、電源電圧の大部分はＮ型ＦＥＴ１にかかり、
Ｎ型ＦＥＴ２とＰ型ＦＥＴ４には、大きな電源電圧はか
からない。同様に、端子ＡＢ間に電圧Ｖ_ABがかかって、
端子Ａがマイナス、端子Ｂがプラスの場合は、Ｎ型ＦＥ
Ｔ５とＰ型ＦＥＴ３が互いに作用し合って過電流をある
遅延時間をもって遮断する。また、Ｎ型ＦＥＴ５とＰ型
ＦＥＴ３が過電流を遮断すると、電源電圧の大部分はＮ
型ＦＥＴ６にかかり、Ｎ型ＦＥＴ５とＰ型ＦＥＴ３に
は、大きな電源電圧はかからない。コンデンサー７、19
と抵抗９、17の大きさを変えることにより、遮断特性を
調整することができる。この過電流保護回路の遮断の静
特性を図６に示す。

【０００７】次に、Ｎ型ＦＥＴ２のゲートに接続されて
いるＰ型ＦＥＴ10とＮ型ＦＥＴ11の作用について説明す
る。Ｐ型ＦＥＴ10のソースはＮ型ＦＥＴ11のソースに接
続し、Ｐ型ＦＥＴ10のゲートは抵抗12を通じてＮ型ＦＥ
Ｔ11のドレインに接続し、Ｎ型ＦＥＴ11のゲートは抵抗
13を通じてＰ型ＦＥＴ10のドレインに接続しているため
に、Ｐ型ＦＥＴ10からＮ型ＦＥＴ11へ流れる電流に対し
ては、低抵抗状態になるが、Ｎ型ＦＥＴ11からＰ型ＦＥ
Ｔ10へ流れる電流に対しては、Ｎ型ＦＥＴ11における電
位差がＰ型ＦＥＴ10のゲート電圧になり、Ｐ型ＦＥＴ10
における電位差がＮ型ＦＥＴ11のゲート電圧になるため
に、高抵抗状態あるいは遮断状態になる。従って、端子
Ａがプラス、端子Ｂがマイナスの電圧Ｖ_ABがかかると、
コンデンサー７の充電電流とＮ型ＦＥＴ１、２のゲート
の充電電流は、ダイオード８と抵抗９と低抵抗状態のＰ
型ＦＥＴ10とＮ型ＦＥＴ11を通って、Ｎ型ＦＥＴ５のド
レインに流れる。今、コンデンサー７が充電されて、過
電流保護回路が遮断した後、電圧Ｖ_ABがゼロになった
時、Ｎ型ＦＥＴ11からＰ型ＦＥＴ10に流すことができる
電流容量を小さく設定すれば、コンデンサー７の放電電
流とＮ型ＦＥＴ１、２のゲートの放電電流に対して、Ｎ
型ＦＥＴ11とＰ型ＦＥＴ10は遮断状態になるために、遮
断時のコンデンサー７の充電電圧とＮ型ＦＥＴ１、２の
ゲート電圧は保持され、過電流保護回路の遮断状態は保
持される。そして、Ｎ型ＦＥＴ11からＰ型ＦＥＴ10に流
すことができる電流容量は、使用する周囲温度が変わっ
てもあまり変化しないので、高温（例、８５℃）から低
温（例、−５５℃）まで、過電流保護回路の遮断状態は
保持される。同様にして、Ｐ型ＦＥＴ４のゲートに接続
されているＰ型ＦＥＴ25とＮ型ＦＥＴ26は、Ｐ型ＦＥＴ
４のゲートの充電電流に対しては低抵抗状態になるが、
ゲートの放電電流に対しては遮断状態になり、遮断時の
ゲート電圧は保持される。また、同様にして、Ｎ型ＦＥ
Ｔ５のゲートに接続されているＰ型ＦＥＴ16とＮ型ＦＥ
Ｔ15は、電圧Ｖ_ABがかかって、端子Ａがマイナス、端子
Ｂがプラスの時、低抵抗状態になって、コンデンサー19
の充電電流とＮ型ＦＥＴ５、６のゲートの充電電流を流
し、端子Ａがプラス、端子Ｂがマイナスの時、遮断状態
になってコンデンサー19の放電電流とＮ型ＦＥＴ５、６
のゲートの放電電流を遮断して、遮断時のコンデンサー
19の充電電圧とＮ型ＦＥＴ５、６のゲート電圧を保持
し、過電流保護回路の遮断状態を保持する。Ｐ型ＦＥＴ
３のゲートに接続されているＰ型ＦＥＴ31とＮ型ＦＥＴ
30は、Ｐ型ＦＥＴ３のゲートの充電電流に対しては低抵
抗状態になるが、ゲートの放電電流に対しては遮断状態
になり、遮断時のゲート電圧は保持される。

【０００８】このことにより、交流の過電流が流れ、端
子Ａがプラス、端子Ｂがマイナスの時、Ｎ型ＦＥＴ１、
２とＰ型ＦＥＴ４が遮断すると、遮断時のコンデンサー
７の充電電圧、Ｎ型ＦＥＴ１、２のゲート電圧、そし
て、Ｐ型ＦＥＴ４のゲート電圧は端子Ａがマイナス、端
子Ｂがプラスの周期になっても放電されず、保持される
ために、端子Ａがプラス、端子Ｂがマイナスの次の周期
までＮ型ＦＥＴ１、２とＰ型ＦＥＴ４の遮断状態が保持
でき、周期ごとに尖頭状のパルスが流れることがなく交
流の過電流を遮断することができる。同様に、端子Ａが
マイナス、端子Ｂがプラスの時、Ｎ型ＦＥＴ５、６とＰ
型ＦＥＴ３が遮断すると、遮断時のコンデンサー19の充
電電圧、Ｎ型ＦＥＴ５、６のゲート電圧、そして、Ｐ型
ＦＥＴ３のゲート電圧は端子Ａがプラス、端子Ｂがマイ
ナスの周期になっても放電されず、保持されるために、
端子Ａがマイナス、端子Ｂがプラスの次の周期までＮ型
ＦＥＴ５、６とＰ型ＦＥＴ３の遮断状態が保持でき、周
期ごとに尖頭状のパルスが流れることがなく交流の過電
流を遮断することができる。

【０００９】次に、ダイオード８、18、23、33の作用に
ついて説明する。ダイオードは、使用する温度により順
方向の内部抵抗が大きく変わる。ダイオードの内部抵抗
は、室温（２５℃）を基準にすると、高温（例、８５
℃）では非常に小さく、低温（例、−５５℃）では非常
に大きくなる。Ｎ型ＦＥＴ２のゲートにダイオード８と
抵抗９、そして、低抵抗状態のＰ型ＦＥＴ10とＮ型ＦＥ
Ｔ11を接続して、Ｎ型ＦＥＴ５のドレインに接続する
と、Ｎ型ＦＥＴ２のゲートに接続されている全体の抵抗
値は、高温では、ほぼ抵抗９の抵抗値になり、室温では
（抵抗９＋ダイオード８の内部抵抗）の少し大きな抵抗
値になり、低温では（抵抗９＋ダイオード８の大きな内
部抵抗）の大きな抵抗値になる。同様に、Ｎ型ＦＥＴ２
のドレインからダイオード23と抵抗24、そして、低抵抗
状態のＰ型ＦＥＴ25とＮ型ＦＥＴ26を通じてＰ型ＦＥＴ
４のゲートに接続されているので、Ｐ型ＦＥＴ４のゲー
トに接続されている全体の抵抗値は、高温では、ほぼ抵
抗24の抵抗値になり、室温では（抵抗24＋ダイオード23
の内部抵抗）の少し大きな抵抗値になり、低温では（抵
抗24＋ダイオード23の大きな内部抵抗）の大きな抵抗値
になる。Ｎ型ＦＥＴ５のゲートに接続したダイオード18
も、Ｐ型ＦＥＴ３のゲートに接続したダイオード33も、
同様の作用をする。従って、この過電流保護回路は、使
用する温度（周囲温度）が低くなればなる程、Ｎ型ＦＥ
Ｔ、Ｐ型ＦＥＴそれぞれのゲートの抵抗の抵抗値が大き
くなるために、ある過電流を遮断した時、使用する温度
が低い程、遮断時間が長くなる。同じ大きさの過電流に
対して、機器内部の温度が、高い時は速く遮断し、低い
時は遅く遮断することができる。その遮断特性の温度特
性を図７に示す。

【００１０】ダイオード36、39の作用について説明す
る。ダイオード39は、端子Ａがプラス、端子Ｂがマイナ
スの大きな過電流が流れた場合、Ｎ型ＦＥＴ５の両端に
大きな電圧がかかることがあるが、その大きな電圧を抵
抗38とダイオード39を通じて流して、大きな電圧によっ
てＮ型ＦＥＴ５が壊れるのを防ぐためのものである。同
様に、ダイオード36は、端子Ａがマイナス、端子Ｂがプ
ラスの大きな過電流が流れた場合、Ｎ型ＦＥＴ２の両端
にかかる大きな電圧によって、Ｎ型ＦＥＴ２が壊れるの
を防ぐためのものである。

【００１１】次に、この過電流保護回路を、過電流保護
半導体装置として１個のＩＣにする場合の定格電流値の
形成の仕方について説明する。ここでは、１実施例とし
て、定格電流値が５ｍＡから１００ｍＡまでの場合につ
いて説明する。１個のチップ（シリコン基板）の上に定
格電流値が５ｍＡ、１０ｍＡ、２０ｍＡ、３０ｍＡ、５
０ｍＡの過電流保護回路を並列に設ける。そして、その
チップをパッケージにマウントし、チップとパッケージ
のリードとをワイヤーボンディングで結ぶ時、必要な定
格電流値になるように、個々の過電流保護回路を並列に
接続して、必要な定格電流値の過電流保護半導体装置
（ＩＣ）とする。従って、例えば、定格電流値１００ｍ
Ａは、５０ｍＡと３０ｍＡと２０ｍＡの過電流保護回路
をワイヤーボンディングで並列に接続して形成し、定格
電流値６０ｍＡは、５０ｍＡと１０ｍＡの過電流保護回
路を並列に接続して形成する。図２は、定格電流値の形
成の仕方を図に示したものである。

【００１２】過電流保護半導体装置としての定格電流値
の形成の仕方の別の実施例を説明する。１個のチップ
（シリコン基板）の上に定格電流値が５ｍＡ、１０ｍ
Ａ、２０ｍＡ、３０ｍＡ、５０ｍＡの過電流保護回路を
並列に設ける。そして、チップ製造の最終のアルミ蒸着
工程において、チップにアルミ配線を行う時に、必要な
定格電流値になるように、それらの過電流保護回路の中
の１回路を、あるいは、並列にいくつかの回路をアルミ
配線でボンディングエリアと接続して、チップの定格電
流値を定める。

【００１３】チップ上のボンディングエリアの配置の１
実施例を図３により説明する。チップ上の左の辺に沿っ
て一方の端子である５０ｍＡ、３０ｍＡ、２０ｍＡ、１
０ｍＡ、５ｍＡのボンディングエリアを配置し、チップ
上の右の辺に他方の共通の端子であるボンディングエリ
アを配置する。チップ上のボンディングエリアの配置の
別の実施例を図４により説明する。チップ上の左の辺に
沿って５０ｍＡ、３０ｍＡ、２０ｍＡのボンディングエ
リアを配置し、下の辺に沿って１０ｍＡ、５ｍＡのボン
ディングエリアを配置し、チップ上の右の辺の上に他方
の共通の端子であるボンディングエリアを配置する。

【００１４】

【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を示す。この
過電流保護回路は、接合形電界効果半導体で構成されて
いるために、ピンチオフ電圧の小さい接合形電界効果半
導体で回路を構成すれば、正常電流が流れる時の過電流
保護回路における電圧降下を小さくでき、また、負荷回
路の正常電流は接合形電界効果半導体のみを流れ、１つ
のＰＮ接合も横切らないために、正常電流はゼロから正
常値までスムーズに立ち上がることができる。

【００１５】負荷回路の回路電流が流れるＮ型ＦＥＴ
１、２、５、６とＰ型ＦＥＴ３、４のゲートには、それ
ぞれ、ゲートの充電電流、コンデンサーの充電電流に対
しては低抵抗状態になり、ゲートの放電電流、コンデン
サーの放電電流に対しては遮断状態になるＰ型ＦＥＴと
Ｎ型ＦＥＴの組が接続されているので、使用する温度が
高温でも低温でも安定して、遮断時のゲート電圧、コン
デンサーの充電電圧は保持され、過電流保護回路は遮断
状態を保持する。そして、過電流保護回路は、周期ごと
に尖頭状のパルスが流れることがなく交流の過電流を遮
断することができる。

【００１６】負荷回路の回路電流が流れるＮ型ＦＥＴ
１、２、５、６とＰ型ＦＥＴ３、４のゲートには、それ
ぞれ、ダイオードが接続されているので、この過電流保
護回路は、同じ大きさの過電流に対して、機器内部の温
度が、高い時は速く遮断し、低い時は遅く遮断すること
ができる。このため、機器内部の温度が低い時、電源を
投入すると大きな突入電流が流れるが、この過電流保護
回路はその突入電流に対しては遮断せずに、機器内部の
温度が高い時に同じ程度の過電流が流れると、遮断す
る。このように、ゲートにダイオードを接続することに
より、負荷回路により適した過電流保護を行うことがで
きる。

【００１７】定格電流値が５ｍＡから１００ｍＡまでの
過電流保護半導体装置を作る場合、１個のチップの上に
定格電流値が５ｍＡ、１０ｍＡ、２０ｍＡ、３０ｍＡ、
５０ｍＡの過電流保護回路を並列に設けることにより、
安定した１種類のチップから、ワイヤーボンディングの
工程で必要な定格電流値の過電流保護半導体装置を、必
要な数量だけ製造することができる。また、チップの上
の左の辺に沿って一方の端子のボンディングエリアを配
置し、右の辺に沿って他方の端子のボンディングエリア
を配置することにより、パッケージのリードへのワイヤ
ーボンディングを容易に行うことができる。

【図面の簡単な説明】

【図１】本発明の過電流保護回路の実施例を示す回路図
である。

【図２】定格電流値の形成方法を示す図である。

【図３】チップ上のボンディングエリアの配置を示す図
である。

【図４】チップ上のボンディングエリアの配置を示す図
である。

【図５】本発明者の先の特願平３−２０４９９８の過電
流保護回路の回路図である。

【図６】本発明の過電流保護回路の遮断の静特性を示す
図である。

【図７】本発明の過電流保護回路の遮断特性の温度特性
を示す図である。

【符号の説明】

１、２、５、６、11、15、26、30 Ｎ型接合形電界効果
半導体３、４、10、16、25、31 Ｐ型接合形電界効果半導体８、18、23、33、36、39 ダイオード７、19 コンデンサー

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/808 21/338 29/812 Ｈ０３Ｋ 17/08 Ｃ 9184−5Ｊ 7739−4ＭＨ０１Ｌ 29/80 Ｐ

Claims

【特許請求の範囲】

【請求項１】Ｎ型接合形電界効果半導体（１）のソー
スとＮ型接合形電界効果半導体（２）のドレインとを接
続し、Ｎ型接合形電界効果半導体（２）のソースとＰ型
接合形電界効果半導体（３）のソースとを接続し、Ｐ型
接合形電界効果半導体（３）のドレインとＰ型接合形電
界効果半導体（４）のドレインとを接続し、Ｐ型接合形
電界効果半導体（４）のソースとＮ型接合形電界効果半
導体（５）のソースとを接続し、Ｎ型接合形電界効果半
導体（５）のドレインとＮ型接合形電界効果半導体
（６）のソースとを接続し、Ｎ型接合形電界効果半導体（１）のドレインを外部への
端子Ａとし、Ｎ型接合形電界効果半導体（６）のドレイ
ンを外部への端子Ｂとした過電流保護回路。
【請求項２】Ｎ型接合形電界効果半導体（１）のゲー
トはＮ型接合形電界効果半導体（２）のゲートと接続
し、Ｎ型接合形電界効果半導体（２）のゲートは、ダイ
オード（８）のアノードに接続し、ダイオード（８）の
カソードは、抵抗（９）を通じてＰ型接合形電界効果半
導体（10）のドレインに接続し、Ｐ型接合形電界効果半
導体（10）のソースはＮ型接合形電界効果半導体（11）
のソースに接続し、Ｎ型接合形電界効果半導体（11）の
ドレインはＮ型接合形電界効果半導体（５）のドレイン
に接続し、Ｐ型接合形電界効果半導体（10）のゲートは
抵抗（12）を通じてＮ型接合形電界効果半導体（11）の
ドレインに接続し、Ｎ型接合形電界効果半導体（11）の
ゲートは抵抗（13）を通じてＰ型接合形電界効果半導体
（10）のドレインに接続し、Ｐ型接合形電界効果半導体（４）のゲートはＮ型接合形
電界効果半導体（26）のドレインに接続し、Ｎ型接合形
電界効果半導体（26）のソースはＰ型接合形電界効果半
導体（25）のソースに接続し、Ｐ型接合形電界効果半導
体（25）のドレインは抵抗（24）を通じてダイオード
（23）のカソードに接続し、ダイオード（23）のアノー
ドはＮ型接合形電界効果半導体（２）のドレインに接続
し、Ｐ型接合形電界効果半導体（25）のゲートは抵抗
（27）を通じてＮ型接合形電界効果半導体（26）のドレ
インに接続し、Ｎ型接合形電界効果半導体（26）のゲー
トは抵抗（28）を通じてＰ型接合形電界効果半導体（2
5）のドレインに接続し、Ｎ型接合形電界効果半導体（６）のゲートはＮ型接合形
電界効果半導体（５）のゲートと接続し、Ｎ型接合形電
界効果半導体（５）のゲートは、ダイオード（18）のア
ノードに接続し、ダイオード（18）のカソードは、抵抗
（17）を通じてＰ型接合形電界効果半導体（16）のドレ
インに接続し、Ｐ型接合形電界効果半導体（16）のソー
スはＮ型接合形電界効果半導体（15）のソースに接続
し、Ｎ型接合形電界効果半導体（15）のドレインはＮ型
接合形電界効果半導体（２）のドレインに接続し、Ｐ型
接合形電界効果半導体（16）のゲートは抵抗（20）を通
じてＮ型接合形電界効果半導体（15）のドレインに接続
し、Ｎ型接合形電界効果半導体（15）のゲートは抵抗
（21）を通じてＰ型接合形電界効果半導体（16）のドレ
インに接続し、Ｐ型接合形電界効果半導体（３）のゲートはＮ型接合形
電界効果半導体（30）のドレインに接続し、Ｎ型接合形
電界効果半導体（30）のソースはＰ型接合形電界効果半
導体（31）のソースに接続し、Ｐ型接合形電界効果半導
体（31）のドレインは抵抗（32）を通じてダイオード
（33）のカソードに接続し、ダイオード（33）のアノー
ドはＮ型接合形電界効果半導体（５）のドレインに接続
し、Ｎ型接合形電界効果半導体（30）のゲートは抵抗
（35）を通じてＰ型接合形電界効果半導体（31）のドレ
インに接続し、Ｐ型接合形電界効果半導体（31）のゲー
トは抵抗（34）を通じてＮ型接合形電界効果半導体（3
0）のドレインに接続した請求項１記載の過電流保護回
路。
【請求項３】コンデンサー（７）をＮ型接合形電界効果
半導体（２）のゲートとドレインの間に接続し、コンデ
ンサー（19）をＮ型接合形電界効果半導体（５）のゲー
トとドレインの間に接続し、Ｎ型接合形電界効果半導体
（２）のソースは抵抗（37）を通じてダイオード（36）
のアノードに接続し、ダイオード（36）のカソードはＮ
型接合形電界効果半導体（２）のドレインに接続し、Ｎ
型接合形電界効果半導体（５）のソースは抵抗（38）を
通じてダイオード（39）のアノードに接続し、ダイオー
ド（39）のカソードはＮ型接合形電界効果半導体（５）
のドレインに接続した請求項１記載の過電流保護回路。
【請求項４】定格電流値の大きさが異なる過電流保護回
路を複数個、１個のチップの上に並列に設け、チップと
パッケージのリードとをワイヤーボンディングで接続す
る時に、必要な定格電流値になるように、それらの過電
流保護回路の中の１回路を、あるいは、並列にいくつか
の回路を接続して、定格電流値を定める過電流保護半導
体装置。
【請求項５】定格電流値の大きさが異なる過電流保護回
路を複数個、１個のチップの上に並列に設け、チップに
アルミ蒸着配線を行う時に、必要な定格電流値になるよ
うに、それらの過電流保護回路の中の１回路を、あるい
は、並列にいくつかの回路を接続して、チップの定格電
流値を定める過電流保護半導体装置。
【請求項６】１個のチップ上に並列に設けた複数個の過
電流保護回路の一方の端子である各々のボンディングエ
リアを、チップ上の一方の辺に沿って配置し、複数個の
過電流保護回路の他方の端子である共通のボンディング
エリアをチップ上の反対の辺に沿って配置した過電流保
護半導体装置。
【請求項７】１個のチップの上に並列に設けた複数個の
過電流保護回路の一方の端子である各々のボンディング
エリアの中のいくつかのボンディングエリアを、チップ
上の左の辺に沿って配置し、残りのボンディングエリア
をチップの下の辺に沿って配置し、複数個の過電流保護
回路の他方の端子である共通のボンディングエリアをチ
ップ上の右の辺の上に配置した過電流保護半導体装置。