JPH058602B2 - - Google Patents
Info
- Publication number
- JPH058602B2 JPH058602B2 JP58141043A JP14104383A JPH058602B2 JP H058602 B2 JPH058602 B2 JP H058602B2 JP 58141043 A JP58141043 A JP 58141043A JP 14104383 A JP14104383 A JP 14104383A JP H058602 B2 JPH058602 B2 JP H058602B2
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- amplifier
- circuit
- high frequency
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は高周波増幅器に係り、特に電界効果ト
ランジスタを用いた広帯域の高周波増幅器に関す
る。
ランジスタを用いた広帯域の高周波増幅器に関す
る。
従来、広帯域・低雑音の高周波増幅器として最
も良く用いられている回路構成を第１図に示す。
第１図の回路構成では、１の電界効果トランジス
タ（Field Effect Transistor；以下FETと略す）
を、ソース接地型増幅器として用いている。２は
ソース接地増幅器の出力３から入力４へ帰還を施
すための抵抗である。この帰還により、ソース接
地増幅器の利得−周波数特性を広帯域にわたり平
坦としている。それと同時に、この帰還にはソー
ス接地増幅器の入力インピーダンスを、一般的な
高周波回路に使用される信号源インピーダンスお
よび負荷インピーダンスに整合させる効果もあ
る。一方、FETは一般に逆バイアスで使用する
ため２の帰還用抵抗をそのままFETのゲートに
接続すると帰還回路に大きな直流電流が流れ、消
費電流が増える、帰還抵抗に大電流容量のものが
必要となる等の不都合が生じる。そこで一般に帰
還回路に直流遮断用のコンデンサ５を挿入するこ
とが行なわれている。
も良く用いられている回路構成を第１図に示す。
第１図の回路構成では、１の電界効果トランジス
タ（Field Effect Transistor；以下FETと略す）
を、ソース接地型増幅器として用いている。２は
ソース接地増幅器の出力３から入力４へ帰還を施
すための抵抗である。この帰還により、ソース接
地増幅器の利得−周波数特性を広帯域にわたり平
坦としている。それと同時に、この帰還にはソー
ス接地増幅器の入力インピーダンスを、一般的な
高周波回路に使用される信号源インピーダンスお
よび負荷インピーダンスに整合させる効果もあ
る。一方、FETは一般に逆バイアスで使用する
ため２の帰還用抵抗をそのままFETのゲートに
接続すると帰還回路に大きな直流電流が流れ、消
費電流が増える、帰還抵抗に大電流容量のものが
必要となる等の不都合が生じる。そこで一般に帰
還回路に直流遮断用のコンデンサ５を挿入するこ
とが行なわれている。
個別素子で第１図の構成を実現する場合は、上
記構成をそのまま実回路としても問題はない。し
かし、これをモノリシツク集積回路として同一ウ
エハ上に集積しようとすると、上記コンデンサに
関して次のような問題が生じる。モノリシツク集
積回路に使用されるコンデンサは、金属−絶縁物
−金属の構造をもつたいわゆるMIM型と呼ばれ
るものが多い。その構造を第２図に示す。図中１
の上部電極、２の絶縁物、３の下部電極で容量を
形成している。モノリシツク集積回路ではFET
の放熱を良くするために、４のウエハを極力うす
くし、またウエハ下面に金属５を蒸着し、これを
接地するのが普通である。このような構造の場
合、コンデンサの下部電極とウエハ裏面の金属の
間に寄生容量が発生する。これは、回路的には第
３図ａのように入力容量の増加となつて現われ
る。また、直流遮断コンデンサをドレイン側にし
た第３図ｂの場合には負荷容量となつて現われ
る。いずれにしろ、信号源あるいは負荷に並列に
入る容量となり、基本的な構成（第１図）より
も、増幅器の高周波特性を悪化させる原因となつ
ていた。
記構成をそのまま実回路としても問題はない。し
かし、これをモノリシツク集積回路として同一ウ
エハ上に集積しようとすると、上記コンデンサに
関して次のような問題が生じる。モノリシツク集
積回路に使用されるコンデンサは、金属−絶縁物
−金属の構造をもつたいわゆるMIM型と呼ばれ
るものが多い。その構造を第２図に示す。図中１
の上部電極、２の絶縁物、３の下部電極で容量を
形成している。モノリシツク集積回路ではFET
の放熱を良くするために、４のウエハを極力うす
くし、またウエハ下面に金属５を蒸着し、これを
接地するのが普通である。このような構造の場
合、コンデンサの下部電極とウエハ裏面の金属の
間に寄生容量が発生する。これは、回路的には第
３図ａのように入力容量の増加となつて現われ
る。また、直流遮断コンデンサをドレイン側にし
た第３図ｂの場合には負荷容量となつて現われ
る。いずれにしろ、信号源あるいは負荷に並列に
入る容量となり、基本的な構成（第１図）より
も、増幅器の高周波特性を悪化させる原因となつ
ていた。
本発明は、上記のような高周波特性の劣化を伴
うことなしに、帰還増幅器帰還回路中の直流遮断
コンデンサをモノリシツク集積化する方法を提供
することにある。
うことなしに、帰還増幅器帰還回路中の直流遮断
コンデンサをモノリシツク集積化する方法を提供
することにある。
第３図ａの場合を例にとると、前記高周波特性
の劣化は、信号源１１の高周波電流が寄生容量に
流れてしまうことにより生じている。寄生容量に
直列に抵抗を入れることができれば、この高周波
電流を減少させることができる。そこで、第４図
に示すように帰還抵抗を分割し、その中間に直流
遮断コンデンサを入れれば、信号源からみた場合
も、また負荷側からみた場合も、寄生容量に直列
に抵抗が入つた形となり、上記の目的が達成でき
る。
の劣化は、信号源１１の高周波電流が寄生容量に
流れてしまうことにより生じている。寄生容量に
直列に抵抗を入れることができれば、この高周波
電流を減少させることができる。そこで、第４図
に示すように帰還抵抗を分割し、その中間に直流
遮断コンデンサを入れれば、信号源からみた場合
も、また負荷側からみた場合も、寄生容量に直列
に抵抗が入つた形となり、上記の目的が達成でき
る。
第４図は本発明の一実施例である。これを、第
１図、第３図ａの従来例と比較する。寄生容量が
存在しない第１図の場合のＹパラメータは、 Y1＝GF gm−GF −GF gD＋GF …(1) である。ここにGFは帰還抵抗のコンダクタンス、
gmはFETの相互コンダクタンス、gDはFETの出
力コンダクタンスである。
１図、第３図ａの従来例と比較する。寄生容量が
存在しない第１図の場合のＹパラメータは、 Y1＝GF gm−GF −GF gD＋GF …(1) である。ここにGFは帰還抵抗のコンダクタンス、
gmはFETの相互コンダクタンス、gDはFETの出
力コンダクタンスである。
また、第３図ａの場合のＹパラメータは、
Y3＝jωCP＋GF
gn−GF −GF
gD＋GF …(2)
である。ここにCPは寄生容量の大きさを示す。
一方、実施例に示す構成のＹパラメータは、
である。ここにRFは帰還抵抗値（＝１／GF）で
ある。ただし、分割した抵抗値は等しく、RF／２で あるとした。
ある。ただし、分割した抵抗値は等しく、RF／２で あるとした。
以上の(1)〜(3)式から、各構成の電圧利得は、そ
れぞれ次のようになる。
れぞれ次のようになる。
Av1＝−Ｇ（gn−GF）／GFα＋G2 ……(4)
Av3＝−Ｇ（gn−GF）／GFα＋G2＋jωCPβ ……(5)
Av4＝−Ｇ（gn−δGF）／δGFα＋G2＋jωδCPβ……
(6) α＝gn＋2G β＝GF＋Ｇ （gDはgn，GF，Ｇに比べ、小さいので無視し
た） これらの絶対値の周波数特性を第５図に示す。
ただし、式(4)の場合を基準（OdB）に取つた。
図からすぐわかるように、式(5)で示される場合の
高周波特性の劣化が、式(6)の実施例では充分に補
正されている。高域において利得がやや上昇して
いるのは、帰還回路の周波数特性により高周波側
で帰還量が減少しているためである。
(6) α＝gn＋2G β＝GF＋Ｇ （gDはgn，GF，Ｇに比べ、小さいので無視し
た） これらの絶対値の周波数特性を第５図に示す。
ただし、式(4)の場合を基準（OdB）に取つた。
図からすぐわかるように、式(5)で示される場合の
高周波特性の劣化が、式(6)の実施例では充分に補
正されている。高域において利得がやや上昇して
いるのは、帰還回路の周波数特性により高周波側
で帰還量が減少しているためである。
第６図は本発明の別の実施例である。この回路
構成では、第４図の回路を高利得化するために、
ソースフオロワによるバツフアを付加している。
このような場合であつても、帰還回路に関する条
件はほぼ同様であり、先の実施例と同様の効果が
ある。
構成では、第４図の回路を高利得化するために、
ソースフオロワによるバツフアを付加している。
このような場合であつても、帰還回路に関する条
件はほぼ同様であり、先の実施例と同様の効果が
ある。
本説明では、直流遮断コンデンサとしては
MIM型のものを仮定した。しかし、これにシヨ
ツトキ接合容量を用いる場合であつても、MIM
型の場合と同様の寄生容量が生じ、本発明の方法
が利用できる。
MIM型のものを仮定した。しかし、これにシヨ
ツトキ接合容量を用いる場合であつても、MIM
型の場合と同様の寄生容量が生じ、本発明の方法
が利用できる。
また、本説明ではFETを増幅素子として用い
る場合についてのみ述べた。しかし、増幅素子と
してバイポーラトランジスタを使用する場合であ
つても、消費電力を減少させるために、帰還回路
に直流遮断コンデンサを使用する時には、本発明
の方法が利用できる。
る場合についてのみ述べた。しかし、増幅素子と
してバイポーラトランジスタを使用する場合であ
つても、消費電力を減少させるために、帰還回路
に直流遮断コンデンサを使用する時には、本発明
の方法が利用できる。
〔発明の効果〕
以上説明したように、本発明によれば、帰還型
増幅器をモノリシツク集積化した場合に生じるコ
ンデンサ電極とウエハ裏面電極との間の寄生容量
の影響を減少させることができるので、増幅器の
高周波特性が向上する効果がある。
増幅器をモノリシツク集積化した場合に生じるコ
ンデンサ電極とウエハ裏面電極との間の寄生容量
の影響を減少させることができるので、増幅器の
高周波特性が向上する効果がある。
第１図は、抵抗並列帰還増幅器の従来例、第２
図は、ウエハ裏面との間の寄生容量の発生を示
す。第３図は前記寄生容量の回路的な影響を示
す。第４図、第５図、第６図は本発明の実施例の
説明図である。 第６図中、１２はドレイン接地FET、１３は
定電流源である。
図は、ウエハ裏面との間の寄生容量の発生を示
す。第３図は前記寄生容量の回路的な影響を示
す。第４図、第５図、第６図は本発明の実施例の
説明図である。 第６図中、１２はドレイン接地FET、１３は
定電流源である。
Claims (1)
- １ 出力端子と入力端子が帰還回路により接続さ
れている帰還型増幅器において、上記帰還回路は
第１、第２の抵抗と該第１、第２の抵抗の中間に
挿入されるコンデンサの３者の直列回路を含み、
上記コンデンサの両電極がいずれも少なくとも抵
抗を介して上記出力端子と入力端子抗に接続され
ることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14104383A JPS6032416A (ja) | 1983-08-03 | 1983-08-03 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14104383A JPS6032416A (ja) | 1983-08-03 | 1983-08-03 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6032416A JPS6032416A (ja) | 1985-02-19 |
| JPH058602B2 true JPH058602B2 (ja) | 1993-02-02 |
Family
ID=15282913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14104383A Granted JPS6032416A (ja) | 1983-08-03 | 1983-08-03 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032416A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100835638B1 (ko) * | 2008-01-31 | 2008-06-09 | 엘지전자 주식회사 | 광대역 저잡음 증폭기 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115006A (en) * | 1981-01-07 | 1982-07-17 | Mitsubishi Electric Corp | Amplifier |
-
1983
- 1983-08-03 JP JP14104383A patent/JPS6032416A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6032416A (ja) | 1985-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| KR100323775B1 (ko) | 모놀리식마이크로웨이브반도체집적회로및화합물반도체로이루어지는전계효과형트랜지스터의바이어스안정화회로 | |
| US4071830A (en) | Complementary field effect transistor linear amplifier | |
| US4524327A (en) | Operational amplifier | |
| JPH058602B2 (ja) | ||
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JP2864195B2 (ja) | 分布増幅器 | |
| JPH0542166B2 (ja) | ||
| JPS61206304A (ja) | トランジスタ集積回路 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JP2004072625A (ja) | 高周波電力増幅回路 | |
| US4578629A (en) | Monolithic microwave "split load" phase inverter for push-pull monolithic FET amplifier circuits | |
| JP2001339255A (ja) | 高周波回路 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| KR100215863B1 (ko) | 반도체 소자 | |
| JPH0337327B2 (ja) | ||
| JPS642448Y2 (ja) | ||
| JPH0374534B2 (ja) | ||
| JPH01137713A (ja) | ピーキング回路 | |
| JPS58223373A (ja) | デユアルゲ−ト型電界効果トランジスタ | |
| JPH0115221Y2 (ja) | ||
| JPS6040015Y2 (ja) | 広帯域増幅回路 | |
| JP3499394B2 (ja) | マイクロ波集積回路 | |
| JP3114179B2 (ja) | Ｆｅｔ集積装置 | |
| JPH0580165B2 (ja) |