JPH0586954A - 制御装置のノイズマスク回路 - Google Patents
制御装置のノイズマスク回路Info
- Publication number
- JPH0586954A JPH0586954A JP3241697A JP24169791A JPH0586954A JP H0586954 A JPH0586954 A JP H0586954A JP 3241697 A JP3241697 A JP 3241697A JP 24169791 A JP24169791 A JP 24169791A JP H0586954 A JPH0586954 A JP H0586954A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- noise mask
- mask circuit
- signal
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】
【構成】ノイズマスク回路６は回転検出器７からのエン
ジン回転信号７ａにのるノイズを取り除き、マイクロコ
ンピュータ１にエンジン回転信号６ａを入力する。ノイ
ズマスク回路６はフリップフロップで構成されクロック
信号８ａの周期より短い入力をノイズとしてマスクす
る。このノイズマスク回路６にマイクロコンピュータ１
のリセット信号５ａとテスト信号１０ａのＡＮＤ出力９
ａでリセットをかける構成とする。 【効果】テスト信号１０ａの切り替えで、ノイズマスク
回路６をリセットしたい時に５ａと同期して、リセット
をかけられる。初期状態を確定できるので回路をゲート
アレー等でＩＣ化したとき検査が容易に出来る。
ジン回転信号７ａにのるノイズを取り除き、マイクロコ
ンピュータ１にエンジン回転信号６ａを入力する。ノイ
ズマスク回路６はフリップフロップで構成されクロック
信号８ａの周期より短い入力をノイズとしてマスクす
る。このノイズマスク回路６にマイクロコンピュータ１
のリセット信号５ａとテスト信号１０ａのＡＮＤ出力９
ａでリセットをかける構成とする。 【効果】テスト信号１０ａの切り替えで、ノイズマスク
回路６をリセットしたい時に５ａと同期して、リセット
をかけられる。初期状態を確定できるので回路をゲート
アレー等でＩＣ化したとき検査が容易に出来る。
Description
【０００１】
【産業上の利用分野】エンジンの制御装置に係わり、特
にクロックによるノイズマスク回路に関する
にクロックによるノイズマスク回路に関する
【０００２】
【従来の技術】従来は、特開平1−182558 号記載のよう
に、クロックを使ったノイズマスク回路にリセットは無
かったか、または、有ったとしても制御装置の演算部の
リセット信号によりノイズマスク回路をリセットしてい
た。
に、クロックを使ったノイズマスク回路にリセットは無
かったか、または、有ったとしても制御装置の演算部の
リセット信号によりノイズマスク回路をリセットしてい
た。
【０００３】
【発明が解決しようとする課題】ノイズマスク回路にリ
セットがないと、電源印加後クロックが必要数ノイズマ
スク回路に入力されるまでの期間が不確定となり、ま
た、演算部のリセット信号をノイズマスク回路のリセッ
トに使うと、演算部の異常時に演算部をリセットする制
御装置ではノイズマスク回路もリセットされてしまうと
いう問題が有った。
セットがないと、電源印加後クロックが必要数ノイズマ
スク回路に入力されるまでの期間が不確定となり、ま
た、演算部のリセット信号をノイズマスク回路のリセッ
トに使うと、演算部の異常時に演算部をリセットする制
御装置ではノイズマスク回路もリセットされてしまうと
いう問題が有った。
【０００４】
【課題を解決するための手段】ノイズマスク回路のリセ
ットを演算部のリセットとその演算部のリセットとは別
の信号の論理積とすることで解決できる。
ットを演算部のリセットとその演算部のリセットとは別
の信号の論理積とすることで解決できる。
【０００５】
【作用】ノイズマスク回路及び演算部が正論理“１”で
リセットとすると、演算部のリセットと論理積をとる信
号を“１”にすれば、演算部のリセットが“１”となっ
たときノイズマスク回路がリセットされる。ノイズマス
ク回路のリセットが必要でないときは演算部のリセット
と論理積をとる信号を“０”にしておけば、演算部がリ
セットされてもノイズマスク回路はリセットされない。
リセットとすると、演算部のリセットと論理積をとる信
号を“１”にすれば、演算部のリセットが“１”となっ
たときノイズマスク回路がリセットされる。ノイズマス
ク回路のリセットが必要でないときは演算部のリセット
と論理積をとる信号を“０”にしておけば、演算部がリ
セットされてもノイズマスク回路はリセットされない。
【０００６】
【実施例】図１に制御装置の実施例を示す。エンジン回
転数を検出する回転検出器７から出力されたエンジン回
転信号７ａはノイズマスク回路６に入力される。ノイズ
を取り除かれたエンジン回転信号６ａは演算部であるマ
イクロコンピュータ１とＣＰＵバックアップ回路３へ入
力される。基本クロック発振器２から出力されたクロッ
ク２ａをクロック信号としてマイクロコンピュータ１は
６ａ及び図１では省略したその他のセンサからの信号を
演算し図１では省略したアクチュエータを駆動しエンジ
ンを制御する。リセット発生回路５は電源ＯＮ時マイク
ロコンピュータ１へリセット信号５ａを出力する。ＣＰ
Ｕバックアップ回路３はマイクロコンピュータ１の異常
を検出すると、マイクロコンピュータ１へリセット信号
３ａを出力し、マイクロコンピュータ１の動作を停止さ
せると共に、マイクロコンピュータ１に代わってエンジ
ン回転信号６ａよりエンジン制御をおこなう。ＣＰＵバ
ックアップ回路３へは発振回路４よりクロック信号４ａ
が入力される。ノイズマスク回路６で使用するクロック
８ａは、マイクロコンピュータ１が正常時は２ａがそし
てマイクロコンピュータ１が異常でＣＰＵバックアップ
回路３が制御を行っているときは４ａがでクロック切替
え回路８で切替え信号３ｂにより選択される。９ａはノ
イズマスク回路６のリセット信号で、テスト端子１０か
ら入力されるテスト信号１０ａとマイクロコンピュータ
１のリセット信号５ａの論理積をＡＮＤ回路９でとった
ものが出力される。
転数を検出する回転検出器７から出力されたエンジン回
転信号７ａはノイズマスク回路６に入力される。ノイズ
を取り除かれたエンジン回転信号６ａは演算部であるマ
イクロコンピュータ１とＣＰＵバックアップ回路３へ入
力される。基本クロック発振器２から出力されたクロッ
ク２ａをクロック信号としてマイクロコンピュータ１は
６ａ及び図１では省略したその他のセンサからの信号を
演算し図１では省略したアクチュエータを駆動しエンジ
ンを制御する。リセット発生回路５は電源ＯＮ時マイク
ロコンピュータ１へリセット信号５ａを出力する。ＣＰ
Ｕバックアップ回路３はマイクロコンピュータ１の異常
を検出すると、マイクロコンピュータ１へリセット信号
３ａを出力し、マイクロコンピュータ１の動作を停止さ
せると共に、マイクロコンピュータ１に代わってエンジ
ン回転信号６ａよりエンジン制御をおこなう。ＣＰＵバ
ックアップ回路３へは発振回路４よりクロック信号４ａ
が入力される。ノイズマスク回路６で使用するクロック
８ａは、マイクロコンピュータ１が正常時は２ａがそし
てマイクロコンピュータ１が異常でＣＰＵバックアップ
回路３が制御を行っているときは４ａがでクロック切替
え回路８で切替え信号３ｂにより選択される。９ａはノ
イズマスク回路６のリセット信号で、テスト端子１０か
ら入力されるテスト信号１０ａとマイクロコンピュータ
１のリセット信号５ａの論理積をＡＮＤ回路９でとった
ものが出力される。
【０００７】次に、ノイズマスク回路の詳細を図２、及
び図３により説明する。
び図３により説明する。
【０００８】ノイズマスク回路６はＤフリップフロップ
６１，６２とＡＮＤゲート６３から成り、６１，６２は
クロック信号８ａの立ち上がりに同期して入力Ｄの状態
をラッチしＱへ出力する。図３のタイミングチャートに
示すようにクロック８ａの周期より短いノイズが７ａに
のっても，ノイズマスク回路６でマスクされて、出力６
ａには現れない。
６１，６２とＡＮＤゲート６３から成り、６１，６２は
クロック信号８ａの立ち上がりに同期して入力Ｄの状態
をラッチしＱへ出力する。図３のタイミングチャートに
示すようにクロック８ａの周期より短いノイズが７ａに
のっても，ノイズマスク回路６でマスクされて、出力６
ａには現れない。
【０００９】尚、正規のエンジン回転信号７ａのパルス
幅は、クロック８ａの２周期分より長くなっており、ま
た、図には無いがクロックの分周回路を設ければ、ノイ
ズをマスクする時間は変えることができる。
幅は、クロック８ａの２周期分より長くなっており、ま
た、図には無いがクロックの分周回路を設ければ、ノイ
ズをマスクする時間は変えることができる。
【００１０】Ｄフリップフロップ６１，６２のＲは
“１”入力で出力Ｑ＝“０”となる。マイクロコンピュ
ータ１のリセット信号５ａとテスト信号１０ａをＡＮＤ
回路９へ入力しその出力９ａを６１,６２のＲへ接続す
ると、５ａと１０ａがともに“１"のときのみノイズマ
スク回路６はリセットされて６ａ＝“０”となる。従っ
て、テスト信号１０ａを切り換えることによりノイズマ
スク回路６のリセットを、マイクロコンピュータ１のリ
セット信号５ａ同期で可能不可能に制御できる。
“１”入力で出力Ｑ＝“０”となる。マイクロコンピュ
ータ１のリセット信号５ａとテスト信号１０ａをＡＮＤ
回路９へ入力しその出力９ａを６１,６２のＲへ接続す
ると、５ａと１０ａがともに“１"のときのみノイズマ
スク回路６はリセットされて６ａ＝“０”となる。従っ
て、テスト信号１０ａを切り換えることによりノイズマ
スク回路６のリセットを、マイクロコンピュータ１のリ
セット信号５ａ同期で可能不可能に制御できる。
【００１１】
【発明の効果】テスト端子を切り換えることによりノイ
ズマスク回路のリセットを、演算部のリセットに同期し
て可能不可能に制御できるので、ノイズマスク回路の初
期状態を確定出来、ノイズマスク回路のテストを容易に
行える。特に、ノイズマスク回路をゲートアレー等でＩ
Ｃ化しテストパターンで検査を行うとき初期状態が確定
出来有効である。
ズマスク回路のリセットを、演算部のリセットに同期し
て可能不可能に制御できるので、ノイズマスク回路の初
期状態を確定出来、ノイズマスク回路のテストを容易に
行える。特に、ノイズマスク回路をゲートアレー等でＩ
Ｃ化しテストパターンで検査を行うとき初期状態が確定
出来有効である。
【図１】制御装置のブロック図である。
【図２】ノイズマスク回路の詳細図である。
【図３】ノイズマスク回路のタイミングチャートであ
る。
る。
１…マイクロコンピュータ、３…ＣＰＵバックアップ回
路、５…リセット発生回路、６…ノイズマスク回路、７
…回転検出器。
路、５…リセット発生回路、６…ノイズマスク回路、７
…回転検出器。
Claims (1)
- 【請求項１】エンジン回転数を検出する回転検出器と、
基本クロックを発生する発振器とエンジン回転数をパラ
メータの一つとして演算を行う演算部と前記回転検出器
の出力のノイズをマスクするノイズマスク回路を持つ制
御装置において、ノイズマスク回路のリセットを前記演
算部のリセット信号とこれとは別の信号の論理積とした
ことを特徴とした制御装置のノイズマスク回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241697A JPH0586954A (ja) | 1991-09-20 | 1991-09-20 | 制御装置のノイズマスク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241697A JPH0586954A (ja) | 1991-09-20 | 1991-09-20 | 制御装置のノイズマスク回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0586954A true JPH0586954A (ja) | 1993-04-06 |
Family
ID=17078182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3241697A Pending JPH0586954A (ja) | 1991-09-20 | 1991-09-20 | 制御装置のノイズマスク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0586954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568141A (en) * | 1993-06-25 | 1996-10-22 | Nippondenso Co., Ltd. | Waveform shaping apparatus |
-
1991
- 1991-09-20 JP JP3241697A patent/JPH0586954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568141A (en) * | 1993-06-25 | 1996-10-22 | Nippondenso Co., Ltd. | Waveform shaping apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002251227A (ja) | クロック監視回路、データ処理装置、データ処理システム | |
| JPH0586954A (ja) | 制御装置のノイズマスク回路 | |
| JP3002341B2 (ja) | ロジックアナライザ | |
| JPH0566812A (ja) | プログラマブルコントローラの二重化ウオツチドツグタイマ | |
| JPH0720963A (ja) | クロック発振器の動作制御回路 | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH0749879Y2 (ja) | 二値化信号出力装置 | |
| JPS6246318A (ja) | 発振回路を備えた論理集積回路 | |
| JP3159891B2 (ja) | Ｃｐｕ暴走検出回路 | |
| JP2819973B2 (ja) | ノイズ除去回路 | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JP2743353B2 (ja) | 外部同期回路 | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| JPH08139576A (ja) | 接点雑音除去回路 | |
| SU1166294A1 (ru) | Распределитель | |
| JP2004054729A (ja) | システム動作監視回路 | |
| JPH0292014A (ja) | 信号出力回路 | |
| JPS6324569B2 (ja) | ||
| JPH0547128B2 (ja) | ||
| JPH01297573A (ja) | フリップフロップテスト方式 | |
| JPH05173665A (ja) | ノイズ除去回路 | |
| JPH0659910A (ja) | タイマ装置 | |
| JPS61109127A (ja) | タイマカウンタ | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JPH04107792A (ja) | マイクロコンピュータ |