JPH0587148B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路で実現する差動増幅回
路に関する。特に差動対の構成素子を対称に配列
するときのレイアウトの改良に関する。

〔概要〕

回路のほぼ中央に電源電位の導体領域を設け、
この領域に対して対称な位置に正相側および逆相
側の回路素子が配置した差動増幅回路において、 上記導体領域をくり抜いて、ここに共通の電流
源となる素子の少なくとも一部を配置することに
より、 さらにバランス特性を改善するものである。

〔従来の技術〕

差動増幅回路はリニア集積回路の増幅回路や電
流切替スイツチング回路として非常に多く用いら
れている。集積回路では同一のシリコンチツプ上
に作られたトランジスタ、抵抗値などはそれぞれ
本質的に等しい。従つて差動増幅回路のようにト
ランジスタ、抵抗のバランス回路設計を必要とす
る回路は集積回路で実現するのに適している。さ
らに、差動増幅回路は直流から高周波までの増幅
ができ、最近は数百メガヘルツ帯からギガヘルツ
帯にかけての超高周波数領域でも使われるように
なつてきている。

第４図は差動増幅回路の基本的回路を示し、ト
ランジスタQ₁，Q₂、抵抗R₁，R₂，R₃の素子で構
成され、トランジスタQ₁のベースが入力端子１、
トランジスタQ₂のベースが入力端子２、トラン
ジスタQ₁のコレクタが出力端子３、トランジス
タQ₂のコレクタが出力端子４に接続され、抵抗
R₁の一端はトランジスタQ₁のコレクタに、他端
は高電位側電源線５に接続され、抵抗R₂の一端
はトランジスタQ₂のコレクタに、他端は前記高
電位側電源線５に接続され、抵抗R₃の一端はQ₁
およびQ₂のエミツタに他端は低電位側電源線６
に接続されている。

従来、差動増幅回路のバランス設計としてはト
トランジスタおよび抵抗のバランス、および差動
の正相よび逆相の信号伝播遅延時間のバランスを
考慮して集積回路設計を行つていた。第５図は、
差動増幅回路の基本的回路である第４図の回路図
をシリコンチツプ上に実現する場合のレイアウト
配置図の従来例を示す。第５図においてバランス
設計として考慮してある点は、トランジスタQ₁，
Q₂、抵抗R₁，R₂の各素子を上下対称に配置する
こと、入力信号線１１と入力信号線１２の長さを
等しく、さらに出力信号線１３と出力信号線１４
の長さを等しくすることである。なお第５図のト
ランジスタQ₁，Q₂におけるＣはコレクタ、Ｂは
ベース、Ｅはエミツタを示し、以下各図のＣ，
Ｂ，Ｅも同様である。

従来例第５図をさらに詳細に説明すると、中央
に低電位側電源線６が走り、その上部および下部
にそれぞれ高電位側電源線５，７が走つており、
低電位側電源線６と上部の高電位側電源線５の間
にトランジスタQ₁と抵抗R₁が配置され、低電位
側電源線６と下部の高電位側電源線７の間にトラ
ンジスタQ₂と抵抗R₂が配置され、抵抗R₃はトラ
ンジスタQ₁側に配置されている。このように、
抵抗R₃がトランジスタQ₁側に配置されているた
めに、トランジスタQ₁のエミツタと抵抗R₃の接
続配線１５と、トランジスタQ₂のエミツタと抵
抗R₃の接続配線１６の配線長を比較すると、後
者の接続配線１６が長くなつている。接続配線１
５と接続配線１６の配線長が異なることによつて
それぞれの布線インピーダンス（特に配線寄生容
量）が異なる。

〔発明が解決しようとする問題点〕

上述した従来のレイアウト配置図第５図は入力
端子から出力端子までの信号線の長さが等しく、
しかも信号線の長さが比較的短くなつているが、
接続配線１５と接続配線１６の長さが異なること
でそれぞれの配線インピーダンスのバランス設計
が実現できない欠点がある。特に、この接続配線
１５と接続配線１６の配線インピーダンスに関し
ては、配線部とシリコン基板間に存在する寄生容
量が差動増幅回路のバランスを妨げ、使用周波数
が数百メガヘルツ以上になると致命的な欠点とな
る。従つて差動増幅回路のバランス設計において
は、トランジスタ、抵抗値、信号線の配線長のバ
ランスのみでなく、他の配線の寄生容量のバラン
スを充分に考慮する必要がある。

本発明はこれを改良するもので、回路バランス
状態をさらに改善する差動増幅回路を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

本発明は、回路のほぼ中央に電源の片側の電位
に接続される細長い導体領域が設けられ、この導
体領域を境にしてほぼ対称な位置に、正相側およ
び逆相側の回路素子が配置された差動増幅回路に
おいて、上記正相側および逆相側の回路素子に共
通に与える電流の電流源となる素子の少なくとも
一部が、上記導体領域をくり抜いて設けたエリア
内に配置されたことを特徴とする。

〔作用〕

正相側および逆相側に共通に電流源となる回路
素子の一部または全部を、導体領域内にくり抜い
て設けたエリア内に配置することにより、回路配
置が対称になるとともにこの回路素子は導体によ
り遮蔽され、一方の側に片寄つて影響を与えるこ
とがなくなる。

〔実施例〕

次に、本発明について図面を用いて説明する。

第１図は本発明の実施例の配置図である。中央
に低電位側の電源電位となる導体領域６が配置さ
れ、この導体領域６の一部がくり抜かれ非配線部
のエリア１０が設けられる。このエリア１０内に
正相側および逆相側に共通に電流を供給する抵抗
R₃を配置してある。導体領域６と高電位側の導
体５の間に差動増幅回路の正相側トランジスタ
Q₁および抵抗R₁が配置され、導体領域６と下部
高電位側電源線７の間に差動増幅回路の逆相側ト
ランジスタQ₂および抵抗R₂が配置される。

このように導体領域６の一部をくり抜いてエリ
ア１０を設け、このエリア１０の中に抵抗R₃を
配置することにより、トランジスタQ₁，Q₂よび
抵抗R₁，R₂，R₃が対称に配置され、トランジス
タおよび抵抗のバランス設計、入力端子から出力
端子までの信号線の長さに関する正相および逆相
のバランス設計、さらには入出力信号配線以外の
配線８，９のバランス設計が実現される。

第２図および第３図は、本発明の他の実施例回
路図および配置図である。トランジスタQ₁₀₂，
Q₁₀₃，Q₁₀₄、抵抗R₁₀₃，R₁₀₄，R₁₀₅の各素子によ
つて差動増幅回路を構成してある。

第３図に示すように、低電位側の電源導体領域
６の一部をくり抜いて設けられたエリア１０４
に、正相側および逆相側に共通なトランジスタ
Q₁₀₁，Q₁₀₄、抵抗R₁₀₂，R₁₀₅を配置する。図中２
×R₁₀₁および２×R₁₀₈は抵抗値がR₁₀₁およびR₁₀₈
のそれぞれ２倍の値であることを示す。

〔発明の効果〕

以上説明したように、本発明によれば、回路の
配置対称性がきわめてよくなるとともに、共通の
部分は電源導体で遮蔽されるから、一方に片寄つ
て影響を与えることがなくなり、きわめてよいバ
ランス特性が得られる。

【図面の簡単な説明】

第１図は本発明の実施例差動増幅回路の配置
図。第２図は本発明第２実施例回路図。第３図は
本発明第２実施例の配置図。第４図は差動増幅回
路の基本回路図。第５図は従来の差動増幅回路の
レイアウト図。 １，２，１０１，１０２……入力端子、３，
４，１０３……出力端子、５，７……高電位側電
源の導体、６……低電位側電源の導体領域、８，
９……配線、１０，１０４……繰り抜いて設けた
エリア、１１〜１６……配線、Q₁，Q₂，Q₁₀₁〜
Q₁₀₈……トランジスタ、R₁，R₂，R₃，R₁₀₁〜
R₁₀₈……抵抗。

Claims (1)

1. 【特許請求の範囲】 １ 回路のほぼ中央に電源の片側の電位に接続さ
   れる細長い導体領域が設けられ、この導体領域を
   境にしてほぼ対称な位置に、正相側および逆相側
   の回路素子が配置された差動増幅回路において、 上記正相側および逆相側の回路素子に共通に与
   える電流の電流源となる素子の少なくとも一部
   が、上記導体領域をくり抜いて設けたエリア内に
   配置された ことを特徴とする差動増幅回路。