JPH0587986B2 - - Google Patents

Info

Publication number
JPH0587986B2
JPH0587986B2 JP59123553A JP12355384A JPH0587986B2 JP H0587986 B2 JPH0587986 B2 JP H0587986B2 JP 59123553 A JP59123553 A JP 59123553A JP 12355384 A JP12355384 A JP 12355384A JP H0587986 B2 JPH0587986 B2 JP H0587986B2
Authority
JP
Japan
Prior art keywords
polysilicon
manufacturing
resistance element
annealing
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59123553A
Other languages
English (en)
Other versions
JPS6074466A (ja
Inventor
Shaa Rajibu
Rii Hyuui Samueru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6074466A publication Critical patent/JPS6074466A/ja
Publication of JPH0587986B2 publication Critical patent/JPH0587986B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/40Resistors
    • H10D1/47Resistors having no potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/94Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/15Static random access memory [SRAM] devices comprising a resistor load element

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は抵抗素子を含む集積回路に関するもの
で、とくにその製造方法およびそのような抵抗素
子を用いたバイポーラ型集積回路、さらには半導
体基板中で低TCR抵抗素子を製作する方法に係
わるものである。
〔発明が解決しようとする問題点〕
集積回路に用いる従来の抵抗素子はその抵抗値
温度依存性に問題があつた。すなわち、ポリシリ
コンは通常はきわめて大きな負の温度係数
(TCR)をもつが、モノリシツクシリコン中に拡
散させた抵抗体は典型的にはきわめて大きな正の
TCRを示す。集積回路は実際に使用する多くの
場合、これら回路の抵抗が小さいかあるいはゼロ
であることがきわめて望ましい。
〔発明の目的〕
故に本発明の第一の目的は、温度に対する抵抗
変化がゼロであるかまたは微小な抵抗素子を有す
る集積回路の製造方法を提供することにある。
TCRが近似ゼロである抵抗素子は様々な用途
にとつて望ましいもので、たとえばアナログ回路
やデータ変換回路、さらには特殊目的に用いる計
装用回路やスタチツクRAM等の分野で望まれて
いる。しかしながら従来この種の回路装置におい
ては、多くの場合負のTCRを有する抵抗素子に
起因する熱不安定性という問題があつた。すなわ
ち、TCRが負の抵抗素子が一時的にオーバーヒ
ートすると、大量の電流を流してさらにオーム加
熱作用を受けることとなる。このような場合、回
路によつては熱暴走を起し、該抵抗素子あるいは
回路の他の箇所を破壊してしまうことがある。こ
のことはとくにバイポーラ型のデイバスの場合に
問題であり、このためバイポーラ型のデイバスに
用いる抵抗素子はTCRが正の拡散型抵抗素子を
用いるのが普通であつた。しかし拡散型の抵抗素
子を用いるとデバイス全体のレイアウト設計が難
しくなり、また製造プロセスがより複雑になると
いう問題が生ずる。
故に本発明の第二の目的は、温度の上昇にとも
なつて抵抗値が増大するポリシリコン抵抗素子を
有する集積回路の製造方法をを提供することにあ
る。
本発明の第三の目的は、温度の上昇にともなつ
て抵抗値が増大するポリシリコン抵抗素子を有す
るバイポーラ型集積回路を提供することにある。
半導体抵抗素子の熱不安定性は、他にも問題と
なる場合があるとはいえ、一般に比較的電流密度
の高いバイポーラ型の集積回路においてとくに問
題である。
従つて本発明の第四の目的は、温度の上昇にと
もなつて抵抗値が増大するポリシリコン抵抗素子
を有する集積回路を提供することにある。
従来の集積回路抵抗素子についてのもうひとつ
の問題は、その対放射線硬度であつて、これら抵
抗素子が例えばアルフア粒子やガンマ線などの放
射を受けるとそのTCRが少なからず変化するこ
とである。これは放射線により発生した荷電粒子
が、抵抗素子の欠陥部位や粒界等にトラツプされ
ることに起因するものである。
故に本発明の第五の目的は、放射線の照射を受
けてもTCR値の変化しない抵抗素子をを内蔵す
る集積回路を提供することにある。
〔問題点を解決しようとするための手段〕
これらの目的を達成するために、本発明はポリ
シリコンを蒸着後、この蒸着ポリシリコンを過渡
的にアニール処理することによりその粒度を増大
させ、しかる後このポリシリコンを不活性化材料
により不活性化することによりその粒界における
トラツプ密度を減少させ、しかる後、該ポリシリ
コンに接続部を形成することによつて抵抗素子と
すること特徴とする、集積回路に用いるポリシリ
コン抵抗素子の製造方法を提供するものである。
〔実施例〕
次に図面を参照して本発明の実施例を説明す
る。
ポリシリコンの抵抗率は2種類の因子により定
まる。すなわち、第1図に概略を示すように結晶
粒子の抵抗RGと粒界の抵抗RGBである。全抵抗RP
は従つてRP=RG+RGBで与えられる。一方、粒子
抵抗の温度に対する依存度は RG∝KGT3/2 (1) で表わされ、また粒界抵抗の温度依存度は RGB∝KGBT1/2e〓B/KT (2) で表わされることが知られている。ただしKG
KGBはいずれも材料の種類や工程の順序などによ
り定まる定数である。これら2種類の温度依存度
特性から、全抵抗RPは次式に示すように変化す
ることがわかる。
RP∝KGT3/2+AKGBT1/2e〓B/KT (3) ただし、Aは定数である。この式から、温度に対
する全抵抗RPの変化率は一般に次の式で表わす
ことができる。
dR/dT=[aT1/2+bT-1/2e〓B/KT] −cφBT-3/2e〓B/KT (4) ここにφBは粒界バリヤの高さであり、このφB
は粒界におけるトラツプ密度Qtのバルクドーピ
ング密度Nに対する比の2乗に比例することが知
られている。すなわち、 φB∝(QT 2/N) (5) ポリシリコンは上の一式(4)における右辺の第3
項の値が大きく、従つて負のTCRをもつことが
わかる。すなわち、前記トラツプ密度Qtが大き
いことということはφBの値が大きいということ
であり、φBの値が大きければ式(4)における右辺
の第3項の値も大きいということになる。なおバ
ルクドーピング密度Nが大きければφBの値は小
さくなるが、ポリシリコン抵抗素子の通常のドー
ピングレベル(たとえば1017/cm3−1018/cm3)で
は、φBの値はなお有意である。ただしドーピン
グ密度Nがどのような値であつても、式(4)の右辺
第3項の値を小いさくすることによつて、ポリシ
リコン抵抗素子のTCRを小さくすることができ
る。
TCRはレーザアニーリングによつて少くとも
二通りに変化する。第一はレーザアニーリングに
よる粒度の増大であり、この粒度の増大により粒
界の数が減少し、従つて粒界抵抗RGBの全抵抗値
RPに対する寄与度が低下する。このことはさら
にdRGB/dTのdRP/dTに対する寄与度も低下
し、ひいてはTCRがゼロに近くなることを意味
する。第二には、レーザアニールにより各粒界に
おけるトラツプ密度Qtが低下し、このためにφB
値が減少して、やはりTCRのマイナス分が減少
するということである。
本発明はポリシリコン抵抗素子におけるTCR
のマイナス分を減少させるためにレーザによる処
理と水素アニールの両方を用いることを提案する
もので、これによりたとえば第2図に示すような
ポリシリコン抵抗構造において、蒸着を行なつた
ままの(as−deposited)の状態で粒度を約500オ
ングストロームとすることができる。
上記のレーザ処理および水素アニール処理に引
き続いてレーザアニールを適度のエネルギ密度、
たとえば0.6ジユール/cm2で行なうことにより粒
度の増大をはかる。本発明を実施するに当つて
は、このレーザアニールをたとえばネオジミウム
レーザ(YAG)発振による波長1.06ミクロン、
周波数10キロヘルツ、周期150ナノ秒のパルスレ
ーザを6インチ/秒の走査速度で用いて行なう。
この場合レーザ出力密度は4メガワツト/cm2
傍となる。
また本発明の他の実施態様においては出力7ワ
ツトのアルゴン連続波レーザを用い、この場合は
該レーザから送出された100ミクロンのスポツト
を用いて、走査速度8ないし10インチ/秒、ステ
ツプ間隔10ミクロンで走査を行なう。
本発明による方法におけるレーザアニール処理
の態様は上記の方法に限定されるものではなく、
他のレーザアニール処理法、例えば公知のレーザ
アニール法を用いてもよいことはいうまでもな
い。
レーザアニール工程に引き続きて水素イオンに
よるアニール処理を行う。この際重要なことは、
アニール処理は水素原子アニールであつて水素分
子アニールではないということで、水素はこれを
プラズマ放電にさらすことにより分離を行なうの
が好ましい。水素イオンはポリシリコン中で容易
に拡散してポリシリコン結晶粒子の未結合手(ダ
ングリングボンド)と粒子の界面で結合する。こ
の結果、結晶粒子界面におけるトラツプ密度Qt
が低下し、TCRのマイナス因子は減少する。
しかしながら、通常は水素アニール処理のみで
は粒度の小さなポリシリコンのTCRをゼロまた
は正とするのには充分でない。このために本発明
の1実施態様においては、レーザアニール処理と
水素イオンによる不活性化処理を組み合わせて用
いることとし、これら二つの工程を組み合せたプ
ロセスを用いることにより、正のTCRをもつた
ポリシリコン抵抗素子を得られることが実証され
たのである。
水素プラズマによる不活性化処理(パツシベー
シヨン)の条件はさほど厳密なものではないが、
本発明においては不活性化処理をたとえば300℃
で水素50%、窒素50%の混合物を1Torrの圧力下
で用いて行なう。これらのガスはたとえば流速約
2000sccmで流動させ、また600ワツトの電力を電
極間間隔を約2.5インチとした350ないし400平方
インチの電極領域に印加する。第4図ないし第6
図は、このようにして製作された3種のポリシリ
コン抵抗のそれぞれの抵抗−温度特性を示す(プ
ロツト□・)もので、ここに用いたポリシリコン層
は厚さは400ないし500ナノメータであり、またア
ニール処理後のポリシリコンの粒度は3ないし5
ミクロンである。
本発明における水素アニール処理は、気体混合
物中の水素部を50%とする代りに10%とし、他の
条件は上記と同じにして実施してもよい。このよ
うな条件で実際のデバイスを用いて測定した結果
を第4図ないし第6図に△・でプロツトして示す。
これらのグラフ、とくに第4図および第6図のグ
ラフから明らかなように、水素分を10%としてア
ニール処理を行なつた場合には、抵抗素子の
TCRはほぼゼロとなる。なお、このような条件
で水素アニール処理を行なう場合には、処理時間
をあまり長くとらないことが望ましく、処理時間
が長すぎるとTCRは正になる。
第6図においてΔの上部の数字は温度125℃を、
下部の数字が温度25℃を、右側の表示は125°Cの
ときの抵抗値が25℃のときの抵抗値より何%増減
しているかを表している。比較例のポリシリコン
抵抗素子の抵抗−温度特性を示す第7図において
は、抵抗値の増減率(%)は表示されていない
が、このようにアニール処理がなされていないポ
リシリコン抵抗素子の抵抗−温度特性が負の大き
な温度係数(TCR)をもつことは発明が解決し
ようとする問題点の欄で既に述べた通りである。
上述のような処理を行なうことにより、集積回
路の抵抗素子は、従来の方法で製作された集積回
路の抵抗素子ににくらべて全抵抗率が低くなり、
従つて寸法や形状、および処理条件等が同一とす
れば、抵抗値も低くなる。第8図は、本発明のサ
ンプルデバイスにおけるレーザアニール条件に対
する、抵抗値の依存度を示すものである。
水素による不活性化アニール処理を行なつた後
で加熱処理を行なうことは、加熱により水素の一
部が分子状態で逃散する恐れがあるため、好まし
くない。とはいえ、アニール後の高温処理を完全
に避ける必要もなく、ただ高温での処理をなるべ
く短時間とするのがよいということである。従つ
て例えばポリシリコン抵抗を、リフローの必要な
多層酸化物で被覆する場合は、OCD(アルコール
またはアセトンに溶解した珪化物溶液、いわゆる
スピンオンガラス)等の多層酸化物や、PIQ(高
分子高温度ポリイミドポリマー)等の有機材料を
用いるのが好ましい。あるいはまた、多層酸化物
のリフローに過渡加熱法を用いてもよい。
同様に、接触焼成等の総処理時間はなるべく短
くするのが望ましいが、いずれにしても高温度処
理の難点は、パツシベーシヨンを行なつたポリシ
リコンからきわめて緩慢に水素が逃げ出すことだ
けで、しかもこの水素の逃散がきわめて緩慢であ
つて急激に進行するものであはないために、高温
度処理に対する感度はけつして極端なものではな
く、アニール処理後の高温度処理をまつたく行な
つてはならないという程のものではない。
パツシベーシヨン処理に用いることのできる材
料は水素に限定されるものではなく、本発明によ
る方法で使用する不活性化材料は、好ましくはシ
リコン中で電気的に不活性でかつ粒界における未
結合手との親和性がすぐれているものならば、ど
のような不活性化材料を用いてもよい。
さらに水素パツシベーシヨン処理にプラズマ反
応炉を用いることは必ずしも重要ではなく、所望
ならば特注の装置をもつてこれに替えてもよい。
またプラズマ放電の均一性もさして重要なもので
はなく、従つて例えば流入ガス流と交差するよう
にアークを発生させ、生成する原子やイオンの再
結合距離よりも短い距離に、スライス全部を前記
ガス流の下流に位置させるようにした構造とすれ
ば足りる。
第3a図に本発明によるバイポーラ型集積回路
の実施例を示す。図中、102はこの集積回路に
含まれるポリシリコン抵抗素子である。同図に示
すように本実施例における抵抗素子102は、拡
散濃度の比較的低いポリシリコン抵抗領域108
(N−型)を有しており、この領域108は比較
的拡散濃度の高いポリシリコンオーム接触領域1
06(N+型)と結合している。これら接触領域
106には金属接点104がオーム接触して、抵
抗素子102の端子を構成している。抵抗素子1
02は電界分離酸化物層112の上面に形成され
ており、プラズマ酸化物層110により抵抗素子
の端子104を絶縁するとともに、プレーナ構造
を形成する。第3a図にはさらにバイポーラゲー
トが示してあり、このバイポーラゲートはエミツ
タ接点118と、ベースおよびクランプダイオー
ド接点120と、ロジツクダイオード接点122
と、コレクタ接点124とからなるトランジスタ
116を有する。前記接点122はタングステン
チタン(TiW)で形成するのがよい。なお第3
a図は単にデバイスの構造例を示すものであつ
て、各領域や接点間の結合関係についての好まし
い例を示すものではない。第3b図は上記デバイ
ス構造の等価回路例を示すもので、抵抗102′
または102″は第3a図における抵抗素子10
2に相当するものである。
以上の記載から明らかなように、本発明は各種
のバイポーラ型回路に適用、実施しうるもので、
SRAMやMOS回路に用いても好適である。とり
わけMOS回路に用いる場合、電流密度が増大す
るにともなつて熱安定性の問題が重要となるが、
本発明によるポリシリコン抵抗はこのような問題
に対処する上でも効果的である。
本発明を実施するにあたつてレーザによるアニ
ール処理は必ずしも必要でない。すなわち、上記
のレーザアニール工程の主たる効果は、単にポリ
シリコンの粒度を増大させることにあるのであつ
て、このような効果を達成するためには、他の手
段を講じることも可能である。すなわち、例えば
閃光灯やフリツプオーブン等による加熱や電子ビ
ームアニーリング等、他の過渡加熱手段を用いる
ことができる。
さらに水素パツシベーシヨン処理は、これを陽
子イオンの打ち込みにより行なうこともできる。
また場合によつては、レーザアニール工程を二
重波長照射源を用いて行なつてもよい。この方法
はポリシリコンに強く吸収される比較的短い波
長、例えば1.06ミクロンもしくは可視領域の波長
を、例えば9.25ミクロンまたは10.6ミクロンの比
較的長い波長と組み合わせて用い、長い方の波長
がポリシリコン中では減衰せず、ポリシリコン層
下面の二酸化物層に強く吸収されるようにしたも
ので、長い波長のレーザは上記いずれの波長も炭
酸ガスレーザの発振により簡便に得ることができ
る。このような二重波長アニール処理法によつ
て、アニール処理を施した物質中の粒度を増大さ
せることができる。両波長の出力比はほぼ1対1
とし、いかなる場合にも略々この比となるように
する。また全エネルギ密度を例えば約3ジユー
ル/cm2とし、必要に応じて0.1ジユール/cm2ない
し6ジユール/cm2の範囲内で適当な値を選ぶこと
とする。
第3a図の構造に上記の二重波長アニール処理
を行うと、短い方の波長のレーザで上部のポリシ
リコン層106等がアニールされると同時に長い
方の波長のレーザで下部の酸化物層112がアニ
ールされる。これにより、酸化物層の膜質が強化
されると共にトランジスタの信号取出し部分11
8,120,122及び124等の開口部のステ
ツプカバレージも改善され、コンタクトラインの
断線を防止することができる。
さらに本発明においては、単結晶シリコン(あ
るいはその他の単結晶半導体)に形成された抵抗
素子の対温度依存度はこれを適宜加減することが
できる。
またゼロTCR抵抗素子を半導体基板中に形成
する場合は、該抵抗素子を拡散法によるよりは、
むしろイオン注入法により形成するのが望まし
い。イオン注入法はそれ自体ある程度のアモルフ
アス化を促すが、このアモルフアス化をアニール
アウトするに先立つてフツ素や酸素等の反応ガス
を導入することにより、シリコン中の各種欠陥や
亜結晶粒のピンニングを行なう。この場合、レー
ザのアニール完了後もdRP/dT依存性に対する
φBの寄与度は残存しているため、正のTCRは依
然として低下する。
〔発明の効果〕
本発明によるポリシリコン抵抗素子の製造方法
は上記のように、蒸着後のポリシリコンを過渡的
にアニール処理する第1の工程と、アニール処理
したポリシリコンを不活性化する第2の工程をも
つて実質的な製造工程としたもので、第1の工程
によりポリシリコンの粒度を増大させ、第2の工
程によりポリシリコンの粒界におけるトラツプ密
度を減少させることができるという効果がある。
従つて本発明によるポリシリコン抵抗素子は、温
度の上昇にともなつて抵抗値が増大し、温度に対
する抵抗変化が近似ゼロであるため、各種のバイ
ポーラ型回路に好適に適用しうるもので、とくに
SRAMやMOS回路に用いて効果的である。
【図面の簡単な説明】
第1図はポリシリコンの結晶粒子構造を示す概
略図、第2図は本発明による方法により製作した
単純なポリシリコン抵抗素子の構造を示す断面
図、第3a図及び第3b図は本発明によるバイポ
ーラデバイスにおいて正のTCRを有するポリシ
リコン抵抗素子を内蔵する実施例示す断面図、第
4図は本発明の実施例により製作したポリシリコ
ン抵抗素子の抵抗−温度曲線を示すグラフ図、第
5図は本発明の実施例により製作した他のポリシ
リコン抵抗素子の抵抗−温度曲線を示すグラフ
図、第6図は本発明の実施例により製作した更に
他のポリシリコン抵抗素子の抵抗−温度曲線を示
すグラフ図、第7図は比較例のポリシリコン抵抗
素子の抵抗−温度曲線を示すグラフ図、第8図は
レーザアニール条件に対する抵抗素子の依存度を
示すグラフ図である。 102……抵抗素子、110……二酸化物層、
114……基板、116……トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板へ、ポリシリコンを蒸着後、この
    蒸着ポリシリコンをアニール処理することにより
    その粒度を増大させ、このポリシリコンを不活性
    化材料により不活性化することによりその粒界に
    おけるトラツプ密度を減少させ、該ポリシリコン
    に接続部を形成することによつて抵抗素子とする
    こと特徴とする、集積回路に用いるポリシリコン
    抵抗素子の製造方法。 2 前記アニール処理はこれをレーザアニールに
    より行うようにしたことを特徴とする特許請求の
    範囲第1項記載のポリシリコン抵抗素子の製造方
    法。 3 前記アニール処理はこれを約0.6ジユール/
    cm2のエネルギ密度で行うようにしたことを特徴と
    する特許請求の範囲第2項記載のポリシリコン抵
    抗素子の製造方法。 4 前記ポリシリコンの蒸着はこれを絶縁層上で
    行い、また前記アニール処理はこれを2種類の波
    長の光で用いて行い、これら2種類の波長の一方
    はポリシリコンに強く吸収される波長とし、他方
    はポリシリコンを実質的に透過し、かつ前記絶縁
    層により強く吸収されるような波長としたことを
    特徴とする特許請求の範囲第1項記載のポリシリ
    コン抵抗素子の製造方法。 5 前記不活性材料はこれを水素イオンとしたこ
    とを特徴とする特許請求の範囲第1項記載のポリ
    シリコン抵抗素子の製造方法。 6 前記不活性材料による処理はこれを前記アニ
    ール処理を施したポリシリコンを水素プラズマに
    接触させることにより行うようにしたことを特徴
    とする特許請求の範囲第5項記載のポリシリコン
    抵抗素子の製造方法。 7 前記不活性材料による処理はこれを前記アニ
    ール処理を施したポリシリコンに水素イオンを注
    入することにより行なうようにしたことを特徴と
    する特許請求の範囲第5項記載のポリシリコン抵
    抗素子の製造方法。 8 前記ポリシリコンはこれを1017/cm3ないし
    1018/cm3のドーパント濃度にドープするようにし
    たことを特徴とする特許請求の範囲第1項記載の
    ポリシリコン抵抗素子の製造方法。 9 前記ポリシリコンはこれを厚さ500ないし
    6000オングストロームの層としたことを特徴とす
    る特許請求の範囲第8項記載のポリシリコン抵抗
    素子の製造方法。 10 前記アニール処理はこれを前記ポリシリコ
    ンの粒度が少なくとも3ミクロン増加するのに十
    分なエネルギ密度で行うようにしたことを特徴と
    する特許請求の範囲第1項記載のポリシリコン抵
    抗素子の製造方法。
JP59123553A 1983-06-17 1984-06-15 ポリシリコン抵抗素子の製造方法及び該素子を用いた集積回路 Granted JPS6074466A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US505523 1983-06-17
US06/505,523 US4579600A (en) 1983-06-17 1983-06-17 Method of making zero temperature coefficient of resistance resistors

Publications (2)

Publication Number Publication Date
JPS6074466A JPS6074466A (ja) 1985-04-26
JPH0587986B2 true JPH0587986B2 (ja) 1993-12-20

Family

ID=24010664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59123553A Granted JPS6074466A (ja) 1983-06-17 1984-06-15 ポリシリコン抵抗素子の製造方法及び該素子を用いた集積回路

Country Status (2)

Country Link
US (1) US4579600A (ja)
JP (1) JPS6074466A (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4898838A (en) * 1985-10-16 1990-02-06 Texas Instruments Incorporated Method for fabricating a poly emitter logic array
EP0226293B1 (en) * 1985-10-16 1992-04-22 Texas Instruments Incorporated Method for producing a buried contact schottky logic array, and device produced thereby
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4762801A (en) * 1987-02-20 1988-08-09 National Semiconductor Corporation Method of fabricating polycrystalline silicon resistors having desired temperature coefficients
US5240511A (en) * 1987-02-20 1993-08-31 National Semiconductor Corporation Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
US5298785A (en) * 1987-05-15 1994-03-29 Fuji Electric Co., Ltd. Semiconductor device
GB2215123B (en) * 1988-02-16 1990-10-24 Stc Plc Improvement in integrated circuits
JP2754555B2 (ja) * 1988-03-11 1998-05-20 ソニー株式会社 半導体装置の製造方法
JPH02137325A (ja) * 1988-11-18 1990-05-25 Fuji Electric Co Ltd 非晶質シリコン表面に対する不活性化処理方法
DE69012848T2 (de) * 1989-02-09 1995-03-09 Sony Corp Integrierte Halbleiterschaltungsanordnungen.
US5457062A (en) * 1989-06-30 1995-10-10 Texas Instruments Incorporated Method for forming gigaohm load for BiCMOS process
US5047826A (en) * 1989-06-30 1991-09-10 Texas Instruments Incorporated Gigaohm load resistor for BICMOS process
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
JP2890601B2 (ja) * 1990-02-08 1999-05-17 株式会社デンソー 半導体センサ
JP3315730B2 (ja) * 1991-08-26 2002-08-19 マイクロリス、コーパレイシャン ピエゾ抵抗半導体センサ・ゲージ及びこれを作る方法
US5212108A (en) * 1991-12-13 1993-05-18 Honeywell Inc. Fabrication of stabilized polysilicon resistors for SEU control
US5585776A (en) * 1993-11-09 1996-12-17 Research Foundation Of The State University Of Ny Thin film resistors comprising ruthenium oxide
US5489547A (en) * 1994-05-23 1996-02-06 Texas Instruments Incorporated Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient
US5646057A (en) * 1994-07-25 1997-07-08 Taiwan Semiconductor Manufacturing Company Method for a MOS device manufacturing
JP3571765B2 (ja) * 1994-08-04 2004-09-29 三菱電機株式会社 半導体圧力検出装置
JP2825074B2 (ja) * 1995-10-25 1998-11-18 日本電気株式会社 半導体装置の製造方法
US6372592B1 (en) 1996-12-18 2002-04-16 United States Of America As Represented By The Secretary Of The Navy Self-aligned MOSFET with electrically active mask
US6315384B1 (en) 1999-03-08 2001-11-13 Hewlett-Packard Company Thermal inkjet printhead and high-efficiency polycrystalline silicon resistor system for use therein
US6319743B1 (en) 1999-04-14 2001-11-20 Mykrolis Corporation Method of making thin film piezoresistive sensor
US6238993B1 (en) 1999-04-27 2001-05-29 Taiwan Semiconductor Manufacturing Company Polysilicon load for 4T SRAM operation at cold temperatures
US6351021B1 (en) * 1999-07-01 2002-02-26 Intersil Americas Inc. Low temperature coefficient resistor (TCRL)
US6267471B1 (en) 1999-10-26 2001-07-31 Hewlett-Packard Company High-efficiency polycrystalline silicon resistor system for use in a thermal inkjet printhead
US6225684B1 (en) 2000-02-29 2001-05-01 Texas Instruments Tucson Corporation Low temperature coefficient leadframe
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
DE10049455A1 (de) * 2000-10-06 2002-04-11 Daimler Chrysler Ag Vorrichtung zum Schutz vor elektrostatischer Aufladung einer Batterie
JP2004006466A (ja) * 2002-05-31 2004-01-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7406397B2 (en) * 2004-09-02 2008-07-29 International Business Machines Corporation Self heating monitor for SiGe and SOI CMOS devices
US10096609B2 (en) 2015-02-16 2018-10-09 Globalfoundries Inc. Modified tungsten silicon
US10390433B2 (en) 2015-03-31 2019-08-20 Texas Instruments Incorporated Methods of forming conductive and resistive circuit structures in an integrated circuit or printed circuit board
US9595518B1 (en) 2015-12-15 2017-03-14 Globalfoundries Inc. Fin-type metal-semiconductor resistors and fabrication methods thereof
US20200361782A1 (en) * 2019-05-16 2020-11-19 Sciosense B.V. Photo-annealing in Metal Oxide Sensors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007297A (en) * 1971-09-20 1977-02-08 Rca Corporation Method of treating semiconductor device to improve its electrical characteristics
US3902926A (en) * 1974-02-21 1975-09-02 Signetics Corp Method of making an ion implanted resistor
JPS5129883A (ja) * 1974-09-06 1976-03-13 Hitachi Ltd
US4047976A (en) * 1976-06-21 1977-09-13 Motorola, Inc. Method for manufacturing a high-speed semiconductor device
JPS5444880A (en) * 1977-09-16 1979-04-09 Nec Corp Manufacture of semiconductor device
US4144100A (en) * 1977-12-02 1979-03-13 General Motors Corporation Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
US4266986A (en) * 1979-11-29 1981-05-12 Bell Telephone Laboratories, Incorporated Passivation of defects in laser annealed semiconductors
US4318752A (en) * 1980-05-16 1982-03-09 Bell Telephone Laboratories, Incorporated Heterojunction semiconductor laser fabrication utilizing laser radiation
US4364779A (en) * 1980-08-04 1982-12-21 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices including double annealing steps for radiation hardening
JPS57133661A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Heat treatment for polycrystalline semiconductor
US4319954A (en) * 1981-02-27 1982-03-16 Rca Corporation Method of forming polycrystalline silicon lines and vias on a silicon substrate
IL63856A (en) * 1981-09-16 1984-12-31 Beta Eng & Dev Ltd Three dimensional digitizer for digitizing the surface contour of a solid body
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors

Also Published As

Publication number Publication date
JPS6074466A (ja) 1985-04-26
US4579600A (en) 1986-04-01

Similar Documents

Publication Publication Date Title
JPH0587986B2 (ja)
US4198246A (en) Pulsed laser irradiation for reducing resistivity of a doped polycrystalline silicon film
US4154625A (en) Annealing of uncapped compound semiconductor materials by pulsed energy deposition
US4098921A (en) Tantalum-gallium arsenide schottky barrier semiconductor device
JP2893723B2 (ja) オーミック電極の製造方法
US3923975A (en) Tantalum-gallium arsenide schottky barrier semiconductor device
JPS5819125B2 (ja) 半導体装置の製造方法
US3513035A (en) Semiconductor device process for reducing surface recombination velocity
TW201818560A (zh) 矽材料之加工方法
WO2000016408A1 (en) Semiconductor device and its manufacturing method
CN1110074C (zh) 半导体器件的制造方法
JPS5834931B2 (ja) ハンドウタイヘノフジユンブツドウニユウホウ
JP2024080162A (ja) 不純物導入方法及び不純物導入装置
JPS6249753B2 (ja)
CN115346871B (zh) 半导体器件的制造方法、半导体器件及电子设备
JPS6250971B2 (ja)
JPS6342406B2 (ja)
JPS63239941A (ja) 化合物半導体装置の電極の製造方法
JPS5835965A (ja) 半導体装置
JPS6030112B2 (ja) トランジスタの製造方法
JPH04111358A (ja) 過電圧自己保護型サイリスタ
KR940001256B1 (ko) 금속배선막 형성방법
JPH0126191B2 (ja)
TW202536943A (zh) 半導體裝置的製造方法及半導體裝置
CN113421828A (zh) 一种采用辐照技术制造半导体器件的方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees