JPH058892B2 - - Google Patents

Info

Publication number
JPH058892B2
JPH058892B2 JP16573286A JP16573286A JPH058892B2 JP H058892 B2 JPH058892 B2 JP H058892B2 JP 16573286 A JP16573286 A JP 16573286A JP 16573286 A JP16573286 A JP 16573286A JP H058892 B2 JPH058892 B2 JP H058892B2
Authority
JP
Japan
Prior art keywords
frame counter
timing signal
carry
burst timing
setting switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16573286A
Other languages
English (en)
Other versions
JPS6320930A (ja
Inventor
Keiko Komuro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16573286A priority Critical patent/JPS6320930A/ja
Publication of JPS6320930A publication Critical patent/JPS6320930A/ja
Publication of JPH058892B2 publication Critical patent/JPH058892B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 〔概要〕 バーストタイミング信号発生回路において、送
出すべきバーストタイミング信号のスタートチヤ
ンネルとエンドチヤンネルを設定する際、スター
トフレームカウンタからのキヤリーがエンドフレ
ームカウンタからのキヤリーよりも早く発生した
時のみバーストタイミング信号を送出して、装置
試験が出来なくなる可能性の改善を図つたもので
ある。
〔産業上の利用分野〕
本発明はバーストタイミング信号発生回路、例
えば無線データ伝送装置に使用されるバーストタ
イミング信号発生回路の改良に関するものであ
る。
第4図は無線データ伝送方式説明図で、第4図
aは無線データ伝送装置構成図、第4図bは無線
区間フレームフオーマツト、第4図cは局内フレ
ームフオーマツトを示す。以下、第4図b、第4
図cを参照しながら第4図aの動作を説明する。
先ず、子局の端末1は例えば入力する音声信号
やフアクシミリ等を多重化して終端装置2に加
え、第4図bに示す様な無線区間フレームフオー
マツトに変換した後、無線機3の送信部TXを介
して周波数f1で親局に送出する。親局では無線機
4の受信部RXで無線区間フレームフオーマツト
の信号を取出した後、終端装置5で第4図cに示
す様な局内フレームフオーマツトに変換して交換
機側に送出する。
又、親局から子局への伝送は上記と逆の処理が
行われ、子局の終端装置2で無線区間フレームフ
オーマツトが宅内フレームフオーマツト(図示せ
ず)に変換される。
次に、第4図aに示す無線データ伝送装置を試
験する際には、交換機側の装置の代りに保守盤6
を終端装置5に接続し、この盤の中に設けられて
いるバーストタイミング信号発生回路(図示せ
ず)で発生したバーストタイミング信号を用い
て、第4図cに示す局内フレームフオーマツトの
例えばチヤンネル1からチヤンネル3(以下、
CH1〜CH3と省略する)に試験用データを挿
入し、これを親局折返しで正常な受信ができれば
親局は異常なしと判定し、親局から子局の終端装
置2までの折返しで正常な受信ができなければ、
上記の試験結果を参照して子局装置に異常発生と
判定できるので障害個所の切分けが可能となる
が、CHの設定を誤ると試験ができなくなること
がある。
そこで、バーストタイミング信号の誤設定の可
能性をできるだけ少なくする事が必要である。
〔従来の技術〕
第5図は従来例のブロツク図、第6図は第5図
のタイムチヤートで、第6図の左側の数字は第5
図の同じ数字の部分の波形を示す。以下、第6図
の局内フレームフオーマツトのCH1〜CH3ま
でのバーストタイミング信号(斜線の部分)を送
出するとして、第6図を参照して第5図の動作を
説明する。
先ず、局内フレームフオーマツトを構成する各
CHは8ビツト構成で、スタートチヤンネル設定
スイツチ7がCH1を設定すると、設定された
CHに対応して予め定められたロード値11110111
がスタートチヤンネル設定スイツチからスタート
フレームカウン9に加えられる。
ここで、スタートカウンタ9のロードパルスは
1フレームに1度だけフレーム同期ビツトFの所
で立下るので、このタイミングで上記のロード値
がロードされてカウントを開始し、8回カウント
すると(CH0のビツトの位置ににる)11111111
となつてキヤリーが送出される(第6図−,
参照)。
即ち、CH0の先頭ビツトからカウントを開始
して設定CHの1つ前のCHの最終ビツトまでカ
ウントした時に丁度11111111となる様にロード値
が決められる。
一方、エンドチヤンネル設定スイツチ8がCH
3を設定すると、設定されたCHに対応するロー
ド値11100000がエンドチヤンネル設定スイツチか
らエンドフレームカウンタ10に加えられる。こ
こで、第6図−に示す様にフレーム同期パルス
Fから2ビツト目にロードタイミングパルスが送
出されるので、上記のロード値がロードされてカ
ウント値を開始し11111111に対応するCH3の最
終ビツトでキヤリーが送出される(第6図−参
照)。
そこで、CH1の先頭ビツトからCH3の最終
ビツトまでの3CHのバーストタイミング信号が
得られる(第6図−の斜線部分参照)。
尚、スタートフレームカウン9及びエンドフレ
ームカウン10のロード値の下位3ビツトをそれ
ぞれ111及び000に固定し、ロードパルスを1ビツ
トシフトしたのは、スタートフレームカウン9は
設定CHの最初から、エンドフレームカウン10
は設定CHの最後までの出力を作るためである。
〔発明が解決しようとする問題点〕
しかし、誤つてスタートチヤンネル設定スイツ
チ7でエンドCHの設定を、エンドチヤンネル設
定スイツチ8でスタートCHを設定した場合、第
6図−の斜線部分に示す様に逆のバースト出力
が得られるのでフレーム同期ビツトFの所に試験
データが挿入されて同期が取れず、回線試験が出
来なくなる可能性が高いと云う問題点がある。
〔問題点を解決する為の手段〕
上記の問題点は第1図に示す様に、スタートフ
レームカウンタからのキヤリーがエンドフレーム
カウンタからのキヤリーより早く発生した時の
み、キヤリーがバーストタイミング信号発生手段
11に加えられる様にキヤリーの伝送を制御する
誤り防止手段12を付加した、本発明のバースト
タイミング信号発生回路により解決される。
〔作用〕
本発明はキヤリーの送出がスタートフレームカ
ウンタ9の方がエンドフレームカウンタ10より
早い場合には、送出されたキヤリーはそのままバ
ースト信号発生手段11に加えられるが、逆の場
合には誤り防止手段12でこれを検出してキヤリ
ーがバースト信号発生手段11に加えられない様
にして、回線試験ができなくなる可能性を少なく
したものである。
〔実施例〕
第2図は本発明の実施例のブロツク図、第3図
は第2図のタイムチヤートで、第3図aはスター
トチヤンネル設定スイツチ及びエンドチヤンネル
設定スイツチによるCH設定が正常の場合、第3
図bはスタートチヤンネル設定スイツチ及びエン
ドチヤンネル設定スイツチによるCH設定が逆の
場合で、左側の数字は第2図中の同じ数字の部分
の波形を示す。又、フリツプフロツプ121,1
22及びアンド回路123,124は誤り防止手
段12、フリツプフロツプ111はバースト信号
発生手段11の構成部分を示す。
以下、従来例と同じくCH1〜CH3の間だけ
バーストタイミング信号を発生するとして第3図
を参照して第2図の動作を説明する。
(1) CH設定が正常の場合(第3図a参照) 先ず、前記の様にスタートチヤンネル設定ス
イツチ7及びエンドチヤンネル設定スイツチ8
でCH1及びCH3を設定し、スタートフレー
ムカウンタ9及びエンドフレームカウンタ10
にロードパルスが加えられると、従来例の場合
と同様にロード値11110111及び11100000がロー
ドされてカウントが開始されるが、ロードパル
スがスタートフレームカウンタとエンドフレー
ムカウンタで1ビツトずれている(第3図−
,参照)。
そして、第3図a−に示す様にスタートフ
レームカウンタ9のロードパルスと同一タイミ
ングで加えられた初期化パルスで第3図a−
に示す様にフリツプフロツプ(以下、FFと省
略する)121から1が出力されるので、アン
ド回路123はオンになり、スタートフレーム
カウンタ9からのキヤリーがこの回路を通つて
FF111に加えられて1が出力される。(第3
図a−,参照)。
一方、初期化パルスでFF122から0が出
力されてオフになつたアンド回路124は、ス
タートフレームカウンタ9からキヤリーが入力
したことによりFF122から1が加えられて
オンになり(第3図a−参照)、エンドフレ
ームカウンタ10からのキヤリーがアンド回路
124を介してFF111に加えられるので
(第3図a−,参照)、FF111の出力が
1から0に変化してCH1〜CH3までの3CH
のバーストタイミング信号が出力される。(第
3図a−)。
(2) CH設定が異常の場合(第3図b参照) 上記と同様に第3図b−の初期化パルスが
FF121及び122に加えられて第3図b−
,に示す様に出力が1及び0となる。
一方、第3図b−,に示す様なロードパ
ルスが加えられてカウント動作したスタートフ
レームカウンタ9及びエンドフレームカウンタ
10のうち、第3図b−に示すエンドフレー
ムカウンタ10からのキヤリーが最初にアンド
回路124に加えられるが、この回路はオフに
なつているので第3図b−の様に通過するこ
とができない。
又、初期状態でオンになつているアンド回路
123もエンドフレームカウンタ10のキヤリ
ーが先に送出されるのでオフとなり、スタート
フレームカウンタ9からのキヤリーが通過でき
ないので(第3図b−,参照)、FF111
は第3図b−に示す様に出力を送出しない。
即ち、スタートチヤンネル設定スイツチとエ
ンドチヤンネル設定スイツチでCH設定を誤つ
た場合はバーストタイミング信号が送出されな
いので、再度CH設定を正しく行うことにより
回線試験が出来なくなると云う可能性が少なく
なる。
〔発明の効果〕
以上詳細に説明した様に本発明によれば、回線
試験が出来なくなる可能性が少なくなると云う効
果がある。
【図面の簡単な説明】
第1図は本発明の原理ブロツク図、第2図は本
発明の実施例のブロツク図、第3図は第2図のタ
イムチヤート、第4図は無線データ伝送方式の説
明図、第5図は従来例のブロツク図、第6図は第
5図のタイムチヤートを示す。 図において、7はスタートチヤンネル設定スイ
ツチ、8はエンドチヤンネル設定スイツチ、9は
スタートフレームカウンタ、10はエンドフレー
ムカウンタ、11はバーストタイミング発生手
段、12は誤り防止手段を示す。

Claims (1)

  1. 【特許請求の範囲】 1 バーストタイミング信号のスタートチヤンネ
    ル及びエンドチヤンネルをスタートチヤンネル設
    定スイツチ7及びエンドチヤンネル設定スイツチ
    8で設定し、対応するロード値をスタートフレー
    ムカウンタ9及びスタートフレームカウンタ10
    にロードしてカウント動作をさせ、該スタートフ
    レームカウンタ及びエンドフレームカウンタから
    送出されるキヤリーの間だけバーストタイミング
    信号発生手段11からバーストタイミング信号を
    発生する際、 スタートフレームカウンタからのキヤリーがエ
    ンドチヤンネルフレームカウンタからのキヤリー
    よりも早く発生した時のみ、該キヤリーが該バー
    ストタイミング信号発生手段に加えられる様に該
    キヤリーの伝送を制御する誤り防止手段12を付
    加したことを特徴とするバーストタイミング信号
    発生回路。
JP16573286A 1986-07-15 1986-07-15 バ−ストタイミング信号発生回路 Granted JPS6320930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16573286A JPS6320930A (ja) 1986-07-15 1986-07-15 バ−ストタイミング信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16573286A JPS6320930A (ja) 1986-07-15 1986-07-15 バ−ストタイミング信号発生回路

Publications (2)

Publication Number Publication Date
JPS6320930A JPS6320930A (ja) 1988-01-28
JPH058892B2 true JPH058892B2 (ja) 1993-02-03

Family

ID=15818021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16573286A Granted JPS6320930A (ja) 1986-07-15 1986-07-15 バ−ストタイミング信号発生回路

Country Status (1)

Country Link
JP (1) JPS6320930A (ja)

Also Published As

Publication number Publication date
JPS6320930A (ja) 1988-01-28

Similar Documents

Publication Publication Date Title
US5621895A (en) Frame-structured bus system for transmitting both synchronous and asynchronous data over a star-coupled local operation network
HUT58172A (en) Synchronizing process for wireless systems
US5341370A (en) Data transfer between high bit rate buses via unshielded low bit rate bus
KR20240011176A (ko) 두 가지 tdd스위치 신호 전송이 호환되는 방법, 원격 장비 및 시스템
JPH058892B2 (ja)
CA2088210A1 (en) Procedure for synchronizing circuit elements of a telecommunications system
JP2989942B2 (ja) データ伝送システムの自動折り返し試験方式
JPH0621999A (ja) シリアル通信装置
JPH061920B2 (ja) 時分割多重通信方式
JPS61228756A (ja) キヤリア検出レベル自動設定方式
JPS5911222B2 (ja) マルチフレ−ム同期方式
JP2803014B2 (ja) データ伝送回路
JPS63103528A (ja) タイムスロツトアサインテ−ブル切替制御方式
JPH03154539A (ja) スーパバイザ通信方式
JPH06104874A (ja) データ伝送装置
JPS6282835A (ja) 時分割多方向多重通信方式
JPS6199443A (ja) デ−タハイウエイシステムにおける警報表示方式
JPS61198832A (ja) 送信電力送出制御方式
JPS598101B2 (ja) 局内伝送路監視方式
JPS63119342A (ja) ル−プ1巡遅延制御方式
JPH05252080A (ja) 送受信装置
JPS6276835A (ja) 伝送制御方式
JPH0469460B2 (ja)
JPS5912059B2 (ja) デジタル通信方式の同期方法
JPH0472837A (ja) データ伝送遅延調整方式