JPH0589593A - Magnetic recording / reproducing device - Google Patents
Magnetic recording / reproducing deviceInfo
- Publication number
- JPH0589593A JPH0589593A JP3246242A JP24624291A JPH0589593A JP H0589593 A JPH0589593 A JP H0589593A JP 3246242 A JP3246242 A JP 3246242A JP 24624291 A JP24624291 A JP 24624291A JP H0589593 A JPH0589593 A JP H0589593A
- Authority
- JP
- Japan
- Prior art keywords
- emphasis
- linear
- horizontal
- circuit
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】チャネル間の特性上のばらつきを少なくする。
【構成】輝度信号Yと色信号B−Y,R−Yに関してデ
ィジタル的に時分割多重処理してマルチチャネル記録す
るようにした磁気記録再生装置において、水平エンファ
シス回路として、水平リニアエンファシス回路20,2
1と水平ノンリニアエンファシス回路16,17とが使
用され、水平ノンリニアエンファシス回路16,17で
は小振幅信号に対してそのエンファシス量が大きくなる
ようになされ、かつ大振幅信号がリミッタされるような
ノンリニアなエンファシス処理が施されるようになされ
る。水平ノンリニアエンファシス回路16,17はディ
ジタル回路として構成される。水平ノンリニア・デエン
ファシス回路38,39もディジタル回路として構成さ
れる。
(57) [Abstract] [Purpose] To reduce variations in characteristics between channels. In a magnetic recording / reproducing apparatus in which a luminance signal Y and color signals BY and RY are digitally time-division multiplexed to perform multi-channel recording, a horizontal linear emphasis circuit 20, a horizontal linear emphasis circuit 20, is used as a horizontal emphasis circuit. Two
1 and the horizontal non-linear emphasis circuits 16 and 17 are used. In the horizontal non-linear emphasis circuits 16 and 17, the amount of emphasis is set to be large for a small amplitude signal, and a large amplitude signal is limited. Emphasis processing is performed. The horizontal non-linear emphasis circuits 16 and 17 are configured as digital circuits. The horizontal non-linear de-emphasis circuits 38 and 39 are also configured as digital circuits.
Description
【0001】[0001]
【産業上の利用分野】この発明は、ハイビジョン用アナ
ログVTRなどの磁気記録再生装置、特に水平エンファ
シス回路や水平デエンファシス回路の特性上のばらつき
を改善した磁気記録再生装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording / reproducing apparatus such as a high-definition analog VTR, and more particularly to a magnetic recording / reproducing apparatus in which variations in characteristics of a horizontal emphasis circuit or a horizontal de-emphasis circuit are improved.
【0002】[0002]
【従来の技術】ハイビジョン用のアナログVTRなどの
磁気記録再生装置では、マルチチャネル記録方式を採用
しているので、使用される回路系もチャネル数に比例し
て増加する。図8はハイビジョン用のアナログVTRの
一例を示す系統図であって、図では2チャネル記録方式
が採用されている。同図において、10Rはその記録系
を、10Pはその再生系を示す。記録系10Rから説明
する。2. Description of the Related Art Since a magnetic recording / reproducing apparatus such as an analog VTR for high definition uses a multi-channel recording system, the number of circuit systems used increases in proportion to the number of channels. FIG. 8 is a system diagram showing an example of an analog VTR for high-definition. In the figure, a 2-channel recording system is adopted. In the figure, 10R indicates the recording system and 10P indicates the reproducing system. The recording system 10R will be described.
【0003】輝度信号Yおよび一対の色差信号B−Y,
R−Yは夫々ローパスフィルタ1,2,3で帯域制限さ
れたのちA/D変換器4,5,6によってディジタル信
号に変換される。ディジタル化された輝度信号Yおよび
一対の色差信号B−Y,R−Yは、シャフリング機能を
もった時分割多重回路(TDM回路)11において時分
割圧縮多重処理とシャフリング処理が行なわれる。すな
わち、色差信号が圧縮されてライン順次で一対の色差信
号が輝度信号Yに多重される。A luminance signal Y and a pair of color difference signals BY,
RY is band-limited by low-pass filters 1, 2 and 3, respectively, and then converted into digital signals by A / D converters 4, 5 and 6. The digitized luminance signal Y and the pair of color difference signals B-Y and R-Y are subjected to time division compression multiplexing processing and shuffling processing in a time division multiplexing circuit (TDM circuit) 11 having a shuffling function. That is, the color difference signals are compressed, and a pair of color difference signals are line-sequentially multiplexed with the luminance signal Y.
【0004】映像信号を2チャネル記録する場合には、
例えば、Aチャネルでは色差信号B−Yが時間軸圧縮さ
れて圧縮色差信号が形成され、これと輝度信号Yとがこ
の順序で時分割多重された映像信号が生成される。ま
た、Bチャネルでは色差信号R−Yが時間軸圧縮されて
圧縮色差信号が形成され、これと輝度信号Yとがこの順
序で時間軸多重された映像信号が生成される。その後、
各チャネルに対してシャフリング処理が施される。12
は、記録系10Rにおいて使用される各種クロックを生
成するためのクロック発生回路である。When two channels of video signals are recorded,
For example, in the A channel, the color difference signal BY is time-axis compressed to form a compressed color difference signal, and this and the luminance signal Y are time-division multiplexed in this order to generate a video signal. In the B channel, the color difference signal R-Y is time-axis compressed to form a compressed color difference signal, and this and the luminance signal Y are time-axis multiplexed in this order to generate a video signal. afterwards,
Shuffling processing is performed on each channel. 12
Is a clock generation circuit for generating various clocks used in the recording system 10R.
【0005】時分割多重処理およびシャフリング処理が
施された映像信号SA,SBには信号発生回路13より
出力された同期信号やバースト信号などが付加され、そ
の状態でD/A変換器14,15においてアナログ信号
に変換される。その後、夫々水平ノンリニアエンファシ
ス回路16,17に供給されて、今度は水平方向におけ
るノンリニアなエンファシス処理が行なわれる。The video signals SA and SB which have been subjected to the time division multiplexing process and the shuffling process are added with the synchronizing signal and the burst signal output from the signal generating circuit 13, and in that state, the D / A converter 14, At 15, it is converted to an analog signal. After that, they are supplied to the horizontal non-linear emphasis circuits 16 and 17, respectively, and this time, non-linear emphasis processing in the horizontal direction is performed.
【0006】アナログ化された映像信号SA,SBはロ
ーパスフィルタ18,19によって帯域制限されたの
ち、CR回路で構成されたリニアな水平エンファシス回
路20,21を経てFM変調器22,23に供給されて
記録に適するようにFM変調が行なわれる。そして、そ
の後記録アンプ24,25を介して専用の磁気ヘッド
(図示はしない)を用いて2チャネル記録される。The analogized video signals SA and SB are band-limited by the low-pass filters 18 and 19, and then supplied to the FM modulators 22 and 23 via the linear horizontal emphasis circuits 20 and 21 composed of CR circuits. FM modulation is performed so as to be suitable for recording. Then, after that, two channels are recorded via the recording amplifiers 24 and 25 by using a dedicated magnetic head (not shown).
【0007】水平エンファシス回路として、水平ノンリ
ニアエンファシス回路16,17と、リニアな水平エン
ファシス回路20,21を設けたのは、リニアな水平エ
ンファシス回路20,21だけでは平坦な画面(小振幅
時の画面)でのノイズ軽減効果が少ないため、水平ノン
リニアなエンファシス回路16,17を設けて特に平坦
な画面での、つまり小振幅時のエンファシス量を大きく
してノイズ軽減効果を大きくするためである。As the horizontal emphasis circuits, the horizontal non-linear emphasis circuits 16 and 17 and the linear horizontal emphasis circuits 20 and 21 are provided because only the linear horizontal emphasis circuits 20 and 21 provide a flat screen (screen at a small amplitude). This is because the noise reduction effect in () is small, so that the horizontal non-linear emphasis circuits 16 and 17 are provided to increase the emphasis amount on a particularly flat screen, that is, when the amplitude is small to increase the noise reduction effect.
【0008】大きな振幅の信号が入力したときには水平
ノンリニアエンファシス回路16,17でその信号の振
幅がリミットされるので、大きな振幅の信号のときには
ノイズ軽減効果がない。しかし、後段の水平リニアエン
ファシス回路20,21でそのレベルでのノイズが軽減
されるため、全体としてはノイズ抑圧効果が生まれるこ
とになる。When a signal with a large amplitude is input, the amplitude of the signal is limited by the horizontal nonlinear emphasis circuits 16 and 17, so that there is no noise reduction effect for a signal with a large amplitude. However, since the noise at that level is reduced by the horizontal linear emphasis circuits 20 and 21 in the subsequent stage, a noise suppressing effect is produced as a whole.
【0009】再生系10Pにおいては、まず上述した磁
気ヘッドによって再生された映像信号がヘッドアンプ3
0,31を介してFM復調器32,33に供給されて映
像信号がFM復調されると共に、水平デエンファシス回
路34,35、ローパスフィルタ36,37を経て水平
ノンリニア・デエンファシス回路38,39に供給され
て水平方向におけるデエンファシス処理がなされる。In the reproducing system 10P, first, the video signal reproduced by the magnetic head described above is transferred to the head amplifier 3
The video signal is supplied to the FM demodulators 32 and 33 via 0 and 31 to be FM-demodulated, and also to the horizontal non-linear de-emphasis circuits 38 and 39 via the horizontal de-emphasis circuits 34 and 35 and the low pass filters 36 and 37. It is supplied and subjected to de-emphasis processing in the horizontal direction.
【0010】ローパスフィルタ36,37の出力はさら
に再生系10Pのディジタル信号処理で使用されるクロ
ックを生成するために各チャネルに対応したクロック発
生回路40,41にも供給される。The outputs of the low-pass filters 36 and 37 are also supplied to clock generation circuits 40 and 41 corresponding to the respective channels in order to generate a clock used in the digital signal processing of the reproduction system 10P.
【0011】デエンファシス処理されたエンファシスは
A/D変換器42,43に供給されてディジタル信号に
変換されたのち、デシャフリング機能をもった時分割分
離回路44に供給される。The de-emphasis processed emphasis is supplied to A / D converters 42 and 43 to be converted into digital signals, and then supplied to a time division separation circuit 44 having a deshuffling function.
【0012】時分割分離回路44では、まず時間軸が補
正されると共に(TBC処理)、時間軸圧縮された映像
信号SA,SBに対するデシャフリング処理と色差信号
B−Y,R−Yの時間軸伸長分離処理が行なわれて、時
間軸が揃った輝度信号Yと一対の色差信号B−Y,R−
Yに戻される。In the time division separation circuit 44, the time axis is first corrected (TBC processing), and the deshuffling processing for the time axis compressed video signals SA and SB and the time axis expansion of the color difference signals BY and RY are performed. The separation processing is performed, and the luminance signal Y and the pair of color difference signals BY and R- whose time axes are aligned are provided.
Returned to Y.
【0013】これら輝度信号Yと一対の色差信号B−
Y,R−Yは、その後、D/A変換器48,49,50
でアナログ信号となされてからローパスフィルタ51,
52,53で帯域制限処理されて最終的なハイビジョン
用の輝度信号Yと一対の色差信号B−Y,R−Yとなさ
れる。The luminance signal Y and a pair of color difference signals B-
Thereafter, Y and RY are D / A converters 48, 49 and 50.
After being converted into an analog signal by the low-pass filter 51,
Band limitation processing is performed at 52 and 53 to form a final high-definition luminance signal Y and a pair of color difference signals BY and RY.
【0014】[0014]
【発明が解決しようとする課題】ところで、このように
マルチチャネル記録方式を採用したVTR10では、各
チャネルごとに水平方向のエッジ強調のためのエンファ
シス処理を施す必要があり、そのためには各チャネルに
対して同様構成の水平エンファシス回路や水平デエンフ
ァシス回路を設ける必要がある。By the way, in the VTR 10 adopting the multi-channel recording system as described above, it is necessary to perform emphasis processing for edge enhancement in the horizontal direction for each channel, and for that purpose, each channel is processed. On the other hand, it is necessary to provide a horizontal emphasis circuit and a horizontal de-emphasis circuit having the same structure.
【0015】そうした場合に問題となるのは、チャネル
間の特性のばらつきである。上述したように水平エンフ
ァシス回路としては、水平ノンリニアエンファシス回路
16,17と水平リニアエンファシス回路20,21と
が各チャネルに設けられるものであるから、水平ノンリ
ニアエンファシス回路16と17との間のばらつきや水
平リニアエンファシス回路20,21との間でばらつき
があると、チャネル間でのレベル調整などが必要にな
り、調整作業が面倒になる。特に、水平ノンリニアエン
ファシス回路16,17の間のばらつきはチャネル間の
レベル差となって顕著に表れるから、そのばらつきをな
くすようにするのが最大の調整目標となる。A problem in such a case is variation in characteristics between channels. As described above, as the horizontal emphasis circuit, since the horizontal non-linear emphasis circuits 16 and 17 and the horizontal linear emphasis circuits 20 and 21 are provided in each channel, the variation between the horizontal non-linear emphasis circuits 16 and 17 may be reduced. If there is a variation between the horizontal linear emphasis circuits 20 and 21, it is necessary to adjust the level between the channels, which makes the adjustment work troublesome. In particular, the variation between the horizontal non-linear emphasis circuits 16 and 17 remarkably appears as a level difference between channels, and therefore the maximum adjustment target is to eliminate the variation.
【0016】水平リニア・デエンファシス回路34,3
5間のばらつき、そして水平ノンリニア・デエンファシ
ス回路38,39間のばらつきも同じようにチャネル間
の特性のばらつきとなる。Horizontal linear de-emphasis circuits 34, 3
Similarly, the variation between channels 5 and the variation between the horizontal non-linear de-emphasis circuits 38 and 39 also result in variation in characteristics between channels.
【0017】垂直方向に対してもノンリニアなエンファ
シス特性を付与して、垂直方向のエッジを強調するよう
にも構成されているときは、この垂直ノンリニアエンフ
ァシス回路をアナログ処理する場合も上述したと同様な
問題が発生する。When a non-linear emphasis characteristic is imparted also to the vertical direction to emphasize the edge in the vertical direction, the analog processing of this vertical non-linear emphasis circuit is the same as described above. Problem occurs.
【0018】そこで、この発明ではこのような従来の課
題を解決したものであって、マルチチャネル記録方式と
したときのチャネル間の少なくとも水平方向におけるエ
ンファシス特性やデエンファシス特性のばらつきを極力
減らすことができるようにした磁気記録再生装置を提案
するものである。In view of the above, the present invention has solved such a conventional problem, and can reduce variations in emphasis and de-emphasis characteristics between channels at least in the horizontal direction when the multi-channel recording method is used. The present invention proposes a magnetic recording / reproducing device that can be used.
【0019】[0019]
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、輝度信号と色信号に関してデ
ィジタル的に時分割多重処理してマルチチャネル記録す
るようにした磁気記録再生装置において、少なくとも水
平エンファシス回路として、水平リニアエンファシス回
路と水平ノンリニアエンファシス回路とが使用され、上
記水平ノンリニアエンファシス回路では小振幅信号に対
してそのエンファシス量が大きくなり、かつ大振幅信号
がリミッタされるようなノンリニアなエンファシス処理
が施されるようになされると共に、この水平ノンリニア
エンファシス回路はディジタル回路として構成されたこ
とを特徴とするものである。水平ノンリニア・デエンフ
ァシス回路もディジタル処理される。In order to solve the above-mentioned problems, according to the present invention, a magnetic recording / reproducing apparatus for digitally performing time-division multiplexing processing on a luminance signal and a chrominance signal to perform multi-channel recording is provided. At least a horizontal linear emphasis circuit and a horizontal non-linear emphasis circuit are used as the horizontal emphasis circuit. In the above-mentioned horizontal non-linear emphasis circuit, the amount of emphasis is large with respect to a small amplitude signal, and a large amplitude signal is limited to a non-linear one. The horizontal non-linear emphasis circuit is configured as a digital circuit while being subjected to various emphasis processes. The horizontal non-linear de-emphasis circuit is also digitally processed.
【0020】[0020]
【作用】図1に示すように、記録系10Rでは、チャネ
ルごとに時分割多重処理されたディジタル映像信号S
A,SBが水平ノンリニアエンファシス回路16,17
でディジタル的にエンファシス処理されたのち、D/A
変換器14,15に供給されてアナログ信号に変換され
る。その後、水平リニアエンファシス回路20,21で
アナログ的にエンファシス処理される。As shown in FIG. 1, in the recording system 10R, time-division multiplexed digital video signal S for each channel is used.
A and SB are horizontal non-linear emphasis circuits 16 and 17, respectively.
Digitally emphasis processed by D / A
It is supplied to the converters 14 and 15 and converted into analog signals. After that, the horizontal linear emphasis circuits 20 and 21 perform emphasis processing in an analog manner.
【0021】図では、さらに垂直方向におけるノンリニ
アエンファシス回路7,8,9が設けられると共に、そ
のノンリニアエンファシス処理もディジタル処理され
る。In the figure, non-linear emphasis circuits 7, 8 and 9 in the vertical direction are further provided, and the non-linear emphasis processing is also digitally processed.
【0022】再生系10Pでは、水平リニア・デエンフ
ァシス回路34,35においてアナログ的にデエンファ
シス処理されると共に、A/D変換されたのち水平ノン
リニア・デエンファシス回路38,39に供給されてデ
ィジタル的にデエンファシス処理される。垂直方向もノ
ンリニア・デエンファシス回路45,46,47でディ
ジタル的にノンリニア・デエンファシス処理される。In the reproducing system 10P, the horizontal linear de-emphasis circuits 34 and 35 perform analog de-emphasis processing, and after A / D conversion, they are supplied to the horizontal non-linear de-emphasis circuits 38 and 39 to be digitalized. Is de-emphasis processed. Also in the vertical direction, digital non-linear de-emphasis processing is performed by the non-linear de-emphasis circuits 45, 46 and 47.
【0023】このように水平エンファシス回路や水平デ
エンファシス回路として、ノンリニアなエンファシス回
路16,17およびノンリニアなデエンファシス回路3
8,39を何れもディジタル処理できるように構成する
ことによって、夫々の特性上のばらつきを少なくでき
る。ディジタル回路であるから遅延時間や係数の設定が
一義的で、そのばらつきを抑えることができるからであ
る。As described above, as the horizontal emphasis circuit and the horizontal de-emphasis circuit, the non-linear emphasis circuits 16 and 17 and the non-linear de-emphasis circuit 3 are used.
By configuring both 8 and 39 so that they can be digitally processed, it is possible to reduce variations in their characteristics. Since it is a digital circuit, the setting of the delay time and the coefficient is unique and the variation can be suppressed.
【0024】[0024]
【実施例】続いて、この発明に係る磁気記録再生装置の
一例を、上述した2チャネル記録方式を採用したハイビ
ジョン用アナログVTRに適用した場合につき、図面を
参照して詳細に説明する。図8と同一構成の部分につい
てはその説明を省略する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an example of a magnetic recording / reproducing apparatus according to the present invention will be described in detail with reference to the drawings when applied to a high-definition analog VTR adopting the above-mentioned two-channel recording system. Description of parts having the same configuration as in FIG. 8 will be omitted.
【0025】この発明では、図1に示すようにA/D変
換された輝度信号Yおよび一対の色差信号B−Y,R−
Yが夫々垂直方向のノンリニアエンファシス回路7,
8,9に供給されて、垂直方向のエッジが強調されると
共に、輝度レベルの高い部分については余りエッジが強
調されないようなノンリニア特性となされる。In the present invention, as shown in FIG. 1, the A / D converted luminance signal Y and the pair of color difference signals BY, R- are used.
Y is the vertical non-linear emphasis circuit 7,
8 and 9, the edges in the vertical direction are emphasized, and the non-linear characteristics are set so that the edges having a high luminance level are not emphasized too much.
【0026】垂直方向にエンファシスがかけられた輝度
信号および一対の色差信号B−Y,R−Yが時分割多重
回路11に供給されて、時分割圧縮多重処理が施され、
この時分割多重回路11より得られた時分割圧縮多重後
のディジタル映像信号SA,SBがディジタル信号のま
ま水平ノンリニアエンファシス回路16,17に供給さ
れてディジタル的にエンファシス処理される。The luminance signal and the pair of chrominance signals BY and RY which have been subjected to vertical emphasis are supplied to the time division multiplexing circuit 11 and subjected to time division compression multiplexing processing.
The time-division-compression-multiplexed digital video signals SA and SB obtained from the time-division multiplexing circuit 11 are supplied to the horizontal non-linear emphasis circuits 16 and 17 as digital signals and subjected to digital emphasis processing.
【0027】エンファシス処理された各チャネルの映像
信号SA,SBには夫々同期信号やバースト信号などが
ディジタル的に付加されたのちD/A変換器14,15
に供給されてアナログ変換される。その後、ローパスフ
ィルタ18,19を介して水平リニアエンファシス回路
20,21に供給されて、従来と同じくアナログ的にエ
ンファシス処理される。D / A converters 14 and 15 are provided after digitally adding a synchronizing signal and a burst signal to the emphasis-processed video signals SA and SB of the respective channels.
Is supplied to and converted to analog. After that, it is supplied to the horizontal linear emphasis circuits 20 and 21 via the low-pass filters 18 and 19 and subjected to analog emphasis processing as in the conventional case.
【0028】以上のようなエンファシス処理をすること
によって、図2に示すような振幅特性が得られる。同図
はステップ状の映像信号が入力したときの水平方向にお
ける特性図を示すもので、実線が比較的大きなレベルを
もつ原信号の波形、破線が垂直方向のノンリニアエンフ
ァシスをかけたときの波形であり、一点鎖線が水平方向
のノンリニアエンファシスをかけたときの波形である。
ノンリニアエンファシスによって信号立ち上がり時のエ
ンファシス量がリミットされていることが判る。By performing the emphasis processing as described above, the amplitude characteristic as shown in FIG. 2 can be obtained. The figure shows the characteristic diagram in the horizontal direction when a stepped video signal is input.The solid line shows the waveform of the original signal with a relatively large level, and the broken line shows the waveform when non-linear emphasis is applied in the vertical direction. Yes, the one-dot chain line is the waveform when horizontal non-linear emphasis is applied.
It can be seen that the amount of emphasis at the rising edge of the signal is limited by the non-linear emphasis.
【0029】再生系10Pにおいても、A/D変換器4
2,43によってディジタル変換された映像信号SA,
SBが水平ノンリニア・デエンファシス回路38,39
に供給されて、ディジタル処理される。デエンファシス
処理された映像信号SA,SBは時分割分離回路44に
供給されて、元の輝度信号Yと一対の色差信号B−Y,
R−Yに変換される。Also in the reproducing system 10P, the A / D converter 4
Video signals SA digitally converted by 2, 43,
SB is a horizontal non-linear de-emphasis circuit 38, 39
To be digitally processed. The de-emphasis-processed video signals SA and SB are supplied to a time division separation circuit 44, and an original luminance signal Y and a pair of color difference signals BY,
Converted to RY.
【0030】これら輝度信号Yと一対の色差信号B−
Y,R−Yは垂直方向のノンリニア・デエンファシス回
路45,46,47で垂直方向におけるデエンファシス
処理が施されて元の振幅特性に戻された後、D/A変換
器48、49、50においてアナログ化される。The luminance signal Y and a pair of color difference signals B-
Y and R-Y are subjected to vertical de-emphasis processing by vertical non-linear de-emphasis circuits 45, 46 and 47 to be returned to the original amplitude characteristics, and then D / A converters 48, 49 and 50. Will be analogized in.
【0031】このように少なくとも水平ノンリニアエン
ファシス回路16,17および水平ノンリニア・デエン
ファシス回路38,39をディジタル回路として構成し
た場合には、後述するようにディジタル回路を構成する
遅延素子の遅延時間や係数乗算器の係数などは何れも正
しく設計値通りに設定することができるため、夫々の振
幅特性や周波数特性が相違したりすることがないし、あ
ったとしても僅少である。したがって、水平ノンリニア
エンファシス回路16と17との間の特性にばらつきが
生じたり、水平ノンリニア・デエンファシス回路38と
39との間の特性にばらつきが生じたりすることがな
い。When at least the horizontal non-linear emphasis circuits 16 and 17 and the horizontal non-linear de-emphasis circuits 38 and 39 are configured as digital circuits in this way, the delay times and the coefficients of the delay elements that configure the digital circuits will be described later. Since the coefficients of the multipliers and the like can all be set exactly as designed, the amplitude characteristics and frequency characteristics do not differ from each other, and if any, they are very small. Therefore, there is no variation in the characteristics between the horizontal non-linear emphasis circuits 16 and 17, and there is no variation in the characteristics between the horizontal non-linear de-emphasis circuits 38 and 39.
【0032】また、これらのディジタル回路はノンリニ
ア特性であるから、大振幅信号に対するエンファシス量
が、小振幅信号のエンファシス量よりも少なくなり、エ
ンファシスをかける前の信号との振幅差も僅かである。
このことは、ディジタル処理する上で問題となる語長の
増加が少ないことを意味する。本例の場合には、原信号
が8ビットのディジタル信号であるときには、このエン
ファシス処理によって誤長が1ビットだけ増加してトー
タル9ビットとなるだけである。誤長の増加が少ないと
いうことは、ディジタル回路の使用素子数が少なくなっ
てその回路規模の増大を抑制できることをも意味する。Since these digital circuits have non-linear characteristics, the emphasis amount for a large amplitude signal is smaller than the emphasis amount for a small amplitude signal, and the amplitude difference from the signal before the emphasis is small.
This means that the increase in word length, which is a problem in digital processing, is small. In the case of the present example, when the original signal is a digital signal of 8 bits, the error length is increased by 1 bit to a total of 9 bits by this emphasis processing. The small increase in error length also means that the number of elements used in the digital circuit is reduced and the increase in the circuit scale can be suppressed.
【0033】図1のように、水平方向に加えて垂直方向
に関するノンリニアエンファシス回路7,8,9やノン
リニア・デエンファシス回路45,46,47について
もディジタル処理できるように構成する場合には、チャ
ネル間のばらつきをさらに少なくできる。そして、ノン
リニア特性とすることによってディジタル処理系の誤長
を増やすことなく処理できるので、垂直方向のノンリニ
アエンファシス処理を施す場合には、水平方向のそれと
同様に垂直方向のノンリニアエンファシス回路やノンリ
ニア・デエンファシス回路も同時にディジタル処理した
方が好ましい。勿論、従来のようにアナログ処理のまま
でもよい。As shown in FIG. 1, when the non-linear emphasis circuits 7, 8 and 9 and the non-linear de-emphasis circuits 45, 46 and 47 in the vertical direction as well as in the horizontal direction are configured to be digitally processed, The variation between them can be further reduced. The non-linear characteristic enables processing without increasing the error length of the digital processing system.Therefore, when performing non-linear emphasis processing in the vertical direction, the non-linear emphasis circuit or non-linear It is preferable that the emphasis circuit is also digitally processed at the same time. Of course, analog processing may be performed as it is as in the conventional case.
【0034】なお、水平ノンリニアエンファシス回路1
6,17や水平ノンリニア・デエンファシス回路38,
39のみならず、水平リニアエンファシス回路20,2
1や水平リニア・デエンファシス回路34,35をもデ
ィジタル処理構成とすることも考えられるが、この場合
にはエンファシス処理はリニア処理であるため、その分
誤長が増え、ひいてはディジタル回路の回路規模の増大
につながるため、余り得策な解決手段とは言い難い。そ
のため、この発明ではリニアなエンファシス処理系につ
いてはアナログ処理としている。The horizontal non-linear emphasis circuit 1
6, 17 and horizontal non-linear de-emphasis circuit 38,
39, as well as horizontal linear emphasis circuits 20, 2
1 and the horizontal linear de-emphasis circuits 34 and 35 may also be configured as digital processing. In this case, however, the emphasis processing is linear processing, so the error length increases accordingly and the circuit scale of the digital circuit increases. It is hard to say that it is a very good solution because it will increase Therefore, in the present invention, the linear emphasis processing system is analog processing.
【0035】図3以下はエンファシス回路などの具体例
であって、夫々の信号系に設けられたエンファシス回路
は何れも同一構成であるため、その1つについて具体例
を示すことにする。3 and the following are specific examples of the emphasis circuit and the like. Since all the emphasis circuits provided in the respective signal systems have the same configuration, one specific example will be shown.
【0036】図3は垂直方向のノンリニアエンファシス
回路7の具体例である。7aは入力端子、7bは出力端
子である。本例では、CCDなどで構成された1H(H
は水平周期)の遅延素子62が設けられ、現信号が1H
遅延されると共に、この遅延信号と現信号とが減算器6
3で減算処理される。ライン方向に減算処理された減算
信号は係数Kの係数乗算器64を介してリミッタ65に
供給されて所定レベル以上の減算信号にリミッタがかか
る。リミッタ出力は現信号と共に加算器66に供給され
て現信号に現信号の高域成分であるリミッタ出力が加算
される。これによって端子7aに供給された現信号は垂
直方向に対してノンリニアなエンファシス処理が施され
たことになる。FIG. 3 shows a specific example of the vertical non-linear emphasis circuit 7. 7a is an input terminal and 7b is an output terminal. In this example, 1H (H
Is a horizontal period) and the current signal is 1H.
While being delayed, the delayed signal and the current signal are subtracted by the subtractor 6
Subtraction processing is performed in 3. The subtraction signal subjected to the subtraction processing in the line direction is supplied to the limiter 65 via the coefficient multiplier 64 of the coefficient K, and the subtraction signal having a predetermined level or higher is limited. The limiter output is supplied to the adder 66 together with the current signal, and the limiter output which is a high frequency component of the current signal is added to the current signal. As a result, the current signal supplied to the terminal 7a is subjected to non-linear emphasis processing in the vertical direction.
【0037】図3において、加算器66に供給されるリ
ミッタ65の出力を反転して加算するか、若しくは加算
器66の代わりに減算器を用い、リミッタ出力を現信号
から減算するように構成すると、このエンファシス回路
7はデエンファシス回路の構成となる。デエンファシス
回路のこれ以上の詳細説明は割愛する。In FIG. 3, if the output of the limiter 65 supplied to the adder 66 is inverted and added, or a subtracter is used instead of the adder 66 and the limiter output is subtracted from the current signal. The emphasis circuit 7 is a de-emphasis circuit. A further detailed description of the de-emphasis circuit will be omitted.
【0038】図4は水平ノンリニアエンファシス回路1
6の具体例であって、16aが入力端子、16bが出力
端子である。このエンファシス回路16はディジタルハ
イパスフィルタ71を有し、その伝達関数H1(z)と
して(数1)に示されるものが使用される。FIG. 4 shows a horizontal nonlinear emphasis circuit 1
16 is an input terminal and 16b is an output terminal. The emphasis circuit 16 has a digital high-pass filter 71, and its transfer function H1 (z) shown in (Equation 1) is used.
【0039】[0039]
【数1】 [Equation 1]
【0040】このような伝達関数H1(z)となるハイ
パスフィルタとしては、IIR形(Infinite Impluse R
esponse)のディジタルハイパスフィルタなどがある。An IIR type (Infinite Impluse R) is used as a high-pass filter having such a transfer function H1 (z).
esponse) digital high-pass filter.
【0041】ハイパスフィルタ71のハイパス出力は係
数がK2の係数乗算器72を介してリミッタ73に供給
され、そのリミッタ出力が加算器74において現信号と
加算される。このような伝達関数H1(z)を有するハ
イパスフィルタ71を使用すれば、ノンリニア特性とな
されたエンファシス回路を実現できる。The high-pass output of the high-pass filter 71 is supplied to a limiter 73 via a coefficient multiplier 72 having a coefficient of K2, and the limiter output is added to the current signal by an adder 74. By using the high-pass filter 71 having such a transfer function H1 (z), an emphasis circuit having a non-linear characteristic can be realized.
【0042】図4において、加算器74に供給されるリ
ミッタ73の出力を反転して加算するか、若しくは加算
器74の代わりに減算器を用い、リミッタ出力を現信号
から減算するように構成すると、このエンファシス回路
16はデエンファシス回路の構成となる。デエンファシ
ス回路のこれ以上の詳細説明は割愛する。In FIG. 4, if the output of the limiter 73 supplied to the adder 74 is inverted and added, or a subtracter is used instead of the adder 74 and the limiter output is subtracted from the current signal. The emphasis circuit 16 has a configuration of a de-emphasis circuit. A further detailed description of the de-emphasis circuit will be omitted.
【0043】図5に示す水平ノンリニアエンファシス回
路16は、第2の例であって、図4と同一構成である
が、使用されるハイパスフィルタ75としては、その伝
達関数H2(z)が次式のものを使用する。The horizontal non-linear emphasis circuit 16 shown in FIG. 5 is a second example and has the same configuration as that of FIG. 4, but the transfer function H2 (z) of the high pass filter 75 used is as follows. Use one.
【0044】[0044]
【数2】 [Equation 2]
【0045】このような伝達関数H2(z)となるハイ
パスフィルタとしては、FIR形(Finite Impluse Res
ponse)のディジタルハイパスフィルタなどがある。As a high-pass filter having such a transfer function H2 (z), a FIR type (Finite Impluse Res)
ponse) digital high-pass filter.
【0046】図6に示す第3例目の水平ノンリニアエン
ファシス回路16も図4と同一構成であるが、使用され
るハイパスフィルタ76としては、位相がリニアでその
伝達関数H3(z)としては次式を満足するフィルタが
使用する。The horizontal non-linear emphasis circuit 16 of the third example shown in FIG. 6 has the same configuration as that of FIG. 4, but the high-pass filter 76 used has a linear phase and its transfer function H3 (z) is as follows. Used by filters that satisfy the formula.
【0047】[0047]
【数3】 [Equation 3]
【0048】このような伝達関数H3(z)となるハイ
パスフィルタとしては、IIR型ディジタルハイパスフ
ィルタとFIR型ディジタルハイパスフィルタ(例え
ば、非対称構成となされたトランスバーサルフィルタ)
を縦続接続して構成することができる。この構成はリニ
アな位相特性である。As the high-pass filter having such a transfer function H3 (z), an IIR type digital high-pass filter and an FIR type digital high-pass filter (for example, a transversal filter having an asymmetric structure) are used.
Can be connected in cascade. This configuration has a linear phase characteristic.
【0049】ところで、図1に示した実施例では、その
記録系10Rにあっては時分割多重回路11の後段にデ
ィジタル回路で構成された水平ノンリニアエンファシス
回路16,17が設けられ、その再生系10Pにあって
は時分割分離回路44の前段に水平ノンリニア・デエン
ファシス回路38,39が設けられている構成を示した
が、これは図7のようにも変形することができる。In the embodiment shown in FIG. 1, the recording system 10R is provided with horizontal non-linear emphasis circuits 16 and 17 composed of digital circuits in the subsequent stage of the time division multiplexing circuit 11 and its reproducing system. In the 10P, the horizontal non-linear de-emphasis circuits 38 and 39 are provided in the preceding stage of the time division separation circuit 44, but this can be modified as shown in FIG.
【0050】同図にその一例を示すように、その記録系
10Rにおいては、ディジタル変換されると共に、垂直
ノンリニアエンファシス回路7,8,9によって垂直方
向のエンファシス処理をした後で、すぐに水平方向にお
けるエンファシス処理が行なわれる。したがって、垂直
ノンリニアエンファシス回路7,8,9と時分割多重回
路11との間に水平方向に関する3個のノンリニアエン
ファシス回路16,17,26が設けられる。As shown in the figure, in the recording system 10R, digital conversion is performed, and vertical non-linear emphasis circuits 7, 8 and 9 perform vertical emphasis processing, and immediately thereafter, horizontal direction. Emphasis processing is performed. Therefore, between the vertical non-linear emphasis circuits 7, 8 and 9 and the time division multiplexing circuit 11, three non-linear emphasis circuits 16, 17, and 26 in the horizontal direction are provided.
【0051】再生系10Pにあっては、時分割分離回路
44と垂直ノンリニア・デエンファシス回路45,4
6,47との間に同じく3個の水平ノンリニア・デエン
ファシス回路38,39,54が設けられる。In the reproducing system 10P, the time division separation circuit 44 and the vertical non-linear de-emphasis circuits 45 and 4 are provided.
Similarly, three horizontal non-linear de-emphasis circuits 38, 39 and 54 are provided between the terminals 6 and 47.
【0052】このように構成した場合でも、水平ノンリ
ニアエンファシス回路および水平ノンリニア・デエンフ
ァシス回路は共にディジタル的に処理できるので、図1
と同様な作用となる。Even with such a configuration, both the horizontal non-linear emphasis circuit and the horizontal non-linear de-emphasis circuit can be processed digitally.
It has the same function as.
【0053】[0053]
【発明の効果】以上のように、この発明では水平ノンリ
ニアエンファシス回路および水平ノンリニア・デエンフ
ァシス回路の双方をディジタル回路として構成したの
で、マルチチャネル構成でもチャネル間の特性上のばら
つきを効果的に抑圧できる特徴を有する。特に、垂直方
向に関してもノンリニアなエンファシス特性を付与する
ときには、そのノンリニアエンファシス回路およびノン
リニア・デエンファシス回路をディジタル処理化するこ
とによって上述した構成と相俟ってチャネル間のばらつ
きを一層抑圧できる特徴を有する。As described above, according to the present invention, both the horizontal non-linear emphasis circuit and the horizontal non-linear de-emphasis circuit are configured as digital circuits. Therefore, even in a multi-channel configuration, variations in characteristics between channels can be effectively suppressed. It has the features that can. In particular, when giving a non-linear emphasis characteristic in the vertical direction as well, the non-linear emphasis circuit and the non-linear de-emphasis circuit can be digitally processed to further suppress the variation between channels in combination with the above configuration. Have.
【0054】したがって、この発明はハイビジョン用ア
ナログVTRのようにマルチチャネル記録方式を採用す
る磁気記録再生装置に適用して極めて好適である。Therefore, the present invention is extremely suitable when applied to a magnetic recording / reproducing apparatus which employs a multi-channel recording system such as an analog VTR for high definition.
【図1】この発明に係る磁気記録再生装置をハイビジョ
ン用アナログVTRに適用したときの一例を示す系統図
である。FIG. 1 is a system diagram showing an example in which a magnetic recording / reproducing apparatus according to the present invention is applied to a high-definition analog VTR.
【図2】そのときのエンファシス特性を示す波形図であ
る。FIG. 2 is a waveform diagram showing an emphasis characteristic at that time.
【図3】垂直ノンリニアエンファシス回路の系統図であ
る。FIG. 3 is a system diagram of a vertical non-linear emphasis circuit.
【図4】水平ノンリニアエンファシス回路の第1例を示
す系統図である。FIG. 4 is a system diagram showing a first example of a horizontal nonlinear emphasis circuit.
【図5】水平ノンリニアエンファシス回路の第2例を示
す系統図である。FIG. 5 is a system diagram showing a second example of a horizontal nonlinear emphasis circuit.
【図6】水平ノンリニアエンファシス回路の第3例を示
す系統図である。FIG. 6 is a system diagram showing a third example of a horizontal nonlinear emphasis circuit.
【図7】図1の他の例を示す系統図である。FIG. 7 is a system diagram showing another example of FIG.
【図8】この発明を適用できる従来のハイビジョン用ア
ナログVTRの一例を示す系統図である。FIG. 8 is a system diagram showing an example of a conventional high definition analog VTR to which the present invention can be applied.
10 ハイビジョン用アナログVTR 10R 記録系 10P 再生系 7,8,9 垂直ノンリニアエンファシス回路 11 時間軸多重回路 16,17,26 水平ノンリニアエンファシス回路 38,39,54 水平ノンリニア・デエンファシス回
路 44 時間軸分離回路 45,46,47 垂直ノンリニア・デエンファシス回
路 73 リミッタ 71,75,76 ディジタルハイパスフィルタ10 High-definition analog VTR 10R Recording system 10P Playback system 7, 8, 9 Vertical non-linear emphasis circuit 11 Time axis multiplex circuit 16, 17, 26 Horizontal non-linear emphasis circuit 38, 39, 54 Horizontal non-linear de-emphasis circuit 44 Time axis separation circuit 45,46,47 Vertical non-linear de-emphasis circuit 73 Limiter 71,75,76 Digital high pass filter
Claims (2)
に時分割多重処理してマルチチャネル記録するようにし
た磁気記録再生装置において、 少なくとも水平エンファシス回路として、水平リニアエ
ンファシス回路と水平ノンリニアエンファシス回路とが
使用され、 上記水平ノンリニアエンファシス回路では小振幅信号に
対してそのエンファシス量が大きくなり、かつ大振幅信
号がリミッタされるようなノンリニアなエンファシス処
理が施されるようになされると共に、 この水平ノンリニアエンファシス回路はディジタル回路
として構成されたことを特徴とする磁気記録再生装置。1. A magnetic recording / reproducing apparatus for digitally time-division-multiplexing a luminance signal and a chrominance signal to perform multi-channel recording, wherein at least a horizontal linear emphasis circuit and a horizontal non-linear emphasis circuit are provided as horizontal emphasis circuits. The horizontal non-linear emphasis circuit is used to perform non-linear emphasis processing such that the amount of emphasis is large for a small amplitude signal and the large amplitude signal is limited. A magnetic recording / reproducing apparatus characterized in that the circuit is configured as a digital circuit.
に時分割多重処理してマルチチャネル記録するようにし
た磁気記録再生装置において、 少なくとも水平デエンファシス回路として、水平リニア
・デエンファシス回路と水平ノンリニア・デエンファシ
ス回路とが使用され、 上記水平ノンリニア・デエンファシス回路では小振幅信
号に対してそのデエンファシス量が大きくなるようにな
され、かつ大振幅信号がリミッタされるようなノンリニ
アなデエンファシス処理が施されるようになされると共
に、 上記水平ノンリニア・デエンファシス回路はディジタル
回路として構成されたことを特徴とする磁気記録再生装
置。2. A magnetic recording / reproducing apparatus for digitally performing time-division multiplex processing on a luminance signal and a chrominance signal for multi-channel recording, wherein at least a horizontal de-emphasis circuit includes a horizontal linear de-emphasis circuit and a horizontal non-linear circuit. A de-emphasis circuit is used, and in the above-mentioned horizontal non-linear de-emphasis circuit, the de-emphasis amount is set to be large for small-amplitude signals, and non-linear de-emphasis processing is performed to limit large-amplitude signals. A magnetic recording / reproducing apparatus characterized in that the horizontal non-linear de-emphasis circuit is configured as a digital circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3246242A JPH0589593A (en) | 1991-09-25 | 1991-09-25 | Magnetic recording / reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3246242A JPH0589593A (en) | 1991-09-25 | 1991-09-25 | Magnetic recording / reproducing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0589593A true JPH0589593A (en) | 1993-04-09 |
Family
ID=17145623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3246242A Pending JPH0589593A (en) | 1991-09-25 | 1991-09-25 | Magnetic recording / reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0589593A (en) |
-
1991
- 1991-09-25 JP JP3246242A patent/JPH0589593A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355271B2 (en) | ||
| EP0133047B1 (en) | Recording and reproducing apparatus for recording and reproducing a carrier chrominance signal | |
| US5140408A (en) | Color component signal converting apparatus having an input dependent switchable matrix | |
| EP0430447B1 (en) | Methods of and apparatus for digital video signal processing | |
| JPH0589593A (en) | Magnetic recording / reproducing device | |
| JPS62239381A (en) | Noise reduction circuit for fm recording and reproducing system | |
| EP0486300B1 (en) | Video signal processing apparatus | |
| JPH0590898A (en) | Filter circuit | |
| JP2975623B2 (en) | Color component signal converter | |
| JP3427271B2 (en) | Video signal processing circuit | |
| JP3507987B2 (en) | Video signal processing circuit | |
| JPH0740746B2 (en) | Color line sequential TCI signal vertical emphasis circuit and vertical emphasis and de-emphasis circuit | |
| JP3003786B2 (en) | Waveform equalization system | |
| JPH0346491A (en) | Video signal processing unit | |
| JPS647553B2 (en) | ||
| JPH05300540A (en) | Signal processing circuit | |
| JPH05114107A (en) | Digital signal magnetic recording / reproducing device | |
| JPH0548931A (en) | Noise reduction device | |
| JPH01288076A (en) | Magnetic recording and reproducing device | |
| JPS6327188A (en) | Magnetic recording and reproducing device | |
| JPH0638664B2 (en) | PAL cyclic noise reduction device | |
| JPH06284006A (en) | Signal processing circuit | |
| JPH0347037B2 (en) | ||
| JPS62221295A (en) | Signal processing circuit for reproduction chrominance signal | |
| JPH04328993A (en) | Waveform equalizing system |