JPH0589593A - 磁気記録再生装置 - Google Patents

磁気記録再生装置

Info

Publication number
JPH0589593A
JPH0589593A JP3246242A JP24624291A JPH0589593A JP H0589593 A JPH0589593 A JP H0589593A JP 3246242 A JP3246242 A JP 3246242A JP 24624291 A JP24624291 A JP 24624291A JP H0589593 A JPH0589593 A JP H0589593A
Authority
JP
Japan
Prior art keywords
emphasis
linear
horizontal
circuit
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3246242A
Other languages
English (en)
Inventor
Etsuro Sakamoto
悦朗 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3246242A priority Critical patent/JPH0589593A/ja
Publication of JPH0589593A publication Critical patent/JPH0589593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【目的】チャネル間の特性上のばらつきを少なくする。 【構成】輝度信号Yと色信号B−Y,R−Yに関してデ
ィジタル的に時分割多重処理してマルチチャネル記録す
るようにした磁気記録再生装置において、水平エンファ
シス回路として、水平リニアエンファシス回路20,2
1と水平ノンリニアエンファシス回路16,17とが使
用され、水平ノンリニアエンファシス回路16,17で
は小振幅信号に対してそのエンファシス量が大きくなる
ようになされ、かつ大振幅信号がリミッタされるような
ノンリニアなエンファシス処理が施されるようになされ
る。水平ノンリニアエンファシス回路16,17はディ
ジタル回路として構成される。水平ノンリニア・デエン
ファシス回路38,39もディジタル回路として構成さ
れる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ハイビジョン用アナ
ログVTRなどの磁気記録再生装置、特に水平エンファ
シス回路や水平デエンファシス回路の特性上のばらつき
を改善した磁気記録再生装置に関する。
【0002】
【従来の技術】ハイビジョン用のアナログVTRなどの
磁気記録再生装置では、マルチチャネル記録方式を採用
しているので、使用される回路系もチャネル数に比例し
て増加する。図8はハイビジョン用のアナログVTRの
一例を示す系統図であって、図では2チャネル記録方式
が採用されている。同図において、10Rはその記録系
を、10Pはその再生系を示す。記録系10Rから説明
する。
【0003】輝度信号Yおよび一対の色差信号B−Y,
R−Yは夫々ローパスフィルタ1,2,3で帯域制限さ
れたのちA/D変換器4,5,6によってディジタル信
号に変換される。ディジタル化された輝度信号Yおよび
一対の色差信号B−Y,R−Yは、シャフリング機能を
もった時分割多重回路(TDM回路)11において時分
割圧縮多重処理とシャフリング処理が行なわれる。すな
わち、色差信号が圧縮されてライン順次で一対の色差信
号が輝度信号Yに多重される。
【0004】映像信号を2チャネル記録する場合には、
例えば、Aチャネルでは色差信号B−Yが時間軸圧縮さ
れて圧縮色差信号が形成され、これと輝度信号Yとがこ
の順序で時分割多重された映像信号が生成される。ま
た、Bチャネルでは色差信号R−Yが時間軸圧縮されて
圧縮色差信号が形成され、これと輝度信号Yとがこの順
序で時間軸多重された映像信号が生成される。その後、
各チャネルに対してシャフリング処理が施される。12
は、記録系10Rにおいて使用される各種クロックを生
成するためのクロック発生回路である。
【0005】時分割多重処理およびシャフリング処理が
施された映像信号SA,SBには信号発生回路13より
出力された同期信号やバースト信号などが付加され、そ
の状態でD/A変換器14,15においてアナログ信号
に変換される。その後、夫々水平ノンリニアエンファシ
ス回路16,17に供給されて、今度は水平方向におけ
るノンリニアなエンファシス処理が行なわれる。
【0006】アナログ化された映像信号SA,SBはロ
ーパスフィルタ18,19によって帯域制限されたの
ち、CR回路で構成されたリニアな水平エンファシス回
路20,21を経てFM変調器22,23に供給されて
記録に適するようにFM変調が行なわれる。そして、そ
の後記録アンプ24,25を介して専用の磁気ヘッド
(図示はしない)を用いて2チャネル記録される。
【0007】水平エンファシス回路として、水平ノンリ
ニアエンファシス回路16,17と、リニアな水平エン
ファシス回路20,21を設けたのは、リニアな水平エ
ンファシス回路20,21だけでは平坦な画面(小振幅
時の画面)でのノイズ軽減効果が少ないため、水平ノン
リニアなエンファシス回路16,17を設けて特に平坦
な画面での、つまり小振幅時のエンファシス量を大きく
してノイズ軽減効果を大きくするためである。
【0008】大きな振幅の信号が入力したときには水平
ノンリニアエンファシス回路16,17でその信号の振
幅がリミットされるので、大きな振幅の信号のときには
ノイズ軽減効果がない。しかし、後段の水平リニアエン
ファシス回路20,21でそのレベルでのノイズが軽減
されるため、全体としてはノイズ抑圧効果が生まれるこ
とになる。
【0009】再生系10Pにおいては、まず上述した磁
気ヘッドによって再生された映像信号がヘッドアンプ3
0,31を介してFM復調器32,33に供給されて映
像信号がFM復調されると共に、水平デエンファシス回
路34,35、ローパスフィルタ36,37を経て水平
ノンリニア・デエンファシス回路38,39に供給され
て水平方向におけるデエンファシス処理がなされる。
【0010】ローパスフィルタ36,37の出力はさら
に再生系10Pのディジタル信号処理で使用されるクロ
ックを生成するために各チャネルに対応したクロック発
生回路40,41にも供給される。
【0011】デエンファシス処理されたエンファシスは
A/D変換器42,43に供給されてディジタル信号に
変換されたのち、デシャフリング機能をもった時分割分
離回路44に供給される。
【0012】時分割分離回路44では、まず時間軸が補
正されると共に(TBC処理)、時間軸圧縮された映像
信号SA,SBに対するデシャフリング処理と色差信号
B−Y,R−Yの時間軸伸長分離処理が行なわれて、時
間軸が揃った輝度信号Yと一対の色差信号B−Y,R−
Yに戻される。
【0013】これら輝度信号Yと一対の色差信号B−
Y,R−Yは、その後、D/A変換器48,49,50
でアナログ信号となされてからローパスフィルタ51,
52,53で帯域制限処理されて最終的なハイビジョン
用の輝度信号Yと一対の色差信号B−Y,R−Yとなさ
れる。
【0014】
【発明が解決しようとする課題】ところで、このように
マルチチャネル記録方式を採用したVTR10では、各
チャネルごとに水平方向のエッジ強調のためのエンファ
シス処理を施す必要があり、そのためには各チャネルに
対して同様構成の水平エンファシス回路や水平デエンフ
ァシス回路を設ける必要がある。
【0015】そうした場合に問題となるのは、チャネル
間の特性のばらつきである。上述したように水平エンフ
ァシス回路としては、水平ノンリニアエンファシス回路
16,17と水平リニアエンファシス回路20,21と
が各チャネルに設けられるものであるから、水平ノンリ
ニアエンファシス回路16と17との間のばらつきや水
平リニアエンファシス回路20,21との間でばらつき
があると、チャネル間でのレベル調整などが必要にな
り、調整作業が面倒になる。特に、水平ノンリニアエン
ファシス回路16,17の間のばらつきはチャネル間の
レベル差となって顕著に表れるから、そのばらつきをな
くすようにするのが最大の調整目標となる。
【0016】水平リニア・デエンファシス回路34,3
5間のばらつき、そして水平ノンリニア・デエンファシ
ス回路38,39間のばらつきも同じようにチャネル間
の特性のばらつきとなる。
【0017】垂直方向に対してもノンリニアなエンファ
シス特性を付与して、垂直方向のエッジを強調するよう
にも構成されているときは、この垂直ノンリニアエンフ
ァシス回路をアナログ処理する場合も上述したと同様な
問題が発生する。
【0018】そこで、この発明ではこのような従来の課
題を解決したものであって、マルチチャネル記録方式と
したときのチャネル間の少なくとも水平方向におけるエ
ンファシス特性やデエンファシス特性のばらつきを極力
減らすことができるようにした磁気記録再生装置を提案
するものである。
【0019】
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、輝度信号と色信号に関してデ
ィジタル的に時分割多重処理してマルチチャネル記録す
るようにした磁気記録再生装置において、少なくとも水
平エンファシス回路として、水平リニアエンファシス回
路と水平ノンリニアエンファシス回路とが使用され、上
記水平ノンリニアエンファシス回路では小振幅信号に対
してそのエンファシス量が大きくなり、かつ大振幅信号
がリミッタされるようなノンリニアなエンファシス処理
が施されるようになされると共に、この水平ノンリニア
エンファシス回路はディジタル回路として構成されたこ
とを特徴とするものである。水平ノンリニア・デエンフ
ァシス回路もディジタル処理される。
【0020】
【作用】図1に示すように、記録系10Rでは、チャネ
ルごとに時分割多重処理されたディジタル映像信号S
A,SBが水平ノンリニアエンファシス回路16,17
でディジタル的にエンファシス処理されたのち、D/A
変換器14,15に供給されてアナログ信号に変換され
る。その後、水平リニアエンファシス回路20,21で
アナログ的にエンファシス処理される。
【0021】図では、さらに垂直方向におけるノンリニ
アエンファシス回路7,8,9が設けられると共に、そ
のノンリニアエンファシス処理もディジタル処理され
る。
【0022】再生系10Pでは、水平リニア・デエンフ
ァシス回路34,35においてアナログ的にデエンファ
シス処理されると共に、A/D変換されたのち水平ノン
リニア・デエンファシス回路38,39に供給されてデ
ィジタル的にデエンファシス処理される。垂直方向もノ
ンリニア・デエンファシス回路45,46,47でディ
ジタル的にノンリニア・デエンファシス処理される。
【0023】このように水平エンファシス回路や水平デ
エンファシス回路として、ノンリニアなエンファシス回
路16,17およびノンリニアなデエンファシス回路3
8,39を何れもディジタル処理できるように構成する
ことによって、夫々の特性上のばらつきを少なくでき
る。ディジタル回路であるから遅延時間や係数の設定が
一義的で、そのばらつきを抑えることができるからであ
る。
【0024】
【実施例】続いて、この発明に係る磁気記録再生装置の
一例を、上述した2チャネル記録方式を採用したハイビ
ジョン用アナログVTRに適用した場合につき、図面を
参照して詳細に説明する。図8と同一構成の部分につい
てはその説明を省略する。
【0025】この発明では、図1に示すようにA/D変
換された輝度信号Yおよび一対の色差信号B−Y,R−
Yが夫々垂直方向のノンリニアエンファシス回路7,
8,9に供給されて、垂直方向のエッジが強調されると
共に、輝度レベルの高い部分については余りエッジが強
調されないようなノンリニア特性となされる。
【0026】垂直方向にエンファシスがかけられた輝度
信号および一対の色差信号B−Y,R−Yが時分割多重
回路11に供給されて、時分割圧縮多重処理が施され、
この時分割多重回路11より得られた時分割圧縮多重後
のディジタル映像信号SA,SBがディジタル信号のま
ま水平ノンリニアエンファシス回路16,17に供給さ
れてディジタル的にエンファシス処理される。
【0027】エンファシス処理された各チャネルの映像
信号SA,SBには夫々同期信号やバースト信号などが
ディジタル的に付加されたのちD/A変換器14,15
に供給されてアナログ変換される。その後、ローパスフ
ィルタ18,19を介して水平リニアエンファシス回路
20,21に供給されて、従来と同じくアナログ的にエ
ンファシス処理される。
【0028】以上のようなエンファシス処理をすること
によって、図2に示すような振幅特性が得られる。同図
はステップ状の映像信号が入力したときの水平方向にお
ける特性図を示すもので、実線が比較的大きなレベルを
もつ原信号の波形、破線が垂直方向のノンリニアエンフ
ァシスをかけたときの波形であり、一点鎖線が水平方向
のノンリニアエンファシスをかけたときの波形である。
ノンリニアエンファシスによって信号立ち上がり時のエ
ンファシス量がリミットされていることが判る。
【0029】再生系10Pにおいても、A/D変換器4
2,43によってディジタル変換された映像信号SA,
SBが水平ノンリニア・デエンファシス回路38,39
に供給されて、ディジタル処理される。デエンファシス
処理された映像信号SA,SBは時分割分離回路44に
供給されて、元の輝度信号Yと一対の色差信号B−Y,
R−Yに変換される。
【0030】これら輝度信号Yと一対の色差信号B−
Y,R−Yは垂直方向のノンリニア・デエンファシス回
路45,46,47で垂直方向におけるデエンファシス
処理が施されて元の振幅特性に戻された後、D/A変換
器48、49、50においてアナログ化される。
【0031】このように少なくとも水平ノンリニアエン
ファシス回路16,17および水平ノンリニア・デエン
ファシス回路38,39をディジタル回路として構成し
た場合には、後述するようにディジタル回路を構成する
遅延素子の遅延時間や係数乗算器の係数などは何れも正
しく設計値通りに設定することができるため、夫々の振
幅特性や周波数特性が相違したりすることがないし、あ
ったとしても僅少である。したがって、水平ノンリニア
エンファシス回路16と17との間の特性にばらつきが
生じたり、水平ノンリニア・デエンファシス回路38と
39との間の特性にばらつきが生じたりすることがな
い。
【0032】また、これらのディジタル回路はノンリニ
ア特性であるから、大振幅信号に対するエンファシス量
が、小振幅信号のエンファシス量よりも少なくなり、エ
ンファシスをかける前の信号との振幅差も僅かである。
このことは、ディジタル処理する上で問題となる語長の
増加が少ないことを意味する。本例の場合には、原信号
が8ビットのディジタル信号であるときには、このエン
ファシス処理によって誤長が1ビットだけ増加してトー
タル9ビットとなるだけである。誤長の増加が少ないと
いうことは、ディジタル回路の使用素子数が少なくなっ
てその回路規模の増大を抑制できることをも意味する。
【0033】図1のように、水平方向に加えて垂直方向
に関するノンリニアエンファシス回路7,8,9やノン
リニア・デエンファシス回路45,46,47について
もディジタル処理できるように構成する場合には、チャ
ネル間のばらつきをさらに少なくできる。そして、ノン
リニア特性とすることによってディジタル処理系の誤長
を増やすことなく処理できるので、垂直方向のノンリニ
アエンファシス処理を施す場合には、水平方向のそれと
同様に垂直方向のノンリニアエンファシス回路やノンリ
ニア・デエンファシス回路も同時にディジタル処理した
方が好ましい。勿論、従来のようにアナログ処理のまま
でもよい。
【0034】なお、水平ノンリニアエンファシス回路1
6,17や水平ノンリニア・デエンファシス回路38,
39のみならず、水平リニアエンファシス回路20,2
1や水平リニア・デエンファシス回路34,35をもデ
ィジタル処理構成とすることも考えられるが、この場合
にはエンファシス処理はリニア処理であるため、その分
誤長が増え、ひいてはディジタル回路の回路規模の増大
につながるため、余り得策な解決手段とは言い難い。そ
のため、この発明ではリニアなエンファシス処理系につ
いてはアナログ処理としている。
【0035】図3以下はエンファシス回路などの具体例
であって、夫々の信号系に設けられたエンファシス回路
は何れも同一構成であるため、その1つについて具体例
を示すことにする。
【0036】図3は垂直方向のノンリニアエンファシス
回路7の具体例である。7aは入力端子、7bは出力端
子である。本例では、CCDなどで構成された1H(H
は水平周期)の遅延素子62が設けられ、現信号が1H
遅延されると共に、この遅延信号と現信号とが減算器6
3で減算処理される。ライン方向に減算処理された減算
信号は係数Kの係数乗算器64を介してリミッタ65に
供給されて所定レベル以上の減算信号にリミッタがかか
る。リミッタ出力は現信号と共に加算器66に供給され
て現信号に現信号の高域成分であるリミッタ出力が加算
される。これによって端子7aに供給された現信号は垂
直方向に対してノンリニアなエンファシス処理が施され
たことになる。
【0037】図3において、加算器66に供給されるリ
ミッタ65の出力を反転して加算するか、若しくは加算
器66の代わりに減算器を用い、リミッタ出力を現信号
から減算するように構成すると、このエンファシス回路
7はデエンファシス回路の構成となる。デエンファシス
回路のこれ以上の詳細説明は割愛する。
【0038】図4は水平ノンリニアエンファシス回路1
6の具体例であって、16aが入力端子、16bが出力
端子である。このエンファシス回路16はディジタルハ
イパスフィルタ71を有し、その伝達関数H1(z)と
して(数1)に示されるものが使用される。
【0039】
【数1】
【0040】このような伝達関数H1(z)となるハイ
パスフィルタとしては、IIR形(Infinite Impluse R
esponse)のディジタルハイパスフィルタなどがある。
【0041】ハイパスフィルタ71のハイパス出力は係
数がK2の係数乗算器72を介してリミッタ73に供給
され、そのリミッタ出力が加算器74において現信号と
加算される。このような伝達関数H1(z)を有するハ
イパスフィルタ71を使用すれば、ノンリニア特性とな
されたエンファシス回路を実現できる。
【0042】図4において、加算器74に供給されるリ
ミッタ73の出力を反転して加算するか、若しくは加算
器74の代わりに減算器を用い、リミッタ出力を現信号
から減算するように構成すると、このエンファシス回路
16はデエンファシス回路の構成となる。デエンファシ
ス回路のこれ以上の詳細説明は割愛する。
【0043】図5に示す水平ノンリニアエンファシス回
路16は、第2の例であって、図4と同一構成である
が、使用されるハイパスフィルタ75としては、その伝
達関数H2(z)が次式のものを使用する。
【0044】
【数2】
【0045】このような伝達関数H2(z)となるハイ
パスフィルタとしては、FIR形(Finite Impluse Res
ponse)のディジタルハイパスフィルタなどがある。
【0046】図6に示す第3例目の水平ノンリニアエン
ファシス回路16も図4と同一構成であるが、使用され
るハイパスフィルタ76としては、位相がリニアでその
伝達関数H3(z)としては次式を満足するフィルタが
使用する。
【0047】
【数3】
【0048】このような伝達関数H3(z)となるハイ
パスフィルタとしては、IIR型ディジタルハイパスフ
ィルタとFIR型ディジタルハイパスフィルタ(例え
ば、非対称構成となされたトランスバーサルフィルタ)
を縦続接続して構成することができる。この構成はリニ
アな位相特性である。
【0049】ところで、図1に示した実施例では、その
記録系10Rにあっては時分割多重回路11の後段にデ
ィジタル回路で構成された水平ノンリニアエンファシス
回路16,17が設けられ、その再生系10Pにあって
は時分割分離回路44の前段に水平ノンリニア・デエン
ファシス回路38,39が設けられている構成を示した
が、これは図7のようにも変形することができる。
【0050】同図にその一例を示すように、その記録系
10Rにおいては、ディジタル変換されると共に、垂直
ノンリニアエンファシス回路7,8,9によって垂直方
向のエンファシス処理をした後で、すぐに水平方向にお
けるエンファシス処理が行なわれる。したがって、垂直
ノンリニアエンファシス回路7,8,9と時分割多重回
路11との間に水平方向に関する3個のノンリニアエン
ファシス回路16,17,26が設けられる。
【0051】再生系10Pにあっては、時分割分離回路
44と垂直ノンリニア・デエンファシス回路45,4
6,47との間に同じく3個の水平ノンリニア・デエン
ファシス回路38,39,54が設けられる。
【0052】このように構成した場合でも、水平ノンリ
ニアエンファシス回路および水平ノンリニア・デエンフ
ァシス回路は共にディジタル的に処理できるので、図1
と同様な作用となる。
【0053】
【発明の効果】以上のように、この発明では水平ノンリ
ニアエンファシス回路および水平ノンリニア・デエンフ
ァシス回路の双方をディジタル回路として構成したの
で、マルチチャネル構成でもチャネル間の特性上のばら
つきを効果的に抑圧できる特徴を有する。特に、垂直方
向に関してもノンリニアなエンファシス特性を付与する
ときには、そのノンリニアエンファシス回路およびノン
リニア・デエンファシス回路をディジタル処理化するこ
とによって上述した構成と相俟ってチャネル間のばらつ
きを一層抑圧できる特徴を有する。
【0054】したがって、この発明はハイビジョン用ア
ナログVTRのようにマルチチャネル記録方式を採用す
る磁気記録再生装置に適用して極めて好適である。
【図面の簡単な説明】
【図1】この発明に係る磁気記録再生装置をハイビジョ
ン用アナログVTRに適用したときの一例を示す系統図
である。
【図2】そのときのエンファシス特性を示す波形図であ
る。
【図3】垂直ノンリニアエンファシス回路の系統図であ
る。
【図4】水平ノンリニアエンファシス回路の第1例を示
す系統図である。
【図5】水平ノンリニアエンファシス回路の第2例を示
す系統図である。
【図6】水平ノンリニアエンファシス回路の第3例を示
す系統図である。
【図7】図1の他の例を示す系統図である。
【図8】この発明を適用できる従来のハイビジョン用ア
ナログVTRの一例を示す系統図である。
【符号の説明】
10 ハイビジョン用アナログVTR 10R 記録系 10P 再生系 7,8,9 垂直ノンリニアエンファシス回路 11 時間軸多重回路 16,17,26 水平ノンリニアエンファシス回路 38,39,54 水平ノンリニア・デエンファシス回
路 44 時間軸分離回路 45,46,47 垂直ノンリニア・デエンファシス回
路 73 リミッタ 71,75,76 ディジタルハイパスフィルタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 輝度信号と色信号に関してディジタル的
    に時分割多重処理してマルチチャネル記録するようにし
    た磁気記録再生装置において、 少なくとも水平エンファシス回路として、水平リニアエ
    ンファシス回路と水平ノンリニアエンファシス回路とが
    使用され、 上記水平ノンリニアエンファシス回路では小振幅信号に
    対してそのエンファシス量が大きくなり、かつ大振幅信
    号がリミッタされるようなノンリニアなエンファシス処
    理が施されるようになされると共に、 この水平ノンリニアエンファシス回路はディジタル回路
    として構成されたことを特徴とする磁気記録再生装置。
  2. 【請求項2】 輝度信号と色信号に関してディジタル的
    に時分割多重処理してマルチチャネル記録するようにし
    た磁気記録再生装置において、 少なくとも水平デエンファシス回路として、水平リニア
    ・デエンファシス回路と水平ノンリニア・デエンファシ
    ス回路とが使用され、 上記水平ノンリニア・デエンファシス回路では小振幅信
    号に対してそのデエンファシス量が大きくなるようにな
    され、かつ大振幅信号がリミッタされるようなノンリニ
    アなデエンファシス処理が施されるようになされると共
    に、 上記水平ノンリニア・デエンファシス回路はディジタル
    回路として構成されたことを特徴とする磁気記録再生装
    置。
JP3246242A 1991-09-25 1991-09-25 磁気記録再生装置 Pending JPH0589593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3246242A JPH0589593A (ja) 1991-09-25 1991-09-25 磁気記録再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3246242A JPH0589593A (ja) 1991-09-25 1991-09-25 磁気記録再生装置

Publications (1)

Publication Number Publication Date
JPH0589593A true JPH0589593A (ja) 1993-04-09

Family

ID=17145623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3246242A Pending JPH0589593A (ja) 1991-09-25 1991-09-25 磁気記録再生装置

Country Status (1)

Country Link
JP (1) JPH0589593A (ja)

Similar Documents

Publication Publication Date Title
JPS6355271B2 (ja)
EP0133047B1 (en) Recording and reproducing apparatus for recording and reproducing a carrier chrominance signal
US5140408A (en) Color component signal converting apparatus having an input dependent switchable matrix
EP0430447B1 (en) Methods of and apparatus for digital video signal processing
JPH0589593A (ja) 磁気記録再生装置
JPS62239381A (ja) Fm録再系のノイズ低減回路
EP0486300B1 (en) Video signal processing apparatus
EP0699005B1 (en) Converting digital data
JPH0590898A (ja) フイルタ回路
JP2975623B2 (ja) カラーコンポーネント信号変換装置
JP3427271B2 (ja) 映像信号処理回路
JP3507987B2 (ja) 映像信号処理回路
JPH0740746B2 (ja) 色線順次tci信号の垂直エンファシス回路並びに垂直エンファシス及びディエンファシス回路
JP3003786B2 (ja) 波形等化システム
JPH0346491A (ja) ビデオ信号処理装置
JPS647553B2 (ja)
JPH05300540A (ja) 信号処理回路
JPH05114107A (ja) デイジタル信号磁気記録再生装置
JPH0548931A (ja) 雑音低減装置
JPS6327188A (ja) 磁気記録再生装置
JPH0638664B2 (ja) Pal方式巡回型雑音低減装置
JPH0347037B2 (ja)
JPS62221295A (ja) 再生色信号の信号処理回路
JPH01288076A (ja) 磁気記録再生装置
JPH04328993A (ja) 波形等化システム