JPH059016U - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPH059016U JPH059016U JP6132491U JP6132491U JPH059016U JP H059016 U JPH059016 U JP H059016U JP 6132491 U JP6132491 U JP 6132491U JP 6132491 U JP6132491 U JP 6132491U JP H059016 U JPH059016 U JP H059016U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 シングルエンデッドプッシュプル電流バッフ
ァ回路のバイアス回路に設けた定電流回路によってシン
グルエンデッドプッシュプル回路の平衡動作をして出力
歪率特性を改善することを目的としたものである。 【構成】 電圧増幅器の出力にシングルエンデッドプッ
シュプル回路に構成した電流バッファ回路を接続し、上
記電圧増幅器の負荷回路であり、更に上記シングルエン
デッドプッシュプル電流バッファ回路のバイアス回路に
第1及び第2の定電流回路を設け、電力増幅器に供給さ
れた入力信号によるシングルエンデッドプッシュプル電
流バッファ回路間のバイアス電流差を零にし、電圧増幅
器が入力信号電圧のみを増幅してシングルエンデッドプ
ッシュプル電流バッファ回路を駆動して負荷回路に出力
電流を供給するよう構成したものである。
ァ回路のバイアス回路に設けた定電流回路によってシン
グルエンデッドプッシュプル回路の平衡動作をして出力
歪率特性を改善することを目的としたものである。 【構成】 電圧増幅器の出力にシングルエンデッドプッ
シュプル回路に構成した電流バッファ回路を接続し、上
記電圧増幅器の負荷回路であり、更に上記シングルエン
デッドプッシュプル電流バッファ回路のバイアス回路に
第1及び第2の定電流回路を設け、電力増幅器に供給さ
れた入力信号によるシングルエンデッドプッシュプル電
流バッファ回路間のバイアス電流差を零にし、電圧増幅
器が入力信号電圧のみを増幅してシングルエンデッドプ
ッシュプル電流バッファ回路を駆動して負荷回路に出力
電流を供給するよう構成したものである。
Description
【0001】
この考案は電圧増幅器とシングルエンデッドプッシュプル(以下、単にSEPPと いう)電流バッファ回路とで構成した電力増幅回路に係り、特に歪率特性を良く するのに好適な電力増幅器に関する。
【0002】
従来の電圧増幅器とSEPP電流バッファ回路とで構成した電力増幅器は図4乃至 図6に示すものが多く提供されていた。図4は電力増幅器の構成を示した回路図 、図5は実際の使用部品定数を示した回路図であり、図6は図5の回路図の歪率 を測定した歪率特性図である。
【0003】 図において、1は電力増幅器の入力端子、2は入力端子1に供給された入力信 号を増幅する電圧増幅器であり、この電圧増幅器2の負荷回路を構成した抵抗器 R10,R11 とダイオードD1,D2 の直列回路は、抵抗器R10 とダイオードD1との接続 点がSEPP電流バッファ回路の一方のトランジスタQ1のベースに接続され、また、 抵抗器R11 とダイオードD2との接続点がSEPP電流バッファ回路の他方のトランジ スタQ2のベースに接続される。この抵抗器R10,R11 とダイオードD1,D2 の直列回 路はSEPP電流バッファ回路Q1,Q2 のバイアス回路になっていて、このSEPP電流バ ッファ回路Q1,Q2 の出力は抵抗器R1,R2 を介して出力端子7より負荷回路8に出 力電流を供給する。
【0004】 また図中、5は正電源供給端子、6は負電源供給端子6であり、一般にSEPP回 路の平衡を得るため正電源供給端子5と負電源供給端子6とは正負同電位の電圧 を供給している。
【0005】 演算増幅器などで構成した電圧増幅器2から電流を取り出す場合、即ち電圧増 幅器2で負荷回路8に電流を供給して電力増幅器として直接駆動する場合、この 電圧増幅器2の出力では電流供給能力が不足して十分な電流駆動ができず、電力 出力の歪率特性が損なわれるため、SEPPに構成した電流バッファ回路Q1,Q2 を用 いて電力増幅器を構成していた。
【0006】 電圧増幅器2の負荷であり、またSEPP電流バッファ回路Q1,Q2 のバイアス回路 である抵抗器R10,R11 とダイオードD1,D2 の直列回路は負荷回路8より軽くなる よう設計されていて、電圧増幅器2の出力振幅に応じた出力電流を負荷回路8に 送り込んで電力増幅を行なうことができた。SEPP電流バッファ回路Q1,Q2 の抵抗 器R1,R2 は無信号時の電流を決める抵抗器である。
【0007】
しかし、上記した従来の電力増幅器はSEPP電流バッファ回路Q1,Q2 のバイアス 回路の抵抗器R10,R11 に流れる電流が、下記に示すように入力端子1に供給され た入力電圧によって変化し、抵抗器R10,R11 に流れる電流間に電流差が生じ電力 増幅器出力の歪率特性が悪化するという欠点があった。
【0008】 即ち、正電源供給端子5に加えられる電源電圧を+Vとし、又負電源供給端子6 に加えられる電源電圧を-Vとし、この正負電源供給電圧は同電位(|+V|=|-V|) に 設定され、ダイオードD1,D2 の順方向電圧をVDとすると、無信号時には電圧増幅 器2の出力は零であり、抵抗器R10 に流れる電流i1は i1=(V−VD)/R10 となり、同様に抵抗器R11 に流れる電流i2は i2={−VD−(-V)}/R11 となり、 R10=R11 とすると、i1=i2となって電圧増幅器2からの出力電流差は 零となる。
【0009】 今、入力端子1に入力信号が加わり電圧増幅器2の出力に出力電圧voが出力さ れると、上記電圧増幅器2の出力電流i1,i2 は i1=(V−VD−v0)/R10 及び i2={(v0-VD)−(-V)} /R11 =(V-VD+v0) /R11 となり、 R10=R11 であるので、i1−i2=-(2*v0) /R11 となって電圧増幅器2の出力には電流差が生じる。即ち、電圧増幅器2の負荷が R10/2であることを示している。
【0010】 この様に、電圧増幅器2の出力に電力増幅器の入力信号による出力電流差が生 じることにより、SEPPに構成した電流バッファ回路Q1,Q2 の平衡が崩れ出力歪率 特性が悪化するという欠点があった。
【0011】 図5は図4に示した従来の電力増幅器の構成回路図に対して実際の使用部品で 示した回路図であり、電圧増幅器2に演算増幅器SSM-2139を使用し、SEPP電流バ ッファ回路Q1,Q2 に2SC3478 及び2SA1376 を用い、ダイオードD1,D2 に1SS176を 用いて構成したものである。電圧増幅器2の入力回路の抵抗器R4及びコンデンサ C1の直列回路は位相補正回路9である。
【0012】 また、図6は図5の回路図の出力歪率を測定した歪率特性図であり、破線で示 した歪率特性20は周波数20HZの出力信号の歪率、歪率特性21は周波数1kHZの出力 信号の歪率、歪率特性22は周波数20kHZ の出力信号の歪率特性であり、特に高域 及び中域周波数において歪率が悪く、例えば高域周波数20kHz の歪率は出力電圧 約350mV で最も低く約0.0008% になっていて、又中域周波数1kHzの歪率は出力電 圧約 400mV〜1.5mV で最も低く約0.0002% になっていて、これ以上、更に歪率を 良くすることは不可能であった。
【0013】 この考案は上記した点に鑑みてなされたものであり、その目的とするところは 従来例の欠点を解消し、電圧増幅器の負荷回路に定電流回路を設けて入力信号に よる出力電流の変化を零にした電力増幅器を提供するところにある。
【0014】
この考案の電力増幅器は電圧増幅器の出力にシングルエンデッドプッシュプル 回路に構成した電流バッファ回路を接続して負荷回路に出力電流を供給するよう 構成した電力増幅器において、上記電圧増幅器の負荷回路であり、更に上記シン グルエンデッドプッシュプル電流バッファ回路のバイアス回路に第1及び第2の 定電流回路を設け、電力増幅器に供給された入力信号による電圧増幅器の出力電 流がシングルエンデッドプッシュプル電流バッファ回路間のバイアス電流差を零 にし、電圧増幅器が入力信号電圧のみを増幅してシングルエンデッドプッシュプ ル電流バッファ回路を駆動するよう構成したものである。
【0015】
この考案によれば、電圧増幅器の出力にSEPP電流バッファ回路を接続して負荷 回路に出力電流を供給するよう構成した電力増幅器であって、上記電圧増幅器の 出力回路に定電流回路とダイオードの直列回路で構成して正負同電位の電源電圧 を供給した負荷回路を設け、この定電流回路とダイオードの直列回路がSEPP電流 バッファ回路のバイアス回路になるよう構成したものである。
【0016】 この様に構成した電力増幅器の電圧増幅器の負荷回路(SEPP電流バッファ回路 のバイアス回路)は正及び負電源供給電圧によって定電流回路で規制した定電流 が流れ、入力端子に加わった入力信号が電圧増幅器で増幅され、この増幅された 出力電圧がどんな値であっても電圧増幅器の出力電流は、定電流回路によって決 められた一定の電流が流れる。即ち、従来例で示した電圧増幅器の負荷電流であ るSEPP電流バッファ回路Q1,Q2 のバイアス電流i1,i2 の差は零になり、i1=i2の 関係が成立し、電圧増幅器は電圧増幅のみに使用されることになる。
【0017】 この様に、電圧増幅器の増幅が電圧増幅のみでSEPP電流バッファ回路を駆動し て入力信号電圧に合った出力電流を負荷回路に供給することができ、電圧増幅器 の出力によるSEPP電流バッファ回路は平衡電流増幅器として動作するため、良好 な電力増幅器の出力歪率特性を得ることができる。
【0018】
【実施例】 この考案に係る電力増幅器の実施例を図1乃至図3に基づき説明する。なお、 従来例と同一部分には同一符号を付してその説明を省略する。
【0019】 図1は電力増幅器の構成を示した回路図であり、図2は実際の部品定数を示し た回路図、図3は図2の回路図の出力歪率を示した歪率特性図である。図におい て、3はSEPP電流バッファ回路Q1のバイアス回路に設けた第1の定電流回路、4 はSEPP電流バッファ回路Q2のバイアス回路に設けた第2の定電流回路である。
【0020】 入力端子1に加わった入力信号は電圧増幅器2で増幅され、電圧増幅器2の負 荷回路である第1及び第2の定電流回路3,4 とダイオードD1,D2 の直列回路に出 力信号電圧が供給され、一方、電圧増幅器2の増幅出力電流は負荷回路である第 1及び第2の定電流回路3,4 によって決められた電流が流れ、第1の定電流回路 3に流れる定電流i1と第2の定電流回路4に流れる定電流i2は常に一定の電流値 を保持し、この定電流i1,i2 は入力信号電圧による電圧増幅器2の出力電圧v0の どんな値であっても変化すること無く、定電流i1=i2の関係にあり電流i1,i2 の 電流差は零になる。
【0021】 即ち、電圧増幅器2の増幅出力は電圧増幅のみの動作をし、SEPP電流バッファ 回路Q1,Q2 のバイアス回路の電流は常に一定に制御され、SEPP電流バッファ回路 Q1,Q2 は常に電流平衡動作をして入力信号電圧に合った出力電流を負荷回路8に 供給することができる。
【0022】 図2は図1の構成回路図に対して実際の使用部品で構成して出力特性を測定し た一実施例を示した回路図であり、第1及び第2の定電流回路3,4 はFET Q3(2SK 330Y) 及びFET Q4(2SK330Y) のゲート・ソース間を短絡(VGS=0)して定電流回路 を構成したものであり、その他の回路定数は図5の従来例の回路図の定数と同等 にし、図3は図2の回路図に対して測定した歪率を示した出力歪率特性であり、 この出力歪率特性(図2)と従来の回路の歪率特性(図6)とを比較することが できる。
【0023】 図2と図6の歪率特性図を比較すると、特に高域及び中域周波数の歪率が改善 され、例えば高域周波数20kHz の出力電圧が約700mV 〜1.2Vで最も低く約0.0002 5%となり、又中域周波数1kHzでは出力電圧約 3〜7Vで最も低く約 0.000025%〜0. 00003%に改善されていることが分かる。又低域周波数20Hzにおいても全体的に良 くなっていることが分かる。
【0024】 この様に、SEPP電流バッファ回路Q1,Q2 のバイアス回路の電流バイアスの平衡 状態を保って、入力信号電圧に合った出力電流を負荷回路8に供給する電力増幅 器を構成することにより、出力歪率特性が改善され良好な歪率特性の電力増幅器 を実現することができる。
【0025】
この考案に係る電力増幅器は前述のように、電圧増幅器の負荷に第1及び第2 の定電流回路を設け、SEPP電流バッファ回路のバイアス回路を形成したので、SE PP電流バッファ回路のバイアス電流が電力増幅器の入力信号によって電流差を無 くし零にすることができる。このためSEPP電流バッファ回路の負荷回路への供給 電流動作を平衡動作状態で電流供給することができるので、電力増幅器の出力歪 率は改善され良好な歪率特性を得ることができるという効果がある。
【0026】 しかも、構造が簡単であって、また、安価に構成することができるため実施も 容易であるなどの優れた特長を有している。
【図1】この考案に係る電力増幅器の実施例の構成を示
した回路図である。
した回路図である。
【図2】図1の構成回路図の実際の部品定数を示した回
路図である。
路図である。
【図3】図2の回路の出力歪率の測定を示した歪率特性
図である。
図である。
【図4】従来例の構成を示した回路図である。
【図5】図4の構成回路図の実際の部品定数を示した回
路図である。
路図である。
【図6】図5の回路の出力歪率の測定を示した歪率特性
図である。
図である。
1 入力端子 2 電圧増幅器 3 第1の定電流回路 4 第2の定電流回路 5 正電源供給端子 6 負電源供給端子 7 出力端子 8 負荷回路 9 位相補正回路 Q1,Q2 SEPP電流バッファ回路を構成したトランジスタ Q3 第1の定電流回路を構成した FET Q4 第2の定電流回路を構成した FET
Claims (1)
- 【実用新案登録請求の範囲】 【請求項1】 電圧増幅器の出力にシングルエンデッド
プッシュプル回路に構成した電流バッファ回路を接続し
て負荷回路に出力電流を供給するよう構成した電力増幅
器において、 上記電圧増幅器の負荷回路であり、更に上記シングルエ
ンデッドプッシュプル電流バッファ回路のバイアス回路
に第1及び第2の定電流回路を設け、電力増幅器に供給
された入力信号による電圧増幅器の出力電流がシングル
エンデッドプッシュプル電流バッファ回路間のバイアス
電流差を零にし、電圧増幅器が入力信号電圧のみを増幅
してシングルエンデッドプッシュプル電流バッファ回路
を駆動するよう構成したことを特徴とする電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6132491U JPH059016U (ja) | 1991-07-09 | 1991-07-09 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6132491U JPH059016U (ja) | 1991-07-09 | 1991-07-09 | 電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH059016U true JPH059016U (ja) | 1993-02-05 |
Family
ID=13167845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6132491U Pending JPH059016U (ja) | 1991-07-09 | 1991-07-09 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH059016U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008111187A1 (ja) * | 2007-03-14 | 2008-09-18 | Neuro Solution Corp. | 発振器および半導体装置 |
| WO2008126160A1 (ja) * | 2007-03-05 | 2008-10-23 | Neuro Solution Corp. | 発振器および半導体装置 |
-
1991
- 1991-07-09 JP JP6132491U patent/JPH059016U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126160A1 (ja) * | 2007-03-05 | 2008-10-23 | Neuro Solution Corp. | 発振器および半導体装置 |
| WO2008111187A1 (ja) * | 2007-03-14 | 2008-09-18 | Neuro Solution Corp. | 発振器および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6160450A (en) | Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone | |
| US4439743A (en) | Biasing circuit for power amplifier | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| EP0473166A1 (en) | Amplifying circuit | |
| US4217555A (en) | Amplifier circuit arrangement with stabilized power-supply current | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JP3162732B2 (ja) | 増幅回路 | |
| US4241314A (en) | Transistor amplifier circuits | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH059016U (ja) | 電力増幅器 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH06216668A (ja) | Mos増幅回路 | |
| JPH0362042B2 (ja) | ||
| JPH03154508A (ja) | 増幅器回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPH0478044B2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JPS62227204A (ja) | 差動増幅器 | |
| SU313281A1 (ja) | ||
| JPS6223133Y2 (ja) |