JPH0590331A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 電極パッドの剥離を抑制できて信頼性が高い
半導体集積回路を提供することを目的とする。 【構成】 電極パッドは、チタンタングステン膜４、金
膜５及び金パッド７からなる。この電極パッドと層間膜
３との接合面積は、電極パッドと金属ろう材８との接合
面積に比して大きく設定されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体チップの素子形
成面に対して垂直方向に配設されたマイクロピンを介し
てセラミック等の基板に実装する半導体集積回路装置に
関する。

【０００２】

【従来の技術】近時、半導体チップの大規模化に伴っ
て、半導体チップ当たりの外部接続端子数の増加が要望
されている。このため、チップ周辺の素子を配置しない
部分に電極パッドを配置しチップの素子形成面に対して
水平方向にリードを接続するという方法に対して、チッ
プ表面の全域に亘って電極パッドを配置し、チップの素
子形成面に対して垂直方向にリードを接続するという表
面実装方法が採用されるようになってきた。

【０００３】図５は、この種の半導体集積回路装置の一
例を示す模式的断面図である（特願昭63-279789 号）。

【０００４】半導体集積回路は、その表面（図５におい
ては下側面）に素子が形成されたシリコン半導体基板２
１、前記素子間を電気的に接続する配線２２及びこの配
線２２を埋め込む絶縁膜２３により構成されている。ま
た、この絶縁膜２３の最上層膜（即ち、パッシベーショ
ン膜）には、配線２２に到達する開口部が設けられてお
り、この開口部には外部接続用電極パッドが配設されて
いる。この電極パッドは、チタンタングステン膜２４、
金膜２５及び金パッド２７が積層されて構成されてい
る。なお、通常、チタンタングステン膜２４及び金膜２
５はスパッタ法により形成し、金パッド２７はめっき法
により形成している。

【０００５】この外部接続用電極パッドには、マイクロ
ピン２９の一方の端部が金属ろう材２８（例えば、金錫
共晶合金）により固定されている。

【０００６】この半導体集積回路装置は、マイクロピン
２９を介して例えばセラミック多層配線基板３０に実装
される。即ち、セラミック多層配線基板３０の表面には
所定の配線及び電極３１が設けられている。半導体集積
回路装置のマイクロピン２９の端部は、この電極３１に
半田３２で固定される。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た構造の従来の半導体集積回路装置においては、温度変
化によるストレス及び衝撃等により、マイクロピン２９
とパッドとの間、パッドとパッシベーション膜との間及
びパッドを構成する金属膜間において剥離が発生しやす
いという問題点がある。一般的に、金属と金属との接合
力は強固であるため、通常は、シリコン窒化膜又はポリ
イミド樹脂膜等からなるパッシベーション膜と金属から
なる電極パッドとの界面で最も剥離が発生しやすい。

【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、パッシベーション膜と電極パッドとの間の
接合力が強く、電極パッドの剥離を抑制できて信頼性が
高い半導体集積回路装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係る半導体集積
回路装置は、その表面に素子が形成された半導体基板
と、この半導体基板の素子形成面上に形成された絶縁膜
と、この絶縁膜の表面上に配設された電極パッドと、前
記絶縁膜に埋め込まれて前記素子間又は前記素子と前記
電極パッドとの間を電気に接続する配線層と、金属ろう
材により前記電極パッドに接合されたマイクロピンとを
有し、前記電極パッドと前記絶縁膜との接合面積は前記
電極パッドと前記金属ろう材との接合面積に比して大き
いことを特徴とする。

【００１０】

【作用】本発明においては、電極パッドと絶縁膜との接
合面積が、前記電極パッドとマイクロピン接合用の金属
ろう材との接合面積に比して大きく設定されている。従
って、電極パッドと絶縁膜との接合強度が高く、電極パ
ッドが前記絶縁膜から剥離することを回避できる。

【００１１】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００１２】図１（ａ）は本発明の第１の実施例に係る
半導体集積回路装置を示す断面図である。

【００１３】半導体集積回路チップは素子が形成された
シリコン半導体基板１とその表面上に形成された配線２
及び層間膜３（絶縁膜）により構成されている。層間膜
３の最上層膜（パッシベーション膜；例えばプラズマＳ
ｉＯＮ膜からなり、厚さが 1.0μｍ）には配線２に到達
する開口部が設けられており、この開口部に外部接続用
の電極パッドが配設される。この電極パッドは、チタン
タングステン膜４（厚さが約1000Å）、金膜５（厚さが
約1000Å）及び金パッド７（厚さが約 3μｍ）により構
成されている。また、金パッド７の表面にはマイクロピ
ン９が金属ろう材８により固定されている。

【００１４】図１（ｂ）は上述の半導体集積回路装置の
製造方法を示す断面図である。

【００１５】先ず、その表面に素子が設けられた半導体
基板１上に層間膜３を形成し、この層間膜３上に配線２
を形成する。これを複数回繰り返すことにより、基板１
上に多層配線パターンを形成する。その後、層間膜３の
最上層膜として、パッシベーション膜を形成する。

【００１６】次に、層間膜３の所定領域に配線２に到達
する開口部を設けた後、チタンタングステン膜４及び金
膜５をスパッタ法により夫々約1000Åの厚さに形成す
る。その後、金膜５上にフォトリソグラフィ技術を用い
てレジスト６を選択的に形成し、金めっきを約 3.4μｍ
の厚さで行なって、外部接続用の金パッド７を形成す
る。

【００１７】一般的に、めっき法の特質として、下部に
段差があっても、めっき層が厚くなるに伴ってめっき層
表面はなだらかになるので、金パッド７の上面は略平坦
になる。また、隣接するパッドとの間隔を、フォトリソ
グラフィ技術又はその後の金膜５及びチタンタングステ
ン膜４のエッチング工程におけるエッチング技術により
決定される最小値とすることにより、金パッド７の面積
を可及的に大きくする。例えば、マイクロピンの直径を
100μｍとすると、パッドの最小値としては１辺が約 1
50μｍの正方形である。パッドのピッチが 250μｍであ
るとすると、現状のイオンミリング技術によれば、隣接
するパッドとの間の距離が 5μｍあれば、電気的に十分
に分離することが可能である。従って、パッドの大きさ
を１辺が245μｍの正方形にまで拡大することができ
る。

【００１８】その後、レジスト６を除去した後、従来と
同様に、イオンミリング等でエッチングして金パッド７
に被覆された部分以外の領域の金膜５及びチタンタング
ステン膜４を除去する。このとき、金パッド７の表面も
若干エッチングされるが、金パッド７が 3μｍ以上の厚
さで残留すればよい。次いで、マイクロピン９の先端に
金ろう材８（例えば、金錫共晶合金）を付着し、金パッ
ド７に垂直に配置して加熱し、固定する。これにより、
図１（ａ）に示す本実施例の半導体集積回路装置が完成
する。

【００１９】本実施例においては、金パッド７と層間膜
３との接合面積が従来に比して広く、接合強度が高いた
め、電極パッドの剥離を回避することができる。

【００２０】図２は本発明の第２の実施例に係る半導体
集積回路装置を示す断面図である。

【００２１】第１の実施例で述べたようにパッドの面積
を拡大した場合に、金属ろう材８はパッド表面の広い範
囲に広がりやすい。ろう材がパッド表面に薄く広がる
と、マイクロピン９の周囲における金属ろう材８の膜厚
が薄くなり、マイクロピン９の接続不良が発生する虞れ
がある。

【００２２】そこで、本実施例においては、図２に示す
ようにパッドの表面に金属ろう材の広がりを抑止するた
めの凸部１０を設ける。本実施例に係る半導体集積回路
は、例えば以下に説明する方法により形成する。

【００２３】先ず、第１の実施例と同様にして、図１
（ｂ）に示すようにパッドを形成し、レジスト６を除去
した後、第２のレジストを形成して金めっきを行い、金
パッド７上にマイクロピンとの接合領域を取り囲む形状
に凸部１０を形成する。次いで、前記第２のレジストを
除去した後、従来と同様に、全面をイオンミリング等で
エッチングし、金パッド７に被覆された部分以外の領域
の金膜５及びチタンタングステン膜４を除去する。その
後、マイクロピン９の先端に金属ろう材８（例えば金錫
共晶合金）を付着させ、金パッド７に垂直に配置して加
熱することにより固定する。これにより、本実施例に係
る半導体集積回路装置が完成する。

【００２４】本実施例においては、金属ろう材８の広が
りを抑止できるため、マイクロピン９の周囲での金属ろ
う材８の膜厚が薄くなって接続不良となることを回避で
きるという効果を得ることができる。

【００２５】図３は本発明の第３の実施例に係る半導体
集積回路装置を示す断面図である。

【００２６】本実施例が第１の実施例と異なる点は電極
パッドのマイクロピン接合部以外の部分にも凹部が設け
られいることにあり、その他の構成は基本的には第１の
実施例と同様であるので、図３において図１と同一物に
は同一符号を付してその詳しい説明は省略する。

【００２７】本実施例においては、層間膜３の最上層膜
（パッシベーション膜）に配線２に到達する開口部を設
けるときに、配線がない部分にも開口部を設ける。その
後、チタンタングステン膜４及び金膜５をスパッタ法に
より形成する。次いで、フォトリソグラフィ技術により
レジスト６を形成し、金めっきを行なって外部接続用の
金パッド７を形成する。そうすると、外部接続用パッド
の下面の層間膜３と接触する部分の面積は、余分に開口
された部分の側壁の面積分だけ大きくなる。その後は、
第１の実施例と同様にしてマイクロピンの接続を行な
う。

【００２８】これにより、第１の実施例に比して、パッ
ドと層間膜との接合強度をより向上させることができ
る。なお、本実施例においても、第２の実施例と同様
に、パッドのマイクロピン接合部の周囲に凸部を設けて
もよい。これにより、パッドとマイクロピンとの接合強
度を向上させることができる。

【００２９】図４は本発明の第４の実施例に係る半導体
集積回路装置を示す断面図である。

【００３０】本実施例が第３の実施例と異なる点は層間
膜３にダミーパターン１１が埋め込まれていることにあ
り、その他の構成は基本的には第３の実施例と同様であ
るので、図４において図３と同一物には同一符号を付し
てその詳しい説明は省略する。

【００３１】本実施例においては、配線層２を形成する
ときに、ダミーパターン１１を形成する。そして、層間
膜３の最上層膜（パッシベーション膜）に配線に到達す
る開口部を形成するときに、ダミーパターン１１に到達
する開口部を形成する。そして、パッドとこのダミーパ
ターン１１を接合する。

【００３２】本実施例においては、第３の実施例に比し
て、パッドがより一層剥離しにくいという効果を得るこ
とができる。

【００３３】

【発明の効果】以上説明したように本発明においては、
電極パッドと絶縁膜との接合面積が、前記電極パッドと
マイクロピン接合用の金属ろう材との接合面積に比して
大きく設定されているから、電極パッドと絶縁膜との接
合強度が高く、電極パッドが前記絶縁膜から剥離するこ
とを回避できる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施例に係る半導体集
積回路装置を示す断面図、（ｂ）は同じくその製造方法
を示す断面図である。

【図２】本発明の第２の実施例に係る半導体集積回路装
置を示す断面図である。

【図３】本発明の第３の実施例に係る半導体集積回路装
置を示す断面図である。

【図４】本発明の第４の実施例に係る半導体集積回路装
置を示す断面図である。

【図５】従来の半導体集積回路装置を示す断面図であ
る。

【符号の説明】

１，２１；基板 ２，２２；配線 ３；層間膜 ４，２４；チタンタングステン膜 ５，２５；金膜 ６；レジスト ７，２７；金パッド ８，２８；金属ろう材 ９，２９；マイクロピン １０；凸部 １１；ダミーパターン

Claims (1)

【特許請求の範囲】
1. 【請求項１】 その表面に素子が形成された半導体基板
   と、この半導体基板の素子形成面上に形成された絶縁膜
   と、この絶縁膜の表面上に配設された電極パッドと、前
   記絶縁膜に埋め込まれて前記素子間又は前記素子と前記
   電極パッドとの間を電気に接続する配線層と、金属ろう
   材により前記電極パッドに接合されたマイクロピンとを
   有し、前記電極パッドと前記絶縁膜との接合面積は前記
   電極パッドと前記金属ろう材との接合面積に比して大き
   いことを特徴とする半導体集積回路装置。